CN109656470A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109656470A
CN109656470A CN201810650146.9A CN201810650146A CN109656470A CN 109656470 A CN109656470 A CN 109656470A CN 201810650146 A CN201810650146 A CN 201810650146A CN 109656470 A CN109656470 A CN 109656470A
Authority
CN
China
Prior art keywords
memory block
memory
controller
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810650146.9A
Other languages
English (en)
Other versions
CN109656470B (zh
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109656470A publication Critical patent/CN109656470A/zh
Application granted granted Critical
Publication of CN109656470B publication Critical patent/CN109656470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，其包括：存储器装置，其包括多个存储块，多个存储块中的每一个包括存储数据的多个页面；以及控制器，其适于对多个存储块执行对应于从主机接收的多个命令的命令操作，当执行命令操作时将通过电压施加到存储器装置的虚拟区域，基于施加的通过电压来检测多个存储块的第一参数，并且基于第一参数将被存储在多个存储块中的第一存储块中的数据复制并存储在多个存储块中的第二存储块中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年10月11日提交的申请号为10-2017-0129791的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例总体涉及一种存储器系统。特别地，实施例涉及一种能够利用存储器装置处理数据的存储器系统以及存储器系统的操作方法。
背景技术
新兴的计算机环境范例是可在任何时间和任何地点使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。在这种装置中的存储器系统可用作主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种存储器系统以及存储器系统的操作方法，该存储器系统能够利用存储器装置通过最小化存储器系统的复杂性和性能劣化并且最大化存储器装置的使用效率来快速且稳定地处理数据。
根据本发明的实施例，一种存储器系统包括：存储器装置，其包括多个存储块，多个存储块中的每一个包括存储数据的多个页面；以及控制器，其适于对多个存储块执行对应于从主机接收的多个命令的命令操作，当执行命令操作时将通过电压施加到存储器装置的虚拟(dummy)区域，基于施加的通过电压来检测多个存储块的第一参数，并且基于第一参数将被存储在多个存储块中的第一存储块中的数据复制并存储在多个存储块中的第二存储块中。
虚拟区域可以包括设置在存储块中的每一个中的虚拟字线或虚拟页面，并且其中控制器可以将通过电压施加到每个虚拟字线或每个虚拟页面。
通过电压可以具有基于在执行命令操作时施加到多个存储块中的每一个存储块的电压电平(level)而设置的最大电平。
第一参数可以是对应于施加到多个存储块中的每一个存储块的虚拟字线或虚拟页面的通过电压的电压偏移或电压分布偏移。
控制器可以检测与命令操作的执行对应的多个存储块中的每一个存储块的第二参数。
第二参数可以是与多个存储块中的每一个存储块中的命令操作的执行对应的命令操作计数。
控制器可以调整第二参数，并且随后根据被调整的第二参数选择第一存储块。
多个存储块中的每一个存储块中的虚拟字线可以被设置为具有包括在多个存储块中的每一个中的多个字线中的第一字线中的第一位的区域或者被设置到在在多个存储块中的每一个中的多个字线中的第一字线之前的字线。
多个存储块中的每一个中的虚拟页面可以被设置为具有包括在多个存储块中的每一个中的多个页面中的第一页面中具有第一位的区域或者被设置到在包括在多个存储块中的每一个中的多个页面中的第一页面之前的页面。
虚拟区域包括多个存储块中的每一个中的多个字线的组或多个页面的组，并且其中控制器可以将通过电压施加到每个组。
根据本发明的实施例，一种存储器系统的操作方法包括：从存储器装置的主机接收多个命令，该存储器装置包括多个存储块，多个存储块中的每一个包括存储数据的多个页面；对多个存储块执行对应于命令的命令操作；当执行命令操作时将通过电压施加到存储器装置的虚拟区域；基于施加的通过电压来检测多个存储块的第一参数；以及基于第一参数将被存储在多个存储块中的第一存储块中的数据复制并存储在多个存储块中的第二存储块中。
虚拟区域可以包括设置在多个存储块中的每一个中的虚拟字线或虚拟页面，并且其中施加操作可以包括将通过电压施加到每个虚拟字线或每个虚拟页面。
通过电压可以具有基于在执行命令操作时施加到多个存储块中的每一个的电压电平而设置的最大电平。
第一参数可以是对应于施加到多个存储块中的每一个的虚拟字线或虚拟页面的通过电压的电压偏移或电压分布偏移。
操作方法可以进一步包括：检测对应于执行命令操作的多个存储块中的每一个的第二参数。
第二参数可以是对应于多个存储块中的每一个中的命令操作的执行的命令操作计数。
将被存储在第一存储块中的数据存储在第二存储块中可以包括：调整第二参数；以及根据被调整的第二参数选择第一存储块。
多个存储块中的每一个中的虚拟字线可以被设置为具有包括在多个存储块中的每一个中的多个字线中的第一字线中的第一位的区域或者被设置到在包括在多个存储块中的每一个中的多个字线中的第一字线之前的字线。
多个存储块中的每一个中的虚拟页面可以被设置为具有多个存储块中的每一个中的多个页面中的第一页面中的第一位的区域或者被设置到在多个存储块中的每一个中的多个页面中的第一页面之前的页面。
虚拟区域包括多个存储块中的每一个中的多个字线的组或多个页面的组，并且其中施加操作包括将通过电压施加到每个组。
根据本发明的实施例，一种存储器系统包括：存储器装置，其包括多个存储块，多个存储块中的每一个具有虚拟区域；以及控制器，其适于在读取操作之后通过将通过电压施加到虚拟区域来检测多个存储块的读取干扰，并且根据读取干扰控制存储器装置执行读取回收操作。
附图说明
图1是说明根据本发明的实施例的数据处理系统的框图。
图2是说明图1的存储器系统中采用的存储器装置的示例性配置的示意图。
图3是说明图1所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是说明图2的存储器装置的示例性三维(3D)结构的示意图。
图5至图7说明了当在根据本发明的实施例的存储器系统中执行对应于多个命令的多个命令操作时的数据处理操作的示例。
图8是描述在根据本发明的实施例的存储器系统中处理数据的操作的流程图。
图9至图17是示意性说明根据本发明的各个实施例的数据处理系统的应用示例的示图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，如本领域技术人员根据本公开将显而易见的，本发明的各个元件和特征可以与所描述的实施例中所示的相比不同地配置或布置。因此，本发明不限于本文阐述的实施例。相反，提供所描述的实施例使得本公开完整和全面并将本发明充分地传达给本发明所属领域的技术人员。此外，对“实施例”的参照不一定意味着仅仅针对一个实施例，并且对“实施例”的不同参照不一定是针对相同的实施例。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来标识各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明公开的实施例的各种特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式并且反之亦然。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
将参照附图详细地描述本发明的各个实施例。
图1是说明根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任何一种或诸如台式计算机、游戏机、TV和投影仪的各种非便携式电子装置中的任何一种。
主机102可以包括至少一个操作系统(OS)，并且OS可以管理和控制主机102的全部功能和操作，并且使用数据处理系统100或存储器系统110提供主机102和用户之间的操作。OS可以支持对应于用户的使用目的和用途的功能和操作。例如，根据主机102的移动性，OS可以被划分为通用OS和移动OS。根据用户的环境，通用OS可以被划分为个人OS和企业OS。例如，被配置为支持向一般用户提供服务的功能的个人OS可以包括Windows和Chrome，并且被配置为确保和支持高性能的企业OS可以包括Windows服务器、Linux和Unix。此外，配置为支持向用户提供移动服务的功能和系统的省电功能的移动OS可以包括Android、iOS和Windows Mobile。主机102可以包括多个OS，并且执行OS以对存储器系统110执行对应于用户的请求的操作。
存储器系统110可响应于主机102的请求操作以存储用于主机102的数据。存储器系统110的非限制性示例可包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型-MMC，并且SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可通过各种类型的存储装置来实施。这种存储装置的示例可包括但不限于诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可具有三维(3D)堆叠结构。
存储器系统110可包括存储器装置150和控制器130。存储器装置150可存储用于主机102的数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。例如，控制器130和存储器装置150可以被集成为一个半导体装置以构成SSD。当存储器系统110用作SSD时，连接到存储器系统110的主机102的操作速度可以被提高。此外，控制器130和存储器装置150可以被集成为一个半导体装置以构成存储卡。例如，控制器130和存储器装置150可以构成诸如以下的存储卡：PCMCIA(个人计算机存储卡国际协会)卡、CF卡、SMC(智能媒体卡)、记忆棒、包括RS-MMC和微型-MMC的MMC、包括迷你-SD、微型-SD和SDHC的SD卡、或UFS装置。
存储器系统110的非限制性应用示例可包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算系统的各种部件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可包括多个存储块152、154、156...(在下文中，被称为“存储块152至156”)，其中的每一个可包括多个页面，并且每个页面可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。
由于稍后将参照图2至图4详细描述包括其3D堆叠结构的存储器装置150的结构，并且稍后将参照图6详细描述包括多个存储器管芯的存储器装置150，存储器管芯中的每一个包括多个平面，平面中的每一个包括多个存储块152至156，因此此处省略对这些元件和特征的进一步描述。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储至存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)132、处理器134、错误校正码(ECC)部件138、电源管理单元(PMU)140、诸如NAND闪速控制器(NFC)的存储器I/F 142以及存储器144，其全部经由内部总线可操作地联接。
主机接口132可被配置成处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC部件138可检测并校正从存储器装置150读取的数据中包含的错误。换言之，ECC部件138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC部件138可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC部件138可不校正错误位，并且可输出错误校正失败信号。
ECC部件138可通过诸如以下的编码调制执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，ECC部件138不限于任何具体结构。ECC部件138可包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
存储器I/F 142可用作存储器/存储接口，以用于将控制器130和存储器装置150接口连接，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时，存储器I/F 142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供至存储器装置150的数据。存储器I/F142可用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器I/F 142可支持控制器130和存储器装置150之间的数据传输。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实施。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
处理器134可控制存储器系统110的全部操作。处理器134可驱动固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。并且，处理器134可以被实现为微处理器或中央处理单元(CPU)。
例如，控制器130可以通过被实现为微处理器或CPU的处理器134在存储器装置150中执行由主机102请求的操作。换言之，控制器130可以执行对应于从主机102或其它源接收的命令的命令操作。控制器130可以执行作为对应于从主机102接收的命令的命令操作的前台操作。例如，控制器130可以执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及对应于设置参数命令或设置特征命令的参数设置操作。
并且，控制器130可以通过被实现为微处理器或CPU的处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可以包括：将存储器装置150的存储块152至156中的一些存储块中存储的数据复制并处理到存储块152至156中的其它存储块中的操作，例如，垃圾收集(GC)操作；在存储块152至156之间或在存储块152至156的数据之间交换的操作，例如，磨损均衡(WL)操作；将控制器130中存储的映射数据存储在存储块152至156中的操作，例如，映射刷新(flush)操作；或者管理存储器装置150的坏块的操作，例如，检测和处理存储块152至156中的坏块的坏块管理操作。
并且，在根据本发明的实施例的存储器系统中，例如，控制器130可以在存储器装置150中执行对应于从主机102接收的多个命令的多个命令操作，例如，对应于多个写入命令的多个编程操作、对应于多个读取命令的多个读取操作以及对应于多个擦除命令的多个擦除操作，并且根据命令操作的执行更新元数据，特别是映射数据。
特别地，在根据本发明的实施例的存储器系统中，当控制器130在存储块中执行对应于从主机102接收的多个命令的命令操作，例如，编程操作、读取操作和擦除操作时，因为存储块中的特性由于命令操作的执行而劣化，所以存储器装置150的操作可靠性可能劣化，存储器装置150的使用效率也可能降低。因此，根据取决于命令操作的执行的存储器装置150的参数，可以在存储器装置150中执行复制操作或交换操作。
此外，在根据本发明的实施例的存储器系统中，当控制器130在存储块中执行对应于从主机102接收的多个读取命令的读取操作时，特别是当控制器130在一些特定存储块中重复执行读取操作时，可能由于重复读取操作而在特定存储块中导致读取干扰。因此，控制器130可以执行读取回收操作以保护特定存储块免于由于读取干扰而丢失数据。换言之，在根据本发明的实施例的存储器系统中，控制器130可以通过读取回收操作将特定存储块中存储的数据复制并存储到其它存储块中。简而言之，控制器130可以对存储器装置150中的特定存储块执行复制操作。
在根据本发明的实施例的存储器系统中，由于稍后将参照图5至图8详细描述对应于从主机102接收的多个命令的命令操作的执行和根据与命令操作的执行对应的参数在存储器装置150中执行的交换操作和复制操作的执行，因此此处省略对其的进一步描述。
控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可执行坏块管理操作，其用于检查被包括在存储器装置150中的多个存储块152至156中在编程操作期间由于例如NAND闪速存储器的存储器装置的特性发生编程失败的坏块。管理单元可将坏块的编程失败了的数据写入到新的存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可以降低存储器装置150的使用效率和存储器系统110的可靠性。因此，需要更可靠地执行坏块管理操作。参照图2至图4详细描述根据本发明实施例的存储器系统的存储器装置。
图2是示出存储器装置150的示意图，图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图，并且图4是示出存储器装置150的示例性3D结构的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，例如，存储块0(BLK0)210、存储块1(BLK1)220、存储块2(BLK2)230和存储块N-1(BLKN-1)240。存储块210、220、230和240中的每一个可以包括多个页面，例如2M个页面，其数量可以根据电路设计而变化。例如，在一些应用中，存储块中的每一个可以包括M个页面。页面中的每一个可以包括联接到多个字线WL的多个存储器单元。
此外，存储器装置150可以包括多个存储块，其可以包括存储1位数据的单层单元(SLC)存储块和/或存储2位数据的多层单元(MLC)存储块。SLC存储块可以包括由在一个存储器单元中存储一位数据的存储器单元实现的多个页面。SLC存储块可以具有快速的数据操作性能和高耐用性。另一方面，MLC存储块可以包括由在一个存储器单元中存储例如两位或更多位的数据的多位数据的存储器单元实现的多个页面。MLC存储块可以具有比SLC存储块更大的数据存储空间。换言之，MLC存储块可以高度集成。特别地，存储器装置150不仅可以包括MLC存储块，其中的每一个包括由能够在一个存储器单元中存储两位数据的存储器单元实现的多个页面，还可以包括：三层单元(TLC)存储块，其中的每一个包括由能够在一个存储器单元中存储三位数据的存储器单元实现的多个页面；四层单元(QLC)存储块，其中的每一个包括由能够在一个存储器单元中存储四位数据的存储器单元实现的多个页面；和/或多层单元存储块，其中的每一个包括由能够在一个存储器单元中存储五位或更多位数据的存储器单元实现的多个页面等。
根据本发明的实施例，存储器装置150被描述为非易失性存储器，诸如例如NAND闪速存储器的闪速存储器。然而，存储器装置150可以被实现为相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩磁阻随机存取存储器(STT-RAM或STT-MRAM)。
存储器装置210、220、230和240可以通过编程操作来存储从主机102传送的数据，并且通过读取操作将存储在其中的数据传送至主机102。
参照图3，可对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。单元串340的每一列可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联地被联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实施。单元串340中的每一个可被电联接到多个位线BL0至BLm-1中的对应位线。例如，如图3所示，第一单元串被联接到第一位线BL0，并且最后的单元串被联接到最后的位线BLm-1。
虽然图3示出了NAND闪速存储器单元，但是本发明不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。还应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。
存储器装置150可进一步包括提供字线电压的电源310，字线电压包括根据操作模式供应至字线的编程电压、读取电压和通过电压。电源310的电压生成操作可由控制电路(未示出)控制。在控制电路的控制下，电源310可选择存储器单元阵列的存储块(或扇区)中的一个、选择被选择的存储块的字线中的一个并且将字线电压提供给被选择的字线和可能需要的未选择的字线。
存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收到的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
存储器装置150可通过2D或3D存储器装置来实施。特别地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。图4是示出图1所示的存储器装置150的存储块152至156的框图。存储块152至156中的每一个可以被实现为3D结构(或垂直结构)。例如，存储块152至156可以是具有在例如x轴方向、y轴方向和z轴方向的第一方向至第三方向上延伸的维度的三维结构。
存储器装置150中包括的每个存储块330可以包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。NAND串NS中的每一个可以联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟(dummy)字线DWL和共源线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构TS。
简而言之，存储器装置150的存储块152至156中的每个存储块330可以联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL和多个共源线CSL，并且每个存储块330可以包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可以联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可以联接到相应的位线BL，并且每个NAND串NS的接地选择晶体管GST可以联接到共源线CSL。存储器单元MC可以被设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，可以在存储器装置150的存储块152至156的每个存储块330中实现多个存储器单元。参照图5至图8详细描述在根据本发明的实施例的存储器系统中针对存储器装置的数据处理操作，特别是当执行对应于多个命令的多个命令操作时执行的数据处理操作。
图5至图7示出了当在根据本发明的实施例的存储器系统中执行对应于多个命令的多个命令操作时的数据处理操作的示例。根据本发明的实施例，为了方便，其中从主机102接收多个命令并且在图1的存储器系统110中执行对应于接收到的命令的命令操作的情况被示为示例并且被详细描述。例如，可以从主机102接收多个写入命令并且可以执行对应于写入命令的编程操作，或者可以从主机102接收多个读取命令并且可以执行对应于读取命令的读取操作，或者可以从主机102接收多个擦除命令并且可以执行对应于擦除命令的擦除操作，或者可以从主机102一起接收多个写入命令和多个读取命令并且可以执行对应于写入命令和读取命令的编程操作和读取操作。
此外，其中对应于从主机接收的多个写入命令的写入数据被存储在控制器130的存储器144中包括的缓冲器/高速缓存中，然后存储在缓冲器/高速缓存中的数据被编程并存储在多个存储块中(简而言之，执行编程操作)的情况，并且还有其中映射数据对应于编程操作被更新到存储器装置150中然后被更新的映射数据被存储在存储块中的情况可以作为示例被提供。简而言之，执行对应于多个写入命令的编程操作被示为示例并且被描述。
此外，其中当从主机102接收针对存储在存储器装置150中的数据的多个读取命令时，通过检测对应于读取命令的数据的映射数据来从存储器装置150读取对应于读取命令的数据，将读取的数据存储在包括在控制器130的存储器144中的缓冲器/高速缓存器中，然后将存储在缓冲器/高速缓存器中的数据传送到主机102的情况在本发明的实施例中被示为示例并且被描述。简而言之，执行对应于读取命令的读取操作的情况在本发明的实施例中被示为示例并且被描述。
此外，其中当从主机102接收多个擦除命令时，检测对应于擦除命令的存储块，擦除存储在被检测的存储块中的数据，对应于被擦除数据更新映射数据并且将被更新的映射数据存储在存储块中的情况在本发明的实施例中被示为示例并且被描述。简而言之，执行对应于擦除命令的擦除操作的情况在本发明的实施例中被示为示例并且被描述。
在本发明的实施例中，为了方便，假设在存储器系统110中执行的命令操作由控制器130执行。然而，这仅是示例，并且如上所述，包括在控制器130中的处理器134(例如，FTL)可以执行命令操作。
此外，在本发明的实施例中，控制器130可以将对应于写入命令的用户数据和元数据编程并存储在存储块中的一些存储块中，从存储块中的、存储有用户数据和元数据的存储块读取对应于读取命令的用户数据和元数据，然后将读取的用户数据和元数据传送到主机102，或者从存储块中的、存储有用户数据和元数据的存储块擦除对应于擦除命令的用户数据和元数据。
元数据可以包括第一映射数据和第二映射数据，该第一映射数据包括针对通过编程操作而被存储在存储块中的数据的逻辑到物理(L2P)信息(在下文中被称为逻辑信息)，并且该第二映射数据包括物理到逻辑(P2L)信息(在下文中被称为物理信息)。此外，元数据可以包括：关于对应于命令的命令数据的信息；关于对应于命令的命令操作的信息；关于被执行命令操作的存储块的信息；以及关于对应于命令操作的映射数据的信息。换言之，元数据可以包括对应于命令的、除了用户数据之外的所有其它信息和数据。
根据本发明的实施例，控制器130可以执行对应于多个命令的命令操作。例如，当控制器130从主机102接收写入命令时，控制器130可以执行对应于写入命令的编程操作。控制器130可以将对应于写入命令的用户数据编程并存储在诸如执行了擦除操作的空存储块、开放存储块或空闲存储块的存储块中。并且，控制器130可以将被存储在存储块中的用户数据的逻辑地址和物理地址之间的映射信息(即包括包含逻辑信息的L2P映射表或逻辑信息的L2P映射列表的第一映射数据)以及存储有用户数据的存储块的物理地址和逻辑地址之间的映射信息(即包括包含物理信息的P2L映射表或P2L映射列表的第二映射数据)编程并存储到存储块中的空存储块、开放存储块或空闲存储块中。
当控制器130从主机102接收写入命令时，控制器130可以将对应于写入命令的用户数据编程并存储在存储块中，并且将包括针对存储块中存储的用户数据的第一映射数据和第二映射数据的元数据存储在存储块中。特别地，由于用户数据的数据段被存储在存储块中，因此控制器130可以生成并更新元数据的元段，即映射数据的的映射段，包括第一映射数据的L2P段和第二映射数据的P2L段，并且将它们存储在存储块中。被存储在存储块中的映射段可以被加载到控制器130的存储器144上，以待被更新。
此外，当控制器130从主机102接收多个读取命令时，控制器130可以从存储器装置150读出对应于读取命令的读取数据，将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓存器中，然后将被存储在缓冲器/高速缓存器中的数据传送到主机102。以该方式，可以执行读取操作。
并且，当控制器130从主机102接收多个擦除命令时，控制器130可以检测对应于擦除命令的存储块并且对检测到的存储块执行擦除操作。参照图5至图7详细描述在根据本公开的实施例的存储器系统中执行的数据处理操作。
参照图5，控制器130可以执行对应于从主机102接收的多个命令的命令操作。例如，控制器130可以执行对应于多个写入命令的编程操作。控制器130可以将对应于写入命令的用户数据编程并存储在存储块中，并且当对存储块执行编程操作时，生成并且更新用户数据的元数据，然后将被生成且被更新的元数据存储在存储块中。
控制器130可以生成并更新第一映射数据和第二映射数据，其包括表示用户数据被存储在包括在存储块中的页面中的信息。换言之，控制器130可以生成并更新包括L2P段的第一映射数据的逻辑段以及包括P2L段的第二映射数据的物理段，并且将被生成且被更新的逻辑段存储在包括在存储块中的页面中。
例如，控制器130可以将对应于写入命令的用户数据高速缓存并缓冲在包括在控制器130的存储器144中的第一缓冲器510中。换言之，控制器130可以将用户数据的数据段512存储在的第一缓冲器510(其为数据缓冲器/高速缓存)中，并将被存储在第一缓冲器510中的数据段512存储在包括在存储块中的页面中。由于对应于写入命令的用户数据的数据段512被编程并存储在包括在存储块中的页面中，因此控制器130可以生成并更新第一映射数据和第二映射数据，并将第一映射数据和第二映射数据存储在包括在控制器130的存储器144中的第二缓冲器520中。简而言之，控制器130可以将用户数据的第一映射数据的L2P段522和用户数据的第二映射数据的P2L段524存储第二缓冲器520(其为映射缓冲器/高速缓存)中。如上所述，第一映射数据的L2P段522和第二映射数据的P2L段524或者用于第一映射数据的L2P段522的映射列表和用于第二映射数据的P2L段524的映射列表可以被存储在控制器130的存储器144中的第二缓冲器520中。此外，控制器130可以将被存储在第二缓冲器520中的第一映射数据的L2P段522和第二映射数据的P2L段524存储在包括在存储块中的页面中。
此外，控制器130可以执行对应于从主机102接收的多个命令的命令操作。例如，控制器130可以执行对应于多个读取命令的读取操作。控制器130可以将对应于读取命令的用户数据的映射数据的映射段，例如第一映射数据的L2P段522和第二映射数据的P2L段524加载到第二缓冲器520上，并检验被加载的映射数据的映射段，然后读取被存储在存储块中的相应存储块的页面中的用户数据，将读取的用户数据的数据段512存储在第一缓冲器510中，并将它们传送到主机102。
另外，控制器130可以执行对应于从主机102接收的多个命令的命令操作。换言之，控制器130可以执行对应于多个擦除命令的擦除操作。控制器130可以检测存储块中对应于擦除命令的存储块，并且对检测到的存储块执行擦除操作。
当执行后台操作，例如为从存储块复制数据或交换数据的操作，诸如垃圾收集操作或磨损均衡操作时，控制器130可以将相应用户数据的数据段512存储在第一缓冲器510中，将对应于用户数据的映射数据的映射段522和524加载到第二缓冲器520上，并且执行垃圾收集操作或磨损均衡操作。
如上所述，当对存储块执行命令操作时，控制器130可以对特定存储块重复地执行命令操作。特别地，当控制器130对特定存储块重复地执行读取操作时，在特定存储块中可能发生读取干扰。控制器130可以检测存储块中的、与命令操作的执行对应的每个存储块的参数，然后基于存储块的参数对存储块执行复制操作。特别地，控制器130可以检测与读取操作的执行对应的每个存储块的读取计数，并且基于读取计数将存储在特定存储块中的数据复制并存储在另一特定存储块中。换言之，控制器130可以基于每个存储块的读取计数对特定存储块执行读取回收操作。
参照图6，存储器装置150可以包括多个存储器管芯，例如存储器管芯0、存储器管芯1、存储器管芯2和存储器管芯3。存储器管芯中的每一个可以包括多个平面，例如，平面0、平面1、平面2和平面3。存储器管芯的平面中的每一个可以包括多个存储块。例如，如前面参考图2所述，平面中的每一个可以包括N个块BLK0、BLK1、...、BLKN-1，每个块包括多个页面，例如2M个页面。存储器装置150还可以包括分别对应于存储器管芯的多个缓冲器。例如，存储器装置150可以包括对应于存储器管芯0的缓冲器0、对应于存储器管芯1的缓冲器1、对应于存储器管芯2的缓冲器2以及对应于存储器管芯3的缓冲器3。
当执行对应于多个命令的命令操作时，对应于命令操作的数据可以被存储在包括在存储器装置150中的缓冲器中。例如，当执行编程操作时，对应于编程操作的数据可以被存储在缓冲器中，然后被存储在包括在存储器管芯的存储块中的页面中。当执行读取操作时，对应于读取操作的数据可以通过控制器130从包括在存储器管芯的存储块中的页面被读取，被存储在缓冲器中，然后被传送到主机102。
在本发明的实施例中，为了方便，其中存储器装置150中的缓冲器存在于相应的存储器管芯的外部的情况被示为示例并且被描述。然而，存储器装置150中的缓冲器可以存在于相应的存储器管芯的内部。并且，缓冲器可以对应于存储器管芯中的平面或存储块。在本发明的实施例中，为了方便，如前面参照图3所述，其中存储器装置150中的缓冲器是多个页面缓冲器的情况作为示例被描述。然而，存储器装置150中的缓冲器可以是多个高速缓存或多个寄存器。
此外，存储块可以被分组为多个超级存储块，然后可以对超级存储块执行命令操作。超级存储块中的每一个可以包括多个存储块，例如包括在第一存储块组和第二存储块组中的存储块。当第一存储块组被包括在第一存储器管芯的第一平面中时，第二存储块组可以被包括在第一存储器管芯的第一平面、第一存储器管芯的第二平面或第二存储器管芯的平面中。如前所述，当对存储块执行对应于命令的命令操作时，可以检测与命令操作的执行对应的每个存储块的参数，然后可以基于参数对存储块执行复制操作。参照图7提供进一步的细节。
参照图7，当控制器130从主机102接收多个读取命令时，控制器130可以对多个存储块执行读取操作。
控制器130可以基于对存储块执行的读取操作来检测存储块的参数，并且然后基于参数对存储块执行复制操作。
特别地，控制器130可以基于对存储块执行的读取操作来检测存储器装置的存储块的读取计数，并且然后基于读取计数对存储块执行读取回收操作。
更具体地，控制器130可以对例如以下的存储块执行读取操作：存储块10、存储块11、存储块12、存储块13、存储块14、存储块15、存储块16、存储块17、存储块18、存储块19、存储块20和存储块21。
控制器130可以基于读取操作的执行来检测针对每个存储块的读取计数，并且然后将针对存储块的读取计数记录在存储块的参数表700中。控制器130可以将参数表700存储在存储器144中，并且可以通过将参数表700包括在元数据中来控制存储器装置150将参数表700存储在其中。参数表700包括存储块的索引702和读取计数704，其中记录每个存储块的读取计数的记录。
例如，如上所述，当控制器130从主机102接收读取命令时，控制器130可以响应于读取命令从包括在存储块中的页面读取对应于读取命令的数据，并且然后将被读取的数据传送到主机102，从而对存储块执行读取操作。
控制器130可以将对应于读取操作的执行的参数，即，读取计数704记录在参数表700中。
换言之，当控制器130对存储块执行读取操作时，控制器130可以检测针对存储器装置150的每个存储块的读取计数704，并且然后参照索引702，将读取计数704的每一个记录在存储块中的每一个的参数表700中。
当控制器130对存储块重复地执行读取操作时，可能在存储块中发生读取干扰。为此，控制器130可以基于存储块的参数，即，记录在参数表700中的读取计数704来对存储块执行复制操作。换言之，控制器130可以基于记录在参数表700中的读取计数704来对存储块执行作为读取回收操作的复制操作。
当存储器系统110的电源状态改变时，即，当由于存储器系统110中发生突然断电导致存储器系统110从通电状态改变为断电状态，并且然后再次改变为通电状态时，记录在参数表700中的读取计数704可以被初始化。
因此，当控制器130对存储块执行读取操作时，控制器130可以将第一电压施加到存储块中的每一个中设置的虚拟区域，并且基于施加到虚拟区域的第一电压来检测来自存储块的读取干扰。控制器130可以根据存储块的读取干扰对存储块执行复制操作。特别地，控制器130可以根据存储块的读取干扰对存储块执行复制操作作为读取回收操作。
控制器130可以根据存储器装置150的每个存储块的读取干扰来调整记录在参数表700中的读取计数704，并且基于被调整的读取计数来对存储块执行作为读取回收操作的复制操作。
例如，当控制器130在由于存储器系统110的电源状态的改变而导致参数表700初始化之后对存储块执行读取操作时，控制器130可以将第一电压施加到存储块中的每一个中的虚拟区域。例如，如上所述，当被布置在单元阵列中的存储块中的每一个包括多个字线，或者存储块中的每一个包括多个页面，多个页面中的每一个包括由字线形成的存储器单元时，虚拟区域可以被设置在字线或页面中。换言之，虚拟区域可以被设置为包括在存储块中的每一个中的字线中的虚拟字线或者被设置为包括在存储块中的每一个中的页面中的虚拟页面。
虚拟区域可以被设置为包括在存储块中的每一个中的字线中的第一字线中的1位区域或预定位区域，或者被设置为包括在存储块中的每一个中的页面中的第一页面中的1位区域或预定位区域。
当虚拟区域包括存储块中的每一个中的1位区域或预定位区域时，虚拟字线可以被添加在存储块中的每一个中的第一字线之前，并且虚拟页面可以被添加在存储块中的每一个中的第一页面之前。
当虚拟字线被添加在第一字线之前时，或者虚拟页面被添加在第一页面之前时，可以首先对存储块中的每一个中的第一字线和第一页面执行命令操作。例如，当数据待被存储在存储块中的每一个中时，数据可以首先被存储在第一字线和第一页面中。
另外，当包括在存储块中的每一个中的字线被分组为多个字线组，或者包括在存储块中的每一个中的页面被分组为多个页面组时，可以为每个字线组设置虚拟字线，或者可以为每个页面组设置虚拟页面。
当对存储块中的每一个执行命令操作时，施加到虚拟区域的第一电压可以为存储块中的每一个的命令操作电压中的、具有等于或高于命令操作电压的最大电平的最大电平的通过电压。
例如，第一电压可以为对存储块中的每一个执行编程操作所利用的编程电压中的、具有等于或高于命令操作电压的最大电平的最大电平的通过电压，对存储块中的每一个执行擦除操作所利用的擦除电压中的、具有等于或高于命令操作电压的最大电平的最大电平的通过电压或者对存储块中的每一个执行读取操作所利用的读取电压中的、具有等于或高于命令操作电压的最大电平的最大电平的通过电压。
在本发明的实施例中，第一电压为对存储块中的每一个执行读取操作的读取电压中的、具有等于或高于读取电压的最大电平的最大电平的通过电压(Vpass)706。如图7所示，通过电压(Vpass)706可以被包括在参数表700的字段中。
当对存储块中的每一个执行读取操作时，控制器130可以将对应于存储块中的每一个的通过电压706施加到存储块中的每一个中的虚拟字线或虚拟页面。当对存储块中的每一个执行读取操作时，控制器130可以将具有待被施加到存储块中的每一个的电压电平中的最大电平的通过电压706施加到存储块中的每一个中的虚拟字线或虚拟页面。
此外，当针对存储块中的每一个中的每个字线组设置虚拟字线，或者针对存储块中的每一个中的每个页面组设置虚拟页面时，控制器130可以将针对每个字线组或针对每个页面组的、具有最大电平的通过电压706施加到每个字线组的虚拟字线或每个页面组的虚拟页面。
此外，控制器130可以基于施加到存储块中的每一个的虚拟字线或虚拟页面的通过电压706来检测存储块中的每一个的读取干扰708。
控制器130可以将施加到存储块中的每一个的虚拟字线或虚拟页面的通过电压706记录在参数表700中。控制器130可以将基于施加到存储块中的每一个的虚拟字线或虚拟页面的通过电压706而被检测到的存储块中的每一个的读取干扰708记录在参数表700中。
当通过电压706被施加到每个字线组的虚拟字线或每个页面组的虚拟页面时，控制器130可以检测来自存储块中的每一个的每个字线组的读取干扰或每个页面组的读取干扰，并且检测针对每个字线组或针对每个页面组检测到的读取干扰中的最大读取干扰或平均读取干扰，作为存储块中的每一个的读取干扰708。
控制器130可以基于每个存储块的读取干扰708对存储块执行读取回收操作。控制器130可以对其读取干扰708等于或大于阈值的存储块中的每一个执行读取回收操作。
此外，控制器130可以基于针对每个存储块的读取干扰708来调整记录在参数表700中的每个存储块的读取计数704，并且基于被调整的读取计数710对存储块执行读取回收操作。
控制器130可以将被调整的读取计数710记录在参数表700中。
当对存储块执行读取操作时，控制器130可检测存储块的读取计数704作为存储块的参数，并且然后基于读取计数704对存储块中的每一个执行复制操作。
并且，当对存储块中的每一个执行读取操作时，控制器130可以将具有最大电平的通过电压706施加到存储块中的每一个的虚拟字线或虚拟页面。
随后，控制器130可以检测电压偏移或电压分布偏移作为读取干扰708的参数或对应于对存储块中的每一个的施加的通过电压的读取错误，并且基于从存储块中的每一个检测到的读取干扰708或读取错误对存储块中的每一个执行复制操作。
控制器130可以基于从存储块中的每一个检测到的读取干扰708或读取错误来调整存储块中的每一个的读取计数，并且然后基于被调整的存储块的读取计数对存储块执行复制操作。
如上所述，当存储器系统110的电源状态被改变成使得存储块中的每一个的读取计数被初始化时，控制器130可以基于读取干扰708或读取错误(即，电压偏移或电压分布偏移)对存储块中的每一个执行复制操作。
当存储块中的每一个的读取计数是正常计数的参数时，控制器130可以基于读取干扰708或读取错误来调整读取计数，并且然后根据被调整的读取计数对存储块中的每一个执行复制操作。
虽然在本发明的实施例中描述了对存储块执行读取操作，但是本发明构思还可以应用于对存储块执行编程操作、擦除操作和后台操作的情况。
换言之，当对存储块执行对应于写入命令的编程操作时，控制器130可以检测编程计数或写入计数作为存储块中的每一个的参数，并且然后基于编程计数对存储块中的每一个执行复制操作。
此外，当对存储块执行编程操作时，控制器130可以将具有最大电平的通过电压施加到存储块中的每一个的、作为虚拟区域的虚拟字线或虚拟页面，并且然后检测电压偏移或电压分布偏移作为对应于施加的通过电压的存储块中的每一个的参数，并且基于从存储块中的每一个检测到的电压偏移或电压分布偏移来对存储块中的每一个执行复制操作。
在编程操作的情况下，从存储块中的每一个检测到的电压偏移或电压分布偏移可以通过施加到存储块中的每一个的虚拟字线或虚拟页面的通过电压被检测为编程错误。
控制器130可以基于从存储块中的每一个检测到的电压偏移或电压分布偏移来调整存储块中的每一个的编程计数，并且然后基于被调整的存储块的编程计数对存储块执行复制操作。
如上所述，当存储器系统110的电源状态被改变成使得存储块中的每一个的编程计数被初始化时，控制器130可以基于电压偏移或电压分布偏移对存储块中的每一个执行复制操作。
当针对存储块中的每一个的编程计数是正常计数的参数时，控制器130可以基于电压偏移或电压分布偏移来调整编程计数，并且然后根据被调整的编程计数对存储块中的每一个执行复制操作。
另外，当对存储块执行对应于擦除命令的擦除操作时，控制器130可以检测擦除计数作为针对存储块中的每一个的参数，并且然后基于擦除计数对存储块中的每一个执行复制操作。
此外，当对存储块执行擦除操作时，控制器130可以将具有最大电平的通过电压施加到存储块中的每一个的、作为虚拟区域的虚拟字线或虚拟页面，并且然后检测电压偏移或电压分布偏移作为对应于施加的通过电压的存储块中的每一个的参数，并且基于从存储块中的每一个检测到的读取干扰708或读取错误来对存储块中的每一个执行复制操作。
在擦除操作的情况下，从存储块中的每一个检测到的电压偏移或电压分布偏移可以通过施加到存储块中的每一个的虚拟字线或虚拟页面的通过电压被检测为擦除错误。
控制器130可以基于从存储块中的每一个检测到的电压偏移或电压分布偏移来调整存储块中的每一个的擦除计数，并且然后基于被调整的存储块的擦除计数对存储块执行复制操作。
如上所述，当存储器系统110的电源状态被改变成使得存储块中的每一个的擦除计数被初始化时，控制器130可以基于电压偏移或电压分布偏移对存储块中的每一个执行复制操作。
当存储块中的每一个的擦除计数是正常计数的参数时，控制器130可以基于电压偏移或电压分布偏移来调整擦除计数，并且然后根据被调整的擦除计数对存储块中的每一个执行复制操作。
如上所述，当对存储块中的每一个执行复制操作时，控制器130可以基于作为对应于存储块中的每一个的命令操作的执行的参数的命令操作计数(例如，读取计数704)以及作为对应于在执行命令操作时施加到虚拟区域的通过电压的参数的电压偏移或电压分布偏移(例如，读取干扰708或读取错误)来选择源存储块，并且然后将被存储在源存储块中的数据复制并存储在目标存储块中。
例如，控制器130可以从以下存储块选择源存储块：存储块10、存储块11、存储块12、存储块13、存储块14、存储块15、存储块16、存储块17、存储块18、存储块19、存储块20和存储块21。然后，控制器130可以将被存储在源存储块中的数据复制并存储在作为目标存储块的存储块i-1、存储块i和存储块i+1中。存储块i-1，存储块i和存储块i+1可以是存储块中的空存储块、开放存储块或空闲存储块。下面将参照图8详细描述存储器系统中处理数据的操作。
图8是描述在根据本发明的实施例的存储器系统中处理数据的操作的流程图。
参照图8，在步骤S810中，存储器系统110可以从主机102接收多个命令，例如，多个写入命令、多个读取命令和/或多个擦除命令。
在步骤S820中，存储器系统110可以对存储块执行对应于命令的命令操作，并且当执行命令操作时将具有最大电平的通过电压706施加到存储块中的每一个的虚拟区域。
在步骤S830中，存储器系统110可以检测命令操作计数(例如，读取计数704)作为对应于执行命令操作的存储块的参数，并且检测电压偏移或电压分布偏移(例如，读取干扰708)作为对应于施加通过电压的存储块的参数。
在步骤S840中，存储器系统110可以基于作为存储块的参数的命令操作计数和电压偏移对存储块执行复制操作。
由于以上参照图5至图7详细描述了执行对应于命令的命令操作、当执行命令操作时施加通过电压、检测对应于命令操作的执行的命令操作计数、检测对应于施加的通过电压的电压偏移或电压分布偏移以及基于命令操作计数和电压偏移来执行复制操作，因此将省略重复的描述。将根据本发明的实施例参照图9至图17详细描述应用了包括以上参照图1至图8描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。
图9是示意性地说明包括根据实施例的存储器系统110的数据处理系统的示图。图9示意性地说明应用了存储器系统的存储卡系统。
参照图9，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理器、主机接口、存储器接口和错误校正部件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置中的任何一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可被集成为单个半导体装置中。例如，存储器控制器6120和存储器装置6130可被集成以形成固态驱动器(SSD)。另外，存储器控制器6120以及存储器装置6130可形成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图10是示意性说明包括根据实施例的存储器系统的数据处理系统6200的另一实施例的示图。
参照图10，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1所示的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC部件138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性地说明包括根据实施例的存储器系统的数据处理系统的另一实施例的示图。图11示意性地说明应用了存储器系统的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图11说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图12是示意性地说明包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图12示意性地说明可以应用存储器系统的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如(UHS(超高速)-I/UHS-II)接口。
图13至图16是示意性地说明包括根据一个或多个实施例的存储器系统的数据处理系统的其它示例的示图。图13至图16示意性地说明可以应用存储器系统的通用闪存(UFS)系统。
参照图13至图16，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1中所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图10至图12描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图9描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图13所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图14所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图15所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图16所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在实施例中，为便于描述，已经例示了其中一个UFS装置6820连接至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图17是示意性地说明包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图17是示意性地说明可以应用存储器系统的用户系统的示图。
参照图17，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如OS的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口和图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR3SDRAM或LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，应用处理器6930和存储器模块6920可以基于POP(堆叠封装)来封装和安装。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而可与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，并且然后可以将存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可以对应于参照图1所述的存储器系统110。此外，存储模块6950可以被实现为如以上参照图11至图16所述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本发明的实施例，一种存储器系统以及存储器系统的操作方法能够利用存储器装置通过最小化存储器系统的复杂性和性能劣化并且最大化存储器装置的使用效率来快速且稳定地处理数据。
虽然已经针对具体实施例描述了本发明，但是根据本公开对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (20)

1.一种存储器系统，其包括：
存储器装置，其包括多个存储块，所述多个存储块中的每一个包括存储数据的多个页面；以及
控制器，其适于对所述多个存储块执行对应于从主机接收的多个命令的命令操作，当执行所述命令操作时将通过电压施加到所述存储器装置的虚拟区域，基于所施加的通过电压来检测针对所述多个存储块的第一参数，并且基于所述第一参数将被存储在所述多个存储块中的第一存储块中的数据复制并存储在所述多个存储块中的第二存储块中。
2.根据权利要求1所述的存储器系统，其中所述虚拟区域包括设置在所述存储块中的每一个中的虚拟字线或虚拟页面，并且其中所述控制器将所述通过电压施加到每个虚拟字线或每个虚拟页面。
3.根据权利要求2所述的存储器系统，其中所述通过电压具有基于在执行所述命令操作时被施加到所述多个存储块中的每一个的电压电平而设置的最大电平。
4.根据权利要求2所述的存储器系统，其中所述第一参数是对应于被施加到所述多个存储块中的每一个的所述虚拟字线或所述虚拟页面的所述通过电压的电压偏移或电压分布偏移。
5.根据权利要求2所述的存储器系统，其中所述控制器检测对应于所述命令操作的执行的所述多个存储块中的每一个的第二参数。
6.根据权利要求5所述的存储器系统，其中所述第二参数是与所述多个存储块中的每一个中的所述命令操作的执行对应的命令操作计数。
7.根据权利要求5所述的存储器系统，其中所述控制器调整第二参数，并且随后根据被调整的第二参数选择所述第一存储块。
8.根据权利要求2所述的存储器系统，其中所述多个存储块中的每一个中的所述虚拟字线被设置为具有所述多个存储块中的每一个中的多个字线中的第一字线中的第一位的区域或者被设置到在所述多个存储块中的每一个中的多个字线中的所述第一字线之前的字线。
9.根据权利要求2所述的存储器系统，其中所述多个存储块中的每一个中的所述虚拟页面被设置为具有所述多个存储块中的每一个中的多个页面中的第一页面中的第一位的区域或者被设置到在所述多个存储块中的每一个中的多个页面中的所述第一页面之前的页面。
10.根据权利要求1所述的存储器系统，其中所述虚拟区域包括所述多个存储块中的每一个中的多个字线的组或多个页面的组，并且其中所述控制器将所述通过电压施加到每个组。
11.一种存储器系统的操作方法，其包括：
从主机接收用于存储器装置的多个命令，所述存储器装置包括多个存储块，所述多个存储块中的每一个包括存储数据的多个页面；
对所述多个存储块执行对应于所述命令的命令操作；
当执行所述命令操作时将通过电压施加到所述存储器装置的虚拟区域；
基于所施加的通过电压来检测针对所述多个存储块的第一参数；以及
基于所述第一参数将被存储在所述多个存储块中的第一存储块中的数据复制并存储在所述多个存储块中的第二存储块中。
12.根据权利要求11所述的操作方法，其中所述虚拟区域包括设置在所述多个存储块中的每一个中的虚拟字线或虚拟页面，并且其中施加操作包括将所述通过电压施加到每个虚拟字线或每个虚拟页面。
13.根据权利要求12所述的操作方法，其中所述通过电压具有基于在执行所述命令操作时被施加到所述多个存储块中的每一个的电压电平而设置的最大电平。
14.根据权利要求12所述的操作方法，其中所述第一参数是与被施加到所述多个存储块中的每一个的所述虚拟字线或所述虚拟页面的所述通过电压对应的电压偏移或电压分布偏移。
15.根据权利要求12所述的操作方法，其进一步包括：
检测对应于所述命令操作的执行的所述多个存储块中的每一个的第二参数。
16.根据权利要求15所述的操作方法，其中所述第二参数是与所述多个存储块中的每一个中的所述命令操作的执行对应的命令操作计数。
17.根据权利要求15所述的操作方法，其中将被存储在第一存储块中的数据存储在第二存储块中包括：
调整所述第二参数；以及
根据被调整的第二参数选择所述第一存储块。
18.根据权利要求12所述的操作方法，其中所述多个存储块中的每一个中的所述虚拟字线被设置为具有所述多个存储块中的每一个中的多个字线中的第一字线中的第一位的区域或者被设置到在所述多个存储块中的每一个中的多个字线中所述第一字线之前的字线。
19.根据权利要求12所述的操作方法，其中所述多个存储块中的每一个中的所述虚拟页面被设置为具有所述多个存储块中的每一个中的多个页面中的第一页面中的第一位的区域或者被设置到在所述多个存储块中的每一个中的多个页面中的所述第一页面之前的页面。
20.根据权利要求11所述的操作方法，其中所述虚拟区域包括所述多个存储块中的每一个中的多个字线的组或多个页面的组，并且其中施加操作包括将所述通过电压施加到每个组。
CN201810650146.9A 2017-10-11 2018-06-22 存储器系统及其操作方法 Active CN109656470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170129791A KR102431238B1 (ko) 2017-10-11 2017-10-11 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0129791 2017-10-11

Publications (2)

Publication Number Publication Date
CN109656470A true CN109656470A (zh) 2019-04-19
CN109656470B CN109656470B (zh) 2022-04-19

Family

ID=65993942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810650146.9A Active CN109656470B (zh) 2017-10-11 2018-06-22 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10521158B2 (zh)
KR (1) KR102431238B1 (zh)
CN (1) CN109656470B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479681A (zh) * 2017-09-19 2017-12-15 联想(北京)有限公司 数字电源及其系统和实现方法、以及数字电源组
US11532373B2 (en) * 2021-03-18 2022-12-20 Micron Technology, Inc. Managing error-handling flows in memory devices
US11709727B2 (en) 2021-03-30 2023-07-25 Micron Technology, Inc. Managing error-handling flows in memory devices
EP4273708A1 (en) * 2022-05-06 2023-11-08 Samsung Electronics Co., Ltd. Operation method of host configured to communicate with storage devices and memory devices, and system including storage devices and memory devices

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020194451A1 (en) * 2001-06-19 2002-12-19 Tdk Corporation Memory controller, flash memory system employing memory controller and method for controlling flash memory device
US20080141022A1 (en) * 2005-06-07 2008-06-12 Beijing Watch Data System Co., Ltd. Separate Type Mass Data Encryption/Decryption Apparatus and Implementing Method Therefor
US20080205148A1 (en) * 2007-02-09 2008-08-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102129409A (zh) * 2010-01-20 2011-07-20 索尼公司 存储装置和数据写入方法
CN103377701A (zh) * 2012-04-24 2013-10-30 华邦电子股份有限公司 半导体存储器装置
CN104143358A (zh) * 2013-05-10 2014-11-12 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
US20150078078A1 (en) * 2013-09-17 2015-03-19 Sandisk Technologies Inc. Apparatus and method of storing data at a multi-bit storage element
US20170162268A1 (en) * 2013-11-01 2017-06-08 Seagate Technology Llc Reduction or Elimination of a Latency Penalty Associated With Adjusting Read Thresholds for Non-Volatile Memory
CN106960679A (zh) * 2016-01-12 2017-07-18 爱思开海力士有限公司 存储器系统及存储器系统的操作方法
US20170206033A1 (en) * 2016-01-19 2017-07-20 SK Hynix Inc. Mechanism enabling the use of slow memory to achieve byte addressability and near-dram performance with page remapping scheme
US20170206009A1 (en) * 2011-09-23 2017-07-20 Conversant Intellectual Property Management Inc. Flash memory system
CN106971760A (zh) * 2017-04-01 2017-07-21 北京兆易创新科技股份有限公司 基于nand闪存的阈值电压校验方法、装置和nand存储设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
US9043537B1 (en) 2013-11-21 2015-05-26 Sandisk Technologies Inc. Update block programming order
KR102154499B1 (ko) * 2013-12-23 2020-09-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR20150140496A (ko) 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR102148389B1 (ko) 2014-06-11 2020-08-27 삼성전자주식회사 오버 라이트 동작을 갖는 메모리 시스템 및 그에 따른 동작 제어방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020194451A1 (en) * 2001-06-19 2002-12-19 Tdk Corporation Memory controller, flash memory system employing memory controller and method for controlling flash memory device
US20080141022A1 (en) * 2005-06-07 2008-06-12 Beijing Watch Data System Co., Ltd. Separate Type Mass Data Encryption/Decryption Apparatus and Implementing Method Therefor
US20080205148A1 (en) * 2007-02-09 2008-08-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102129409A (zh) * 2010-01-20 2011-07-20 索尼公司 存储装置和数据写入方法
US20170206009A1 (en) * 2011-09-23 2017-07-20 Conversant Intellectual Property Management Inc. Flash memory system
CN103377701A (zh) * 2012-04-24 2013-10-30 华邦电子股份有限公司 半导体存储器装置
CN104143358A (zh) * 2013-05-10 2014-11-12 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
US20150078078A1 (en) * 2013-09-17 2015-03-19 Sandisk Technologies Inc. Apparatus and method of storing data at a multi-bit storage element
US20170162268A1 (en) * 2013-11-01 2017-06-08 Seagate Technology Llc Reduction or Elimination of a Latency Penalty Associated With Adjusting Read Thresholds for Non-Volatile Memory
CN106960679A (zh) * 2016-01-12 2017-07-18 爱思开海力士有限公司 存储器系统及存储器系统的操作方法
US20170206033A1 (en) * 2016-01-19 2017-07-20 SK Hynix Inc. Mechanism enabling the use of slow memory to achieve byte addressability and near-dram performance with page remapping scheme
CN106971760A (zh) * 2017-04-01 2017-07-21 北京兆易创新科技股份有限公司 基于nand闪存的阈值电压校验方法、装置和nand存储设备

Also Published As

Publication number Publication date
KR20190040602A (ko) 2019-04-19
US20190107972A1 (en) 2019-04-11
KR102431238B1 (ko) 2022-08-11
CN109656470B (zh) 2022-04-19
US10521158B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
CN107643985A (zh) 存储器系统及其操作方法
CN110399311A (zh) 存储器系统及该存储器系统的操作方法
CN108572927A (zh) 存储器系统及其操作方法
CN109656472A (zh) 存储器系统及其操作方法
CN108304141A (zh) 存储器系统及其操作方法
CN108121665A (zh) 存储器系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN109284202A (zh) 控制器及其操作方法
CN107562649A (zh) 存储器系统及其操作方法
CN109426449A (zh) 存储器系统及其操作方法
CN109524044A (zh) 存储器系统及其操作方法
CN110321069A (zh) 存储器系统及其操作方法
CN107491396A (zh) 存储器系统及其操作方法
CN110058797A (zh) 存储器系统及其操作方法
CN110347330A (zh) 存储器系统及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN109390003A (zh) 存储器系统及其操作方法
CN108932203A (zh) 数据处理系统和数据处理方法
CN110531922A (zh) 存储器系统、控制器及其操作方法
CN109697171A (zh) 控制器及其操作方法
CN108257637A (zh) 存储器系统及其操作方法
CN109656749A (zh) 存储器系统及其操作方法
CN109032501A (zh) 存储器系统及其操作方法
CN110457230A (zh) 存储器系统及其操作方法
CN109656470A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant