CN109639613A - 一种基于双相符号编码的解码方法、移动设备及存储介质 - Google Patents

Abstract

本申请公开了一种基于双相符号编码的解码方法、移动设备及存储介质，该解码方法包括：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码，通过上述方式，能够兼容不同编码频率的设备，提高解码的稳定性。

Description

一种基于双相符号编码的解码方法、移动设备及存储介质

技术领域

本申请涉及数据传输技术领域，特别是涉及一种基于双相符号编码的解码方法、移动设备及存储介质。

背景技术

随着移动设备的不断发展，USB Type-C接口以它更加纤薄的设计、更强悍的电力传输以及双面可插接口等特点，使它逐步取代其它USB接口，成为一种新的接口趋势。其中强悍的电力传输功能依赖于稳定的双相符号编解码交互技术。

USB Type-C接口电力传输协议规定双相符号编码频率为300KHZ，但是不同设备厂商会在此基础上有一定的偏差，如果使用300KHZ的频率进行解码不一定兼容所有的设备厂商的设备。

发明内容

本申请主要提供一种基于双相符号编码的解码方法、移动设备及存储介质，能够兼容不同编码频率的设备，提高解码的稳定性。

本申请采用的一种技术方案是提供一种基于双相符号编码的解码方法，该方法包括：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码。

其中，检测编码信号的编码周期的步骤，包括：确定编码信号的连续多个上升沿之间的第一时间间隔；或确定编码信号的连续多个下降沿之间的第二时间间隔；通过第一时间间隔或第二时间间隔计算编码信号的编码周期。

其中，确定编码信号的连续多个上升沿之间的第一时间间隔的步骤，包括：在编码信号的一个上升沿开始计时，并在下一个上升沿停止计时，将计时长度作为第一周期；确定编码信号的连续多个下降沿之间的第二时间间隔的步骤，包括：在编码信号的一个下降沿开始计时，并在下一个下降沿停止计时，将计时长度作为第二周期；通过第一时间间隔或第二时间间隔计算编码信号的编码周期的步骤，包括：将第一周期、第二周期、或第一周期和第二周期的平均值作为编码周期。

其中，基于编码周期对编码信号进行解码的步骤，包括：在编码信号每个周期的设定位置，对编码信号进行采样，以得到采样信号；检测每个周期的采样信号与上一周期的采样信号的电平是否变化；基于采样信号的变化情况对编码信号进行解码，以得到解码信号。

其中，在编码信号每个周期的设定位置，对编码信号进行采样，以得到采样信号的步骤，包括：生成一个脉冲信号以对编码信号进行采样，以得到采样信号；其中，脉冲信号的周期与编码周期相同，设定位置为编码周期中1/2周期至1周期之间的位置。

其中，该方法还包括：检测编码信号的跳变沿；在脉冲信号与编码信号的跳变沿之间的间隔大于设定阈值时，控制脉冲信号的下一个脉冲对齐编码信号下一个周期的设定位置处。

其中，检测每个周期的采样信号与上一周期的采样信号的电平是否变化的步骤，包括：检测每个周期的采样信号与上一周期的采样信号的电平是否相同；基于采样信号的变化情况对编码信号进行解码，以得到解码信号的步骤，包括：若相同，则确定解码信号为比特1；若不相同，则确定解码信号为比特0。

其中，移动设备获取编码信号的步骤，包括：移动设备接收外部设备发送的数据信号；其中，移动设备与外部设备通过Type-C接口连接；在检测到数据信号的下降沿时，开始从数据信号中提取编码信号。

本申请采用的另一种技术方案是提供一种移动设备，该移动设备包括处理器以及与处理器耦接的存储器、数据接口；其中，数据接口用于接收编码信号，存储器用于存储程序数据，处理器用于执行程序数据以实现如上述的方法。

本申请采用的另一种技术方案是提供一种计算机存储介质，该计算机存储介质存储有程序数据，程序数据在被处理器执行时，用于实现如上述的方法。

本申请提供的基于双相符号编码的解码方法包括：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码。通过上述方式，解决了不同厂商生产的移动设备所采用的编码周期不同、而解码周期固定的情况下，解码不稳定的问题，一方面提高了解码的稳定性，另一方面使移动设备更好的去兼容不同的外部设备，提高了兼容性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请提供的基于双相符号编码的解码方法第一实施例的流程示意图；

图2示出的仅仅是一种类型的双相符号编码的信号示意图；

图3是利用编码信号的上升沿计算编码周期的示意图；

图4是利用编码信号的下降沿计算编码周期的示意图；

图5是本申请提供的基于双相符号编码的解码方法第二实施例的流程示意图；

图6是编码信号、脉冲信号、采样信号、解码信号、同步解码时钟的对比示意图；

图7是本申请提供的基于双相符号编码的解码方法第三实施例的流程示意图；

图8是编码信号和脉冲信号的相位差示意图；

图9是本申请提供的移动设备一实施例的结构示意图；

图10是本申请提供的计算机存储介质一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

参阅图1，图1是本申请提供的基于双相符号编码的解码方法第一实施例的流程示意图，该方法包括：

步骤11：移动设备获取编码信号；其中，该编码信号采用双相符号编码。

其中，该移动设备可以是手机、平板电脑、智能穿戴设备等具有数据接口的，可与外部设备进行数据传输的设备。

可选的，该数据接口为USB Type-C接口，USB Type-C，简称USB-C，是一种通用串行总线(USB)的硬件接口规范。USB Type-C接口的亮点在于更加纤薄的设计、更快的传输速度(最高10Gbps)以及更强悍的电力传输(最高100W)，另外，Type-C双面可插接口最大的特点是支持USB接口双面插入。

可以理解的，移动设备可以通过Type-C接口直接连接外部设备，也可以通过一USB数据线间接连接外部设备。

其中，移动设备与外部设备之间的数据传输的电力传输协议采用双相符号编码(BMC，Biphase Mark Code)。BMC属于一种相位调制的编码方式，是将时钟讯号和数据讯号混合在一起传输的编码方法。其原理是使用一个两倍于传输位(Bit Rate)的时钟频率作为基准，把原本一位数据拆成两部分，当数据为1时在其时钟周期内变换一次电平(0变1或者1变0)让数据变成两个不同电平的数据10或者01，而当数据为0时则不转变电平，变成11或者00。同时每一个位开头的电平与前一个位结尾电平要不同。这种编码特点使得传送过程中，不包含有时钟位，又无同步和异步传送过程中的同步码和起始、停止位，因而传送速度和效率大大提高。使用数据双相编码串行传送，可使结构简化，节省传输线，高速传送数据。

可选的，在一实施例中，步骤11可以具体为：移动设备接收外部设备发送的数据信号；其中，移动设备与外部设备通过Type-C接口连接；在检测到数据信号的下降沿时，开始从数据信号中提取编码信号。

步骤12：检测编码信号的编码周期。

如图2所示，图2是双相符号编码的信号示意图，从波形可以看出遵循上述的双相符号编码的原理，例如，在第一周期T1内，电平为00，表示数据为0，第二周期T2，开头的电平与第一周期T1结尾的电平不同，电平为10，表示数据为1，以此类推。

可以理解的，图2示出的仅仅是一种类型的双相符号编码的信号示意图，双相符号编码包括多种类型，这里仅仅是举例，并不限制本实施例的保护范围，其他类型的双相符号编码原理类似，这里不再赘述。

可选的，步骤12可以具体为：确定编码信号的连续多个上升沿之间的第一时间间隔；或确定编码信号的连续多个下降沿之间的第二时间间隔；通过第一时间间隔或第二时间间隔计算编码信号的编码周期。

具体地，如图3所示，图3是利用编码信号的上升沿计算编码周期的示意图，其中，在编码信号的一个上升沿开始计时，并在下一个上升沿停止计时，将计时长度作为第一周期Ta。这里，可以将Ta作为编码信号的编码周期。

具体地，如图4所示，图4是利用编码信号的下降沿计算编码周期的示意图，其中，在编码信号的一个下降沿开始计时，并在下一个下降沿停止计时，将计时长度作为第二周期Tb。这里，可以将Tb作为编码信号的编码周期。

可以理解的，上述的图3和图4的实施例可以择一进行编码周期的计算，另外，也可以同时采用上述两种计算编码周期的方法，然后将两种方式计算得到的编码周期的平均值作为编码信号的编码周期。具体地，编码周期T0＝(Ta+Tb)/2。

步骤13：基于编码周期对编码信号进行解码。

解码(Decoding)是指受传者将接受到的符号或代码还原为信息的过程，与编码过程相对应。在本实施例中，解码的方式与现有技术中解码方式的区别在于采用的编码周期不同。

USB Type-C接口电力传输协议规定双相符号编码频率为300KHZ，现有技术中采用300KHZ的固定解码频率对编码信号进行解码。但是不同设备厂商会在此基础上有一定的偏差，因此，本实施例中利用上述计算得到的编码周期来对编码信号进行解码。

区别于现有技术，本实施例提供的基于双相符号编码的解码方法包括：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码。通过上述方式，解决了不同厂商生产的移动设备所采用的编码周期不同、而解码周期固定的情况下，解码不稳定的问题，一方面提高了解码的稳定性，另一方面使移动设备更好的去兼容不同的外部设备，提高了兼容性。

参阅图5，图5是本申请提供的基于双相符号编码的解码方法第二实施例的流程示意图，该方法包括：

步骤51：移动设备获取编码信号；其中，编码信号采用双相符号编码。

步骤52：检测编码信号的编码周期。

步骤53：在编码信号每个周期的设定位置，对编码信号进行采样，以得到采样信号。

结合图2，基于双相符号编码的编码原理，可以知道，在每一周期中，两个电平中的开始一个电平是与前一周期的电平相关的，因此，后一电平的比特位才是该信号的关键。因此，这里对编码信号进行采样时，该设定位置可以是一个编码周期中1/2周期至1周期之间的位置，可选的，可以是3/4周期处。

可选的，步骤53可以具体为：生成一个脉冲信号，以对编码信号进行采样，以得到采样信号；其中，脉冲信号的周期与编码周期相同，设定位置为编码周期中1/2周期至1周期之间的位置。

具体地，该脉冲信号为高频脉冲信号，用以对编码信号进行采样，以得到采样信号。

步骤54：检测每个周期的采样信号与上一周期的采样信号的电平是否变化。

步骤55：基于采样信号的变化情况对编码信号进行解码，以得到解码信号。

可选的，步骤54和步骤55可以具体为：检测每个周期的采样信号与上一周期的采样信号的电平是否相同；若相同，则确定解码信号为比特1；若不相同，则确定解码信号为比特0。

下面通过一个具体的例子对上述实施例进行说明。

如图6所示，图6是编码信号、脉冲信号、采样信号、解码信号、同步解码时钟的对比示意图。

本实施例中，设定位置为编码周期中1/2周期至1周期之间的3/4周期位置。

其中，第一个脉冲信号采样得到的采样信号为D1，第二个脉冲信号采样得到的采样信号为D2，……

采样信号D2与前一周期的采样信号D1的电平相同，则采样信号D2对应周期的解码信号为比特1，采样信号D3与前一周期的采样信号D2的电平不相同，则采样信号D3对应周期的解码信号为比特0，……通过这样的方式，能够得到解码信号。

在一具体的实施例中，可以利用一个脉冲计数器来实现上述各个信号的发生。例如，利用FPGA(Field－Programmable Gate Array，现场可编程门阵列)高频时钟设计一个脉冲计数器。在编码信号的低电平开始时，该脉冲计数器开始计时，并在编码周期的3/4周期时，产生一个高频脉冲，同时，将同步解码时钟置为比特1。

每一个脉冲采样得到的采样信号，与上一周期的脉冲采样得到的采样信号进行对比，如果两个信号的电平一致，则解码信号为比特1，否则解码信号为比特0。

当脉冲计数器的计数等于编码信号的编码周期时，脉冲计数器清零，同时，将同步解码时钟置为比特0。

其中，上述的同步解码时钟用于对解码信号进行读取。

参阅图7，图7是本申请提供的基于双相符号编码的解码方法第三实施例的流程示意图，该方法包括：

步骤71：移动设备获取编码信号；其中，编码信号采用双相符号编码。

步骤72：检测编码信号的编码周期。

步骤73：生成一个脉冲信号，以对编码信号进行采样，以得到采样信号。

其中，脉冲信号的周期与编码周期相同，设定位置为编码周期中1/2周期至1周期之间的位置。

步骤74：检测每个周期的采样信号与上一周期的采样信号的电平是否相同。

在相同时，执行步骤75，在不相同时，执行步骤76。

步骤75：确定解码信号为比特1。

步骤76：确定解码信号为比特0。

在上述的步骤中，理论上每个脉冲信号的产生均在每个编码周期的1/2周期至1周期之间的特定位置。

但是，在具体操作中，一般是采用设置的脉冲计数器来产生脉冲，该脉冲计数器的频率是基于步骤72中检测的编码信号的编码周期来确定的。因此，若检测的编码周期所有偏差，会导致后续的脉冲产生也会有所变化，随着采样周期的不断增加，偏差会逐渐加大，导致解码信号的偏差。

步骤77：检测编码信号的跳变沿。

步骤78：在脉冲信号与编码信号的跳变沿之间的间隔大于设定阈值时，控制脉冲信号的下一个脉冲对齐编码信号下一个周期的设定位置处。

如图8所示，图8是编码信号和脉冲信号的相位差示意图。编码信号的编码周期为T，脉冲信号的发生周期为T’，由于步骤72中获取编码周期的不精确，因此，T和T’之间会有误差。

因此，可以在脉冲信号与编码信号的下一跳变沿之间的时间间隔大于设定阈值时，对其进行校正，即控制脉冲信号的下一个脉冲对齐编码信号下一个周期的设定位置处。

可选的，由于脉冲信号是通过一脉冲计数器实现的，因此，可以在在脉冲信号与编码信号的下一跳变沿之间的时间间隔大于设定阈值时，在编码信号的跳变沿处，对脉冲计数器进行清零。

在一可选的实施例中，设定位置为编码周期中1/2周期至1周期之间的3/4周期位置。不断使用高频时钟检测双相符号编码信号的跳变沿，当双相符号编码信号产生跳变且脉冲计数器的值大于3/4双相符号编码周期T时，清除脉冲计数器，对齐下一解码脉冲周期和双相符号编码周期的相位，实时纠正相位偏移。

参阅图9，图9是本申请提供的移动设备一实施例的结构示意图，该移动设备90包括处理器91以及与处理器91耦接的存储器92、数据接口93。

其中，该数据接口93用于与外部设备直接或间接的连接。例如，移动设备90具有一Type-C接口，外部设备具有一USB-A接口，该移动设备90可以通过一数据线与该外部设备连接。

可选的，该处理器91可以是FPGA芯片。

其中，该存储器92用于存储程序数据，处理器91用于执行程序数据以实现以下的方法步骤：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码。

可选的，该处理器91还用于：确定编码信号的连续多个上升沿之间的第一时间间隔；或确定编码信号的连续多个下降沿之间的第二时间间隔；通过第一时间间隔或第二时间间隔计算编码信号的编码周期。

可选的，该处理器91还用于：在编码信号的一个上升沿开始计时，并在下一个上升沿停止计时，将计时长度作为第一周期；在编码信号的一个下降沿开始计时，并在下一个下降沿停止计时，将计时长度作为第二周期；将第一周期、第二周期、或第一周期和第二周期的平均值作为编码周期。

可选的，该处理器91还用于：在编码信号每个周期的设定位置，对编码信号进行采样，以得到采样信号；检测每个周期的采样信号与上一周期的采样信号的电平是否变化；基于采样信号的变化情况对编码信号进行解码，以得到解码信号。

可选的，该处理器91还用于：生成一个脉冲信号以对编码信号进行采样，以得到采样信号；其中，脉冲信号的周期与编码周期相同，设定位置为编码周期中1/2周期至1周期之间的位置。

可选的，该处理器91还用于：检测编码信号的跳变沿；在脉冲信号与编码信号的跳变沿之间的间隔大于设定阈值时，控制脉冲信号的下一个脉冲对齐编码信号下一个周期的设定位置处。

可选的，该处理器91还用于：检测每个周期的采样信号与上一周期的采样信号的电平是否相同；基于采样信号的变化情况对编码信号进行解码，以得到解码信号的步骤，包括：若相同，则确定解码信号为比特1；若不相同，则确定解码信号为比特0。

可选的，该处理器91还用于：移动设备接收外部设备发送的数据信号；其中，移动设备与外部设备通过Type-C接口连接；在检测到数据信号的下降沿时，开始从数据信号中提取编码信号。

参阅图10，图10是本申请提供的计算机存储介质一实施例的结构示意图，该计算机存储介质100中存储有程序数据101，该程序数据在被处理器执行时，用以实现以下的方法步骤：移动设备获取编码信号；其中，编码信号采用双相符号编码；检测编码信号的编码周期；基于编码周期对编码信号进行解码。

可以理解的，上述移动设备和计算机存储介质的实施例中，所实现的方法步骤与上述基于双相符号编码的解码方法的实施例中提供的方法步骤类似，这里不再赘述。

上述其他实施方式中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种基于双相符号编码的解码方法，其特征在于，包括：

移动设备获取编码信号；其中，所述编码信号采用双相符号编码；

检测所述编码信号的编码周期；

基于所述编码周期对所述编码信号进行解码。

2.根据权利要求1所述的方法，其特征在于，

所述检测所述编码信号的编码周期的步骤，包括：

确定所述编码信号的连续多个上升沿之间的第一时间间隔；或

确定所述编码信号的连续多个下降沿之间的第二时间间隔；

通过所述第一时间间隔或所述第二时间间隔计算所述编码信号的编码周期。

3.根据权利要求2所述的方法，其特征在于，

所述确定所述编码信号的连续多个上升沿之间的第一时间间隔的步骤，包括：

在所述编码信号的一个上升沿开始计时，并在下一个上升沿停止计时，将计时长度作为第一周期；

所述确定所述编码信号的连续多个下降沿之间的第二时间间隔的步骤，包括：

在所述编码信号的一个下降沿开始计时，并在下一个下降沿停止计时，将计时长度作为第二周期；

所述通过所述第一时间间隔或所述第二时间间隔计算所述编码信号的编码周期的步骤，包括：

将所述第一周期、所述第二周期、或所述第一周期和所述第二周期的平均值作为所述编码周期。

4.根据权利要求1所述的方法，其特征在于，

所述基于所述编码周期对所述编码信号进行解码的步骤，包括：

在所述编码信号每个周期的设定位置，对所述编码信号进行采样，以得到采样信号；

检测每个周期的采样信号与上一周期的采样信号的电平是否变化；

基于采样信号的变化情况对所述编码信号进行解码，以得到解码信号。

5.根据权利要求4所述的方法，其特征在于，

所述在所述编码信号每个周期的设定位置，对所述编码信号进行采样，以得到采样信号的步骤，包括：

生成一个脉冲信号以对所述编码信号进行采样，以得到采样信号；

其中，所述脉冲信号的周期与所述编码周期相同，所述设定位置为所述编码周期中1/2周期至1周期之间的位置。

6.根据权利要求5所述的方法，其特征在于，

所述方法还包括：

检测所述编码信号的跳变沿；

在所述脉冲信号与所述编码信号的跳变沿之间的间隔大于设定阈值时，控制所述脉冲信号的下一个脉冲对齐所述编码信号下一个周期的所述设定位置处。

7.根据权利要求4所述的方法，其特征在于，

所述检测每个周期的采样信号与上一周期的采样信号的电平是否变化的步骤，包括：

检测每个周期的采样信号与上一周期的采样信号的电平是否相同；

所述基于采样信号的变化情况对所述编码信号进行解码，以得到解码信号的步骤，包括：

若相同，则确定所述解码信号为比特1；

若不相同，则确定所述解码信号为比特0。

8.根据权利要求1所述的方法，其特征在于，

所述移动设备获取编码信号的步骤，包括：

移动设备接收外部设备发送的数据信号；其中，所述移动设备与所述外部设备通过Type-C接口连接；

在检测到所述数据信号的下降沿时，开始从所述数据信号中提取编码信号。

9.一种移动设备，其特征在于，所述移动设备包括处理器以及与所述处理器耦接的存储器、数据接口；

其中，所述数据接口用于接收编码信号，所述存储器用于存储程序数据，所述处理器用于执行所述程序数据以实现如权利要求1-8任一项所述的方法。

10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有程序数据，所述程序数据在被处理器执行时，用于实现如权利要求1-8任一项所述的方法。