CN109639380A - Mipi信号的处理方法、装置、设备和存储介质 - Google Patents

Abstract

本发明提供一种MIPI信号的处理方法、装置、设备和存储介质。该方法包括：获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。本发明实施例实现了多路MIPI数据信号间的同步，避免数据不同步导致的数据解析错误的发生。

Description

MIPI信号的处理方法、装置、设备和存储介质

技术领域

本发明涉及汽车辅助驾驶技术领域，尤其涉及一种MIPI信号的处理方法、装置、设备和存储介质。

背景技术

随着摄像头(Camera)的普及以及汽车辅助驾驶技术的发展，汽车上使用Camera的地方也越来越多。例如智能后视镜、倒车雷达、360度全景、行车记录仪，还是碰撞预警、红绿灯识别、车道偏移、并线辅助、自动泊车等等。

Camera获取的数据通常采用移动产业处理器接口(Mobile Industry ProcessorInterface简称MIPI)传输给处理器芯片。通常以多路数据串行传输。当存在多路数据时，多路数据间就会存在不同步的问题，导致数据解析发生错误。

发明内容

本发明提供一种MIPI信号的处理方法、装置、设备和存储介质，以实现多路MIPI数据信号间的同步，避免数据不同步导致的数据解析错误的发生。

第一方面，本发明提供一种MIPI信号的处理方法，包括：

获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；

根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；

根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。

第二方面，本发明提供一种MIPI信号的处理装置，包括：

获取单元，用于获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；

确定单元，用于根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；

采集单元，用于根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。

第三方面，本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面中任一项所述的方法。

第四方面，本发明实施例提供一种电子设备，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行第一方面中任一项所述的方法。

本发明实施例提供的MIPI信号的处理方法、装置、设备和存储介质，获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析，通过在读取时刻下，采集已缓存的至少两路MIPI数据信号在相同时钟下的数据，实现了多路MIPI数据信号间的同步，避免数据不同步导致的数据解析错误的发生。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

图1是本发明提供的MIPI信号的处理方法一实施例的系统架构示意图；

图2是本发明提供的MIPI信号的处理方法一实施例的流程示意图；

图3是本发明提供的方法一实施例的MIPI D-PHY模块输出的信号时序图；

图4是本发明提供的方法一实施例的信号时序图；

图5是本发明提供的方法另一实施例的信号时序图；

图6是本发明提供的MIPI信号的处理装置一实施例的结构示意图；

图7是本发明提供的电子设备实施例的结构示意图。

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

本发明的说明书和权利要求书及所述附图中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

首先对本发明所涉及的应用场景进行介绍：

本发明实施例提供的MIPI信号的处理方法，应用于通过MIPI接口传输数据的场景，例如在汽车辅助驾驶场景中通过Camera获取数据并传输给处理器芯片，Camera可以应用在智能后视镜、倒车雷达、360度全景、行车记录仪、碰撞预警、红绿灯识别、车道偏移、并线辅助、自动泊车等等。

如图1所示，Camera输出分辨率为1280×960，Camera和处理器芯片之间的信号采用MIPI接口传输，包括一组时钟信号，4组数据信号，数据信号是串行传输的。由于输出的数据通道相互之间有独立性，因此每次传输时4组数据信号的先后顺序是不确定的。MIPI信号进入处理器芯片后，首先经过MIPI D-PHY模块，实现数据的串行转并行处理。MIPI D-PHY模块的输出信号包括：同步数据的时钟rxbyteclkhs；数据信号的起始同步信号dl[n]_rxsynchs，其中n＝0，1，2，3，图中dl[3:0]起始同步信号表示数据信号dl[0]至dl[3]的起始同步信号，dl[3:0]数据信号表示dl[0]至dl[3]数据信号。每组数据信号经串行转并行处理后的MIPI数据信号dl[n]_rxdatahs，其中n＝0，1，2，3。由于MIPI D-PHY模块也是对每组数据信号独立转换的，所以Camera输出的数据信号组间的不同延迟被传递到处理器芯片中，有可能导致数据解析错误。

因此，本发明实施例的方法，需要在处理器芯片中进行数据信号的对齐，然后再通过解析模块对数据信号进行解析。

需要说明的是，本发明实施例的方法，不仅限于4组数据信号的情况，其他大于或者小于4组的情况同样适用。

下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2是本发明提供的MIPI信号的处理方法一实施例的流程示意图。如图2所示，本实施例提供的方法，包括：

步骤201、获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路MIPI数据信号进行缓存。

可选的，步骤201之前，还可以进行如下操作：

将接收到的串行传输的MIPI数据信号转换为至少两路所述MIPI数据信号。

具体的，如图3所示，可以看到每组MIPI数据信号在开始传输有效数据的时候会产生一个时钟周期的起始同步信号。由于每组MIPI数据信号的独立性，起始同步信号产生的时机也是不确定的，这就导致有效数据产生的时机也是不确定的，在同一个时钟采样的数据是不对齐的。比如，在dl[0]采样第一个数据B1时，dl[1]和dl[3]的数据还是无效的，dl[2]已经是第二个有效数据了。直接使用此时采集的同一时钟下的四个数据必然会造成数据解析的错误。

因此，本发明实施例中通过对齐模块，对MIPI D-PHY模块输出的数据进行处理。

首先，获取并行传输的至少两路MIPI数据信号，并分别对至少两路所述MIPI数据信号在各自对应的存储区域中进行缓存，在至少两路数据信号均缓存了有效数据后进行数据采样，实现数据信号的对齐。

对齐模块中每一路MIPI数据信号独立存储数据，然后达到一定的数量后，一次将所有路MIPI数据信号的数据取出。但由于每次处理器芯片启动后，多路数据信号间的相位关系是不确定的，因此，需要在每次启动后根据当前情况确定读取时刻，从而实现数据的对齐。

步骤202、根据至少两路MIPI数据信号的起始同步信号的上升沿，确定至少两路MIPI数据信号的读取时刻。

如图4所示，在每次处理器芯片系统启动后，检测每路MIPI数据信号的起始同步信号的上升沿，根据上升沿确定读取时刻。即保证在每路MIPI数据信号均以缓存了有效数据后，进行读取。

图4中，在起始同步信号的指示下对MIPI数据信号进行缓存，即在图4中的写时刻开始对MIPI数据信号进行缓存。

步骤203、根据读取时刻，采集已缓存的至少两路MIPI数据信号在相同时钟下的数据，用于对至少两路MIPI数据信号进行解析。

具体的，如图4所示，在获知到读取时刻后，即在读取时刻采集已缓存的至少两路MIPI数据信号在相同时钟下的数据，从而通过解析模块对数据进行解析。例如从读取时刻开始，依次分别取每路MIPI数据信号第1个有效数据、第2个有效数据、第3个有效数据、第4个有效数据等等。

本实施例的方法，获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析，通过在读取时刻下，采集已缓存的至少两路MIPI数据信号在相同时钟下的数据，实现了多路MIPI数据信号间的同步，避免数据不同步导致的数据解析错误的发生。

在上述实施例的基础上，进一步的，结合图4-图5，对上述实施例中方法步骤的具体实现方式进行详细说明。

可选的，步骤202具体可以通过如下方式实现：

根据至少两路MIPI数据信号的起始同步信号的上升沿，确定至少两路MIPI数据信号中任意两路MIPI数据信号的起始同步信号的上升沿之间的差值；

根据任意两路MIPI数据信号的上升沿之间的差值，确定读取时刻。

其中，根据任意两路MIPI数据信号的上升沿之间的差值，确定读取时刻，具体可以通过如下方式实现：

根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述差值中的最大值；

根据所述差值中的最大值，确定所述读取时刻。

具体的，如图4所示，在每次处理器芯片系统启动后，检测每路MIPI数据信号的起始同步信号的上升沿，记录为t0，t1，t2，t3，先找到上升沿的最小值tmin，然后将t0～t3每两个之间做差，找出差值的最大值Δtmax，根据tmin+Δtmax，得到上升沿的最大值，最后根据上升沿的最大值确定读取时刻。例如将上升沿的最大值加上缓存一个有效数据的时长，得到初始的读取时刻，若该初始的读取时刻不是时钟信号的上升沿，则将时钟信号的下一个上升沿作为最终的读取时刻。

如图5所示，每次处理器芯片系统启动后，四路MIPI数据信号的起始位置就会发生变化，与前一次传输的起始位置不同，图5中四路MIPI数据信号的起始位置与图4中对应的各路MIPI数据信号的起始位置不同，相应的tmin和Δtmax也会发生变化，读取时刻需要根据当前的情况进行设定，避免了每次启动后采用相同的读取时刻造成无法对齐的风险。

因此，本发明实施例中的方法，在每次处理器芯片启动后，均需要重新确定读取时刻，进而采集已缓存的至少两路MIPI数据信号在相同时钟下的数据。

本实施例中，通过检测各路MIPI数据信号的起始同步信号的上升沿，从而可以确定读取时刻。

在上述实施例的基础上，进一步的，步骤201中的分别对至少两路MIPI数据信号进行缓存，具体可以通过如下方式实现：

分别将至少两路MIPI数据信号缓存在各个MIPI数据信号对应的存储区域中。

具体的，如图4所示，各个MIPI数据信号分别缓存在各自对应的存储区域中，如dl[0]数据信号缓存在dl[0]存储区域中，dl[1]数据信号缓存在dl[1]存储区域中，dl[2]数据信号缓存在dl[2]存储区域中，dl[3]数据信号缓存在dl[3]存储区域中。

可选的，在分别对至少两路MIPI数据信号进行缓存之前，还可以进行如下操作：

根据任意两路MIPI数据信号的起始同步信号的上升沿之间的差值，确定至少两路MIPI数据信号对应的存储区域的容量阈值。

具体的，根据确定出的各个MIPI数据信号的起始同步信号的上升沿之间的差值的最大值，确定存储区域的容量阈值，容量阈值大于上升沿之间的差值的最大值。

进一步的，在分别对至少两路MIPI数据信号进行缓存之前，还可以进行如下操作：

根据至少两路所述MIPI数据信号中起始同步信号的上升沿的最小值，以及所述读取时刻，确定至少两路所述MIPI数据信号对应的存储区域的容量阈值。

具体的，由于起始同步信号的上升沿的最小值可以预先获取到，因此可以根据读取时刻与起始同步信号的上升沿的最小值的差值，确定存储区域的容量阈值。

进一步的，步骤203具体可以采用如下方式实现：

根据读取时刻，对各个MIPI数据信号对应的存储区域中相同时钟下的数据进行采集。

在确定出读取时刻后，对各个MIPI数据信号对应的存储区域中的数据进行采集，采集各个MIPI数据信号在相同时钟下的数据。

本实施例中，通过设定MIPI数据信号对应的存储区域的容量阈值，避免了在采集之前缓存的数据丢失。

图6为本发明提供的MIPI信号的处理装置一实施例的结构图，如图6所示，本实施例的MIPI信号的处理装置，包括：

获取单元601，用于获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；

确定单元602，用于根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；

采集单元603，用于根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。

可选的，确定单元602，具体用于：

根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号中任意两路所述MIPI数据信号的起始同步信号的上升沿之间的差值；

根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述读取时刻。

可选的，确定单元602，具体用于：

根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述差值中的最大值；

根据所述差值中的最大值，确定所述读取时刻。

可选的，获取单元601，具体用于：

分别将至少两路所述MIPI数据信号缓存在各个所述MIPI数据信号对应的存储区域中。

可选的，确定单元602，还用于：

根据任意两路所述MIPI数据信号的起始同步信号的上升沿之间的差值，确定至少两路所述MIPI数据信号对应的存储区域的容量阈值。

可选的，确定单元602，还用于：

根据至少两路所述MIPI数据信号中起始同步信号的上升沿的最小值，以及所述读取时刻，确定至少两路所述MIPI数据信号对应的存储区域的容量阈值。

可选的，采集单元603，具体用于：

根据所述读取时刻，对各个所述MIPI数据信号对应的存储区域中相同时钟下的数据进行采集。

可选的，所述获取单元601，还用于：

将接收到的串行传输的MIPI数据信号转换为至少两路所述MIPI数据信号。

本实施例的装置，可以用于执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

其中，图1中所示的MIPI D-PHY模块的功能可以通过获取单元实现，对齐模块的功能可以通过获取单元、确定单元以及采集单元实现。

图7为本发明提供的电子设备实施例的结构图，如图7所示，该电子设备包括：

处理器701，以及，用于存储处理器701的可执行指令的存储器702。

可选的，还可以包括：通信接口703，用于与其他设备进行通信。

上述部件可以通过一条或多条总线进行通信。

其中，处理器701配置为经由执行所述可执行指令来执行前述方法实施例中对应的方法，其具体实施过程可以参见前述方法实施例，此处不再赘述。

本发明实施例中还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现前述方法实施例中对应的方法，其具体实施过程可以参见前述方法实施例，其实现原理和技术效果类似，此处不再赘述。

本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行上述MIPI信号的处理方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本发明旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。

Claims (10)

1.一种MIPI信号的处理方法，其特征在于，包括：

获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；

根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；

根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。

2.根据权利要求1所述的方法，其特征在于，所述根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻，包括：

根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号中任意两路所述MIPI数据信号的起始同步信号的上升沿之间的差值；

根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述读取时刻。

3.根据权利要求2所述的方法，其特征在于，所述根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述读取时刻，包括：

根据任意两路所述MIPI数据信号的上升沿之间的差值，确定所述差值中的最大值；

根据所述差值中的最大值，确定所述读取时刻。

4.根据权利要求3所述的方法，其特征在于，所述分别对至少两路所述MIPI数据信号进行缓存，包括：

分别将至少两路所述MIPI数据信号缓存在各个所述MIPI数据信号对应的存储区域中。

5.根据权利要求4所述的方法，其特征在于，所述分别将至少两路所述MIPI数据信号缓存在各个所述MIPI数据信号对应的存储区域中之前，还包括：

根据任意两路所述MIPI数据信号的起始同步信号的上升沿之间的差值，确定至少两路所述MIPI数据信号对应的存储区域的容量阈值。

6.根据权利要求4所述的方法，其特征在于，所述分别将至少两路所述MIPI数据信号缓存在各个所述MIPI数据信号对应的存储区域中之前，还包括：

根据至少两路所述MIPI数据信号中起始同步信号的上升沿的最小值，以及所述读取时刻，确定至少两路所述MIPI数据信号对应的存储区域的容量阈值。

7.根据权利要求5或6所述的方法，其特征在于，所述采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，包括：

根据所述读取时刻，对各个所述MIPI数据信号对应的存储区域中相同时钟下的数据进行采集。

8.一种MIPI信号的处理装置，其特征在于，包括：

获取单元，用于获取并行传输的至少两路移动产业处理器接口MIPI数据信号，并分别对至少两路所述MIPI数据信号进行缓存；

确定单元，用于根据至少两路所述MIPI数据信号的起始同步信号的上升沿，确定至少两路所述MIPI数据信号的读取时刻；

采集单元，用于根据所述读取时刻，采集已缓存的至少两路所述MIPI数据信号在相同时钟下的数据，用于对至少两路所述MIPI数据信号进行解析。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-5任一项所述的方法。

10.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1-5任一项所述的方法。