CN105573952A - 一种多通道数据传输的系统 - Google Patents

一种多通道数据传输的系统 Download PDF

Info

Publication number
CN105573952A
CN105573952A CN201511029378.5A CN201511029378A CN105573952A CN 105573952 A CN105573952 A CN 105573952A CN 201511029378 A CN201511029378 A CN 201511029378A CN 105573952 A CN105573952 A CN 105573952A
Authority
CN
China
Prior art keywords
mipi
channel
data
packet
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511029378.5A
Other languages
English (en)
Inventor
董阳
李禹�
徐再望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chip Wealth Technology Ltd
Original Assignee
XI'AN ZHONGYING ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN ZHONGYING ELECTRONIC Co Ltd filed Critical XI'AN ZHONGYING ELECTRONIC Co Ltd
Priority to CN201511029378.5A priority Critical patent/CN105573952A/zh
Publication of CN105573952A publication Critical patent/CN105573952A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种多通道数据传输的系统。所述系统包括基于MIPI的物理层数据解析模块，其具有n条通道，且根据通道数应用信息来传输所述n条通道中的一条或多条通道数据至基于MIPI的协议数据包解析模块；基于MIPI的协议数据包解析模块，包括与n条通道对应的接口电路，但不包括其他通道数对应的接口电路；通道转换模块，耦接在所述基于MIPI的物理层数据解析模块与所述基于MIPI的协议数据包解析模块之间，所述通道转换模块根据MIPI？DSI协议解包方式，以符合MIPI数据传输同步包的包头格式为起始，将所述基于MIPI的物理层数据解析模块通过所述n条通道中的一条或多条通道发送的数据包转换成n条通道数据，以与所述接口电路匹配。

Description

一种多通道数据传输的系统
技术领域
本发明涉及移动设备接口协议。
背景技术
MIPI联盟，即移动产业处理器接口(MobileIndustryProcessorInterface简称MIPI)联盟。MIPI(移动产业处理器接口)是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。
MIPI(MobileIndustryProcessorInterface)-DSI(DisplaySerialInterface)是MIPI联盟针对移动设备提出的一种高速、低功耗的显示串行接口，可满足高分辨率显示，降低显示模块功耗的需求。
MIPIDSI协议支持DSI接口可分别使用1/2/3/4条通道四种情况进行数据通信。目前设计MIPIDSI时，都会分别需要考虑这四种应用情况来进行设计及验证，造成设计面积大，设计速度慢，验证效率低等缺点。
发明内容
本发明为了解决由于4条通道的四种应用而在设计中需要分4种情况考虑设计，造成面积大，速度慢，验证效率低等问题。主要的方法是在设计中增加一个MIPIDSI1或2或3通道转4通道的通道转换模块，将1/2/3/4通道分别使用的情况合四为一。
本发明将多通道应用的设计转换为只考虑一种情况的思路进行设计，极大的降低了多通道设计的复杂程度，减小了设计面积，提高了设计速度及设计验证效率。
本发明提供了一种多通道数据传输的系统，其特征在于，所述系统包括：
基于MIPI的物理层数据解析模块，所述基于MIPI的物理层数据解析模块具有n条通道，所述基于MIPI的物理层数据解析模块根据通道数应用信息来传输所述n条通道中的一条或多条通道数据至基于MIPI的协议数据包解析模块；
基于MIPI的协议数据包解析模块，所述基于MIPI的协议数据包解析模块包括与所述n条通道对应的接口电路，但不包括其他通道数对应的接口电路；
通道转换模块，所述通道转换模块耦接在所述基于MIPI的物理层数据解析模块与所述基于MIPI的协议数据包解析模块之间，所述通道转换模块根据MIPIDSI协议解包方式，以符合MIPI数据传输同步包的包头格式为起始，将所述基于MIPI的物理层数据解析模块通过所述n条通道中的一条或多条通道发送的数据包转换成n条通道数据，以与所述接口电路匹配。
在一个实施例中，所述通道转换模块包括：
包头识别单元、通道转换单元、传输结束识别单元以及数据包重组单元；
所述包头识别单元，根据所述n条通道中的各通道所对应的使能信号的上升沿而检测到所述包头格式后，告知所述通道转换单元通道转换的起始位置信息，同时通知所述数据包重组单元给每条通道增加所述包头格式；
所述通道转换单元，根据所述起始位置信息以及所述通道数应用信息将所述n条通道中的一条或多条通道的数据包中的有效数据转换成n条通道数据；
所述传输结束识别单元，根据所述n条通道中的各通道所对应的使能信号的下降沿识别每个数据包的结束点，以告知所述数据包重组单元给每条通道的数据增加结束点包尾；
所述数据包重组单元，根据所述包头识别单元传递的信息给所述n条通道的数据分别添加所述包头格式，将所述通道转换单元传递的转换好的所述n条通道的数据分别对应拼接到所述包头格式之后，并根据所识别的结束点，给转换后的所述n条通道的数据包分别加上所述结束点。
在一个实施例中，所述基于MIPI的物理层数据解析模块为MIPID-PHY协议接口模块。
在一个实施例中，所述基于MIPI的协议数据包解析模块为MIPIDSI协议接口模块。
在一个实施例中，所述通道数应用信息表示选用所述n通道中的几条通道进行数据传输。
在一个实施例中，所述n为4。
在一个实施例中，所述包头格式为B8。
附图说明
本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。
图1示出现有技术中的MIPIDSI的设计构架。
图2示出根据本发明一实施例的架构示意图。
图3示出一条通道的MIPIDSI协议解包格式。
图4示出两条通道的MIPIDSI协议解包格式。
图5示出三条通道的MIPIDSI协议解包格式。
图6示出四条通道的MIPIDSI协议解包格式。
图7示出根据本发明一实施例的通道转换模块的结构框图。
具体实施方式
以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。
图1示出现有技术中的MIPIDSI的设计构架。现有技术中，MIPIDSI模块内部具有对应四种数据通道(lane)的四套电路。MIPIDSI部分会根据外部管脚所选择需要使用的通道数，来选择需要开启的电路对MIPID-PHY传输来的并行数据进行数据包(packet)解析。例如，选择的是2条通道时，电路1/3/4不工作，只有电路2工作，此时MIPIDSI只接收通道1数据和通道2数据传来的数据。
从图1中可以看出，研发人员在设计时需要考虑的情形较多，并且这四套电路会涉及状态机、通道数据选择接收等电路，占用面积较大，而且仿真也需要考虑到这四种应用下的所有情况，因此，大大增加了设计复杂度，降低了验证效率。
图2示出根据本发明一实施例的多通道数据传输系统。该多通道数据传输系统包括基于MIPI的协议数据包解析模块201、通道转换模块202、基于MIPI的协议数据包解析模块203。在一个实施例中，基于MIPI的协议数据包解析模块201为MIPID-PHY模块；基于MIPI的协议数据包解析模块203为MIPIDSI模块。本发明在MIPID-PHY模块201和MIPIDSI模块203的数据通信中间加入了通道转换模块202，该模块主要根据MIPIDSI协议解包方式，以B8H(MIPI数据传输同步包)为起始，将1或2或3或4条数据通道应用转换成4条数据通道的应用，并在所有数据接收完成之后，给每条通道上补EOT包来结束数据传输。
图3示出一条通道的MIPIDSI协议解包格式。图4示出两条通道的MIPIDSI协议解包格式。图5示出三条通道的MIPIDSI协议解包格式。图6示出四条通道的MIPIDSI协议解包格式。以MIPIlongpackage为例，MIPID-PHY输出的1/2/3/4通道的数据格式为：每条通道以B8为包头，然后依次以1->2->3->4->1通道的循环顺序将包的有效数据发送完，以EOT(EndOfTransition，每条通道的最后一个有效数据的最高位取反后拼成8bit，时序图中以每条通道最后一个有效数据的最高位为0来举例)结束每条通道的数据传输。
图7示出根据本发明一实施例的通道转换模块的结构框图。该通道转换模块包括包头识别单元701、通道转换单元702、数据包重组单元703以及EOT识别单元(传输结束识别单元)704。
包头识别单元701根据通道1使能信号/通道2使能信号/通道3使能信号(每条通道的使能信号)的上升沿检测到B8H(MIPI数据传输同步包)包头后告知通道转换单元702通道转换的起始位置，同时告知数据包重组单元703给每条通道增加B8包头。
通道转换单元702根据转换起始位置信息以及当前MIPI接口通道数的应用信息(1通道应用信号、2通道应用信号、3通道应用信号、4通道应用信号，其中，则1通道应用信号有效则表示MIPI接口选择1条通道进行数据通信，2通道应用信号有效则表示MIPI接口选择2条通道进行数据通信，依次类推)对数据包中的有效数据进行1/2/3通道到4通道的转换。转换方法为：将数据延迟后，凑满4个数据，一个时钟周期内四条通道同时发出，并根据通道数的应用信息将时钟进行分频(1通道4分频，2通道2分频，3通道不分频)，以达到降低时钟周期，减小功耗等目的。
EOT识别单元704(EndOfTransition，每条lane的最后一个有效数据的最高位取反后拼成8bit，时序图中以每条通道最后一个有效数据的最高位为0来举例)根据en_lane1/en_lane2/en_lane3的下降沿识别每个包的结束点，以告知数据包重组单元703给每条lane增加EOT包尾。
数据包重组单元703根据包头识别单元701传递的信息给4条通道分别添加B8包头，将通道转换单元702传递的转换好的4条通道的数据分别对应拼接到B8包头之后，并根据EOT识别的结束点，给重组后的4条通道的数据包分别加上EOT。
由于通道转换模块202的输出始终为4条通道的应用，所以在设计MIPIDSI时，将原来的1或2或3条通道应用所对应的电路可以予以删除。只保留4条通道应用时的电路，这样的设计简化会降低设计复杂程度、节省面积、验证时只需要对MIPIDSI4条通道应用的情况做全面验证，大大提高了验证效率。
本领域技术人员应该知道，虽然上述实施例是以4条通道为例，本发明的思想可以应用于其他类似的支持多条数据通道协议的简化设计。本领域技术人员还应了解，本发明不但可应用于MIPIDSI协议，还能应用于其他支持多通道的协议。
这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。
同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (7)

1.一种多通道数据传输的系统，其特征在于，所述系统包括：
基于MIPI的物理层数据解析模块，所述基于MIPI的物理层数据解析模块具有n条通道，所述基于MIPI的物理层数据解析模块根据通道数应用信息来传输所述n条通道中的一条或多条通道数据至基于MIPI的协议数据包解析模块；
基于MIPI的协议数据包解析模块，所述基于MIPI的协议数据包解析模块包括与所述n条通道对应的接口电路，但不包括其他通道数对应的接口电路；
通道转换模块，所述通道转换模块耦接在所述基于MIPI的物理层数据解析模块与所述基于MIPI的协议数据包解析模块之间，所述通道转换模块根据MIPIDSI协议解包方式，以符合MIPI数据传输同步包的包头格式为起始，将所述基于MIPI的物理层数据解析模块通过所述n条通道中的一条或多条通道发送的数据包转换成n条通道数据，以与所述接口电路匹配。
2.如权利要求1所述的方法，其特征在于，所述通道转换模块包括：
包头识别单元、通道转换单元、传输结束识别单元以及数据包重组单元；
所述包头识别单元，根据所述n条通道中的各通道所对应的使能信号的上升沿而检测到所述包头格式后，告知所述通道转换单元通道转换的起始位置信息，同时通知所述数据包重组单元给每条通道增加所述包头格式；
所述通道转换单元，根据所述起始位置信息以及所述通道数应用信息将所述n条通道中的一条或多条通道的数据包中的有效数据转换成n条通道数据；
所述传输结束识别单元，根据所述n条通道中的各通道所对应的使能信号的下降沿识别每个数据包的结束点，以告知所述数据包重组单元给每条通道的数据增加结束点包尾；
所述数据包重组单元，根据所述包头识别单元传递的信息给所述n条通道的数据分别添加所述包头格式，将所述通道转换单元传递的转换好的所述n条通道的数据分别对应拼接到所述包头格式之后，并根据所识别的结束点，给转换后的所述n条通道的数据包分别加上所述结束点。
3.如权利要求1所述的方法，其特征在于，所述基于MIPI的物理层数据解析模块为MIPID-PHY协议接口模块。
4.如权利要求1所述的方法，其特征在于，所述基于MIPI的协议数据包解析模块为MIPIDSI协议接口模块。
5.如权利要求1所述的方法，其特征在于，所述通道数应用信息表示选用所述n通道中的几条通道进行数据传输。
6.如权利要求1所述的方法，其特征在于，所述n为4。
7.如权利要求1所述的方法，其特征在于，所述包头格式为B8。
CN201511029378.5A 2015-12-31 2015-12-31 一种多通道数据传输的系统 Pending CN105573952A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511029378.5A CN105573952A (zh) 2015-12-31 2015-12-31 一种多通道数据传输的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511029378.5A CN105573952A (zh) 2015-12-31 2015-12-31 一种多通道数据传输的系统

Publications (1)

Publication Number Publication Date
CN105573952A true CN105573952A (zh) 2016-05-11

Family

ID=55884108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511029378.5A Pending CN105573952A (zh) 2015-12-31 2015-12-31 一种多通道数据传输的系统

Country Status (1)

Country Link
CN (1) CN105573952A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108304336A (zh) * 2018-02-01 2018-07-20 京东方科技集团股份有限公司 一种信号处理装置和方法
CN109639380A (zh) * 2018-11-29 2019-04-16 青岛海信电器股份有限公司 Mipi信号的处理方法、装置、设备和存储介质
CN110300221A (zh) * 2019-05-20 2019-10-01 努比亚技术有限公司 Mipi控制电路和系统、电路控制和电路系统控制方法
WO2020239102A1 (zh) * 2019-05-29 2020-12-03 深圳市紫光同创电子有限公司 一种接收电路、接收电路的重构方法及电子设备
CN116933143A (zh) * 2023-09-15 2023-10-24 成都旋极历通信息技术有限公司 一种飞行参数数据分类方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100185792A1 (en) * 2007-10-12 2010-07-22 Analogix (China) Semiconductor, Inc. Data transmission system using in computer
CN104765709A (zh) * 2015-03-10 2015-07-08 中国电子科技集团公司第十研究所 多路总线数据仿真系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100185792A1 (en) * 2007-10-12 2010-07-22 Analogix (China) Semiconductor, Inc. Data transmission system using in computer
CN104765709A (zh) * 2015-03-10 2015-07-08 中国电子科技集团公司第十研究所 多路总线数据仿真系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
苏晓峰: "基于MIPI规范的LCD驱动接口设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108304336A (zh) * 2018-02-01 2018-07-20 京东方科技集团股份有限公司 一种信号处理装置和方法
CN109639380A (zh) * 2018-11-29 2019-04-16 青岛海信电器股份有限公司 Mipi信号的处理方法、装置、设备和存储介质
CN110300221A (zh) * 2019-05-20 2019-10-01 努比亚技术有限公司 Mipi控制电路和系统、电路控制和电路系统控制方法
WO2020239102A1 (zh) * 2019-05-29 2020-12-03 深圳市紫光同创电子有限公司 一种接收电路、接收电路的重构方法及电子设备
CN116933143A (zh) * 2023-09-15 2023-10-24 成都旋极历通信息技术有限公司 一种飞行参数数据分类方法
CN116933143B (zh) * 2023-09-15 2023-11-21 成都旋极历通信息技术有限公司 一种飞行参数数据分类方法

Similar Documents

Publication Publication Date Title
CN105573952A (zh) 一种多通道数据传输的系统
EP3322255A1 (en) Method, device, and system for receiving cpri data stream and ethernet frame
CN111294235B (zh) 数据处理方法、装置、网关及可读存储介质
CN101730307A (zh) 一种射频拉远数据传输装置及传输方法
CN104144094A (zh) 用于操作数字总线系统从属节点的方法
CN106162528A (zh) LoRa信号与蓝牙信号转换模块、转换方法及信号发送装置
CN106464412B (zh) 光分组的发送方法、设备、处理方法及光交换设备
CN104660989A (zh) 一种基于FPGA的光纤转全配置型Camera link实时图像光端机
CN104796653B (zh) 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置
CN113452804B (zh) 基于vhdl语言实现arp和udp协议数据通信的星载通信装置
CN202334571U (zh) 一种变频电源的并机数据和同步信号传输装置
CN104035904B (zh) 一种基于fpga的芯片间互联装置
CN101308480A (zh) 主机串口同时连接多个异步串口设备的方法
CN105263165B (zh) 一种基于fpga的网络数据连包拆分方法
CN108521416B (zh) 一种ecn板卡
CN107911288B (zh) 列车通信网卡及列车控制管理系统
CN105718401A (zh) 一种多路smii信号到一路mii信号的复用方法及系统
CN108984324A (zh) Fpga硬件抽象层
CN102118305B (zh) 一种通信设备的业务板及包含该业务板的通信设备
CN103686441A (zh) 多格式数据传输系统
CN102761486B (zh) 一种低离散性的goose单点对多点及多点对单点的收发方法
CN204761584U (zh) 基于fpga实现的在lpdt模式下传输mipi信号的装置
CN105515706B (zh) 一种采用脉冲映射域实现同步的方法和系统
CN109918325A (zh) 基于Avalon总线的接口转换桥、接口转换方法及系统
CN112685350B (zh) 一种1394链路层芯片内部数据路由调度电路及其调度方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20161222

Address after: 200335 Shanghai city Changning District Admiralty road 767 Lane 3 Building No. 1

Applicant after: CHIP WEALTH TECHNOLOGY LTD.

Address before: 710065 Shaanxi hi tech Zone, Xi'an Jin Road, No. 70 satellite building 2F

Applicant before: XI'AN ZHONGYING ELECTRONIC Co.,Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160511

WD01 Invention patent application deemed withdrawn after publication