CN112685350B - 一种1394链路层芯片内部数据路由调度电路及其调度方法 - Google Patents

Abstract

本发明涉及一种1394链路层芯片内部数据路由调度电路及其调度方法。本发明包括1394LINK模块、DM接口、MC接口、DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；DM接口时序转换模块与内部数据路由调度模块连接，MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；内部数据路由调度模块与1394LINK模块连接，DM接口与DM接口时序转换模块连接，MC接口与MC接口时序转换模块连接。本发明能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互。

Description

一种1394链路层芯片内部数据路由调度电路及其调度方法

技术领域

本发明涉及航空、航海和工业控制等领域，尤其涉及一种1394链路层芯片内部数据路由调度电路及其调度方法。

背景技术

1394总线在同一时间仅能发送或接收一个数据包，但为保证数据包发送和接收的效率，1394总线的主设备一般会涉及进行大规模数据发送和接收的DM接口和配置总线的MC接口，此时需要一种内部数据路由调度电路，目前仍未发现内部数据路由的调度电路或方法。

发明内容

本发明为解决背景技术中存在的上述技术问题，而提供一种1394链路层芯片内部数据路由调度电路及其调度方法，能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互。

本发明的技术解决方案是：本发明为一种1394链路层芯片内部数据路由调度电路，包括1394LINK模块、DM接口和MC接口，其特殊之处在于：所述调度电路还包括DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；DM接口时序转换模块与内部数据路由调度模块连接，MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；内部数据路由调度模块与1394LINK模块连接，DM接口与DM接口时序转换模块连接，MC接口与MC接口时序转换模块连接，其中：

DM接口时序转换模块在发送数据时，将DM接口输入的数据格式，转换为1394LINK模块需要的数据格式，并发送至内部数据路由调度模块，在接收数据时，将内部数据路由调度模块发送过来的数据，按照DM接口输出的数据格式输出；

MC接口时序转换模块将MC接口的读写时序，转换为MC接口的读写时序；

寄存器模块在内部实现配置寄存器，配置位段包括dm_en，dm_rx_en，txen、rxen和发送缓冲寄存器，接收缓冲寄存器，接收缓冲状态寄存器，在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器；

内部数据路由调度模块在寄存器模块输入的配置位段dm_en，dm_rx_en，txen，rxen的控制下，完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块，以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。

优选的，内部数据路由调度模块将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块时，当寄存器模块输入的dm_en为0，tx_en为1，且接收到寄存器模块输入的数据包发送数据时，将此数据发送到1394LINK模块，当寄存器模块输入的dm_en为1，tx_en为1，接收到DM接口时序转换模块输入的数据包发送数据时，将此数据发送到1394LINK模块；当tx_en为0时，不将任何数据送至1394LINK模块。

优选的，内部数据路由调度模块将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作时，当寄存器模块输入的dm_en为0，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，并配置寄存器模块接收缓冲状态寄存器为1；当寄存器模块输入的dm_en为1，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，将此数据发送到DM接口时序转换模块；当rx_en为0时，不将任何数据送至寄存器模块或DM接口时序转换模块。

一种实现上述的1394链路层芯片内部数据路由调度电路的调度方法，其特殊之处在于：该方法包括以下步骤：

1)在仿真开始时，通过MC接口配置寄存器模块；

2)如果需要进行DM数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为0，TX_EN为1，之后使用DM接口进行数据发送；

3)如果需要进行DM数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为1，RX_EN为1，之后使用DM接口进行数据接收；

4)如果需要进行MC数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，TX_EN为1，之后通过MC接口配置发送缓冲寄存器；

5)如果需要进行MC数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，RX_EN为1，之后通过MC接口读接收缓冲状态寄存器。

本发明提供的1394链路层芯片内部数据路由调度电路及其调度方法，在现有的1394LINK模块和DM接口、MC接口之间，增加了DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块，通过这些模块之间的内部数据路由调度，给出了1394LINK模块和DM接口、MC接口之间的数据调度方法，能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互，对当前1394芯片的设计很有帮助。

附图说明

图1是本发明的电路框图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。

参见图1，本发明具体实施例的结构包括1394LINK模块、DM接口、MC接口、DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；DM接口时序转换模块与内部数据路由调度模块连接，MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；内部数据路由调度模块与1394LINK模块连接，DM接口与DM接口时序转换模块连接，MC接口与MC接口时序转换模块连接，其中：

DM接口时序转换模块在发送数据时，将DM接口输入的数据格式，转换为1394LINK模块需要的数据格式，并发送至内部数据路由调度模块，在接收数据时，将内部数据路由调度模块发送过来的数据，按照DM接口输出的数据格式输出；

MC接口时序转换模块将MC接口的读写时序，转换为MC接口的读写时序；

寄存器模块在内部实现配置寄存器，配置位段包括dm_en，dm_rx_en，txen、rxen和发送缓冲寄存器，接收缓冲寄存器，接收缓冲状态寄存器，在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器；

内部数据路由调度模块在寄存器模块输入的配置位段dm_en，dm_rx_en，txen，rxen的控制下，完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块，以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。当寄存器模块输入的dm_en为0，tx_en为1，且接收到寄存器模块输入的数据包发送数据时，将此数据发送到1394LINK模块，当寄存器模块输入的dm_en为1，tx_en为1，接收到DM接口时序转换模块输入的数据包发送数据时，将此数据发送到1394LINK模块；当tx_en为0时，不将任何数据送至1394LINK模块。当寄存器模块输入的dm_en为0，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，并配置寄存器模块接收缓冲状态寄存器为1；当寄存器模块输入的dm_en为1，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，将此数据发送到DM接口时序转换模块；当rx_en为0时，不将任何数据送至寄存器模块或DM接口时序转换模块。

本发明还提供了一种基于上述的1394链路层芯片内部数据路由调度电路的调度方法，该方法包括以下步骤：

1)在仿真开始时，通过MC接口配置寄存器模块；

2)如果需要进行DM数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为0，TX_EN为1，之后使用DM接口进行数据发送；

3)如果需要进行DM数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为1，RX_EN为1，之后使用DM接口进行数据接收；

4)如果需要进行MC数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，TX_EN为1，之后通过MC接口配置发送缓冲寄存器；

5)如果需要进行MC数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，RX_EN为1，之后通过MC接口读接收缓冲状态寄存器。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种1394链路层芯片内部数据路由调度电路，包括1394LINK模块、DM接口和MC接口，其特征在于：所述调度电路还包括DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；所述DM接口时序转换模块与内部数据路由调度模块连接，所述MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；所述内部数据路由调度模块与1394LINK模块连接，所述DM接口与DM接口时序转换模块连接，所述MC接口与MC接口时序转换模块连接，其中：

所述DM接口时序转换模块在发送数据时，将DM接口输入的数据格式，转换为1394LINK模块需要的数据格式，并发送至内部数据路由调度模块，在接收数据时，将内部数据路由调度模块发送过来的数据，按照DM接口输出的数据格式输出；

所述MC接口时序转换模块将MC接口的读写时序，转换为MC接口的读写时序；

所述寄存器模块在内部实现配置寄存器，配置位段包括dm_en，dm_rx_en，txen、rxen和发送缓冲寄存器，接收缓冲寄存器，接收缓冲状态寄存器，在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器；

所述内部数据路由调度模块在寄存器模块输入的配置位段dm_en，dm_rx_en，txen，rxen的控制下，完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块，以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。

2.根据权利要求1所述的1394链路层芯片内部数据路由调度电路，其特征在于：所述内部数据路由调度模块将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块时，当寄存器模块输入的dm_en为0，tx_en为1，且接收到寄存器模块输入的数据包发送数据时，将此数据发送到1394LINK模块，当寄存器模块输入的dm_en为1，tx_en为1，接收到DM接口时序转换模块输入的数据包发送数据时，将此数据发送到1394LINK模块；当tx_en为0时，不将任何数据送至1394LINK模块。

3.根据权利要求2所述的1394链路层芯片内部数据路由调度电路，其特征在于：所述内部数据路由调度模块将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作时，当寄存器模块输入的dm_en为0，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，并配置寄存器模块接收缓冲状态寄存器为1；当寄存器模块输入的dm_en为1，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，将此数据发送到DM接口时序转换模块；当rx_en为0时，不将任何数据送至寄存器模块或DM接口时序转换模块。

4.一种实现权利要求1所述的1394链路层芯片内部数据路由调度电路的调度方法，其特征在于：该方法包括以下步骤：

1)在仿真开始时，通过MC接口配置寄存器模块；

2)如果需要进行DM数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为0，TX_EN为1，之后使用DM接口进行数据发送；

3)如果需要进行DM数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为1，RX_EN为1，之后使用DM接口进行数据接收；

4)如果需要进行MC数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，TX_EN为1，之后通过MC接口配置发送缓冲寄存器；

5)如果需要进行MC数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，RX_EN为1，之后通过MC接口读接收缓冲状态寄存器。

Images