CN109637998A - 形成半导体封装的方法和半导体封装 - Google Patents

形成半导体封装的方法和半导体封装 Download PDF

Info

Publication number
CN109637998A
CN109637998A CN201811180691.2A CN201811180691A CN109637998A CN 109637998 A CN109637998 A CN 109637998A CN 201811180691 A CN201811180691 A CN 201811180691A CN 109637998 A CN109637998 A CN 109637998A
Authority
CN
China
Prior art keywords
substrate
antenna
dimensional antenna
molded structure
electric contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811180691.2A
Other languages
English (en)
Inventor
张超发
郑家锋
J·奥克伦布尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109637998A publication Critical patent/CN109637998A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G01S7/032—Constructional details for solid-state radar subsystems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/93—Radar or analogous systems specially adapted for specific applications for anti-collision purposes
    • G01S13/931—Radar or analogous systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/027—Constructional details of housings, e.g. form, type, material or ruggedness
    • G01S7/028—Miniaturisation, e.g. surface mounted device [SMD] packaging or housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

各种实施例提供了一种形成半导体封装的方法。该方法包括布置半导体管芯和第一衬底，其中第一衬底包括第一侧，其中，第一侧包括第一电触点。该方法可以包括形成模制结构以封装半导体管芯和第一衬底。该方法还可以包括在模制结构中提供三维天线以电耦合到第一电触点。各种实施例还提供了一种半导体封装，包括封装在模制结构中的半导体管芯和第一衬底。三维天线设置在模制结构中并电耦合到第一衬底。

Description

形成半导体封装的方法和半导体封装
技术领域
各种实施例总体上涉及形成半导体封装的方法和半导体封装。
背景技术
近来，用于全自控车辆的车辆辅助系统和甚至系统已变得越来越有吸 引力。这些系统需要了解车辆周围环境，为此使用了检测系统。
在一些系统中，使用了激光雷达(LIDAR)，其中，扫描车辆的周围环 境并且处理信息以试图确定车辆例如与其周围环境内的车道和其他物体的 相对位置。LIDAR探测器专门用于远程测量，因为使用的激光和光电检测 器可以用于相对长的距离，同时信号仍然是可检测的。然而，LIDAR系统 非常昂贵，因为它们需要用于扫描的昂贵的光学器件和移动部件。
在其他系统中，使用雷达，需要例如电子电路、天线、天线保护和机 械固定装置的复杂的布置。这些系统相对复杂且昂贵。
由于这些原因，雷达和LIDAR系统也非常庞大并占据相当大的空间。
发明内容
在各种实施例中，提供了一种形成半导体封装的方法。该方法可以包 括提供半导体管芯和第一衬底。半导体管芯包括管芯触点。第一衬底包括 第一侧，并且第一侧包括第一电触点。该方法还可以包括形成模制结构以 封装半导体管芯和第一衬底；并且在模制结构中提供三维天线以电接触第 一电触点。
在各种实施例中，提供了一种半导体封装。半导体封装可以包括第一 衬底，第一衬底包括第一侧和第二侧，其中，第一侧包括第一电触点。半 导体封装还可以包括半导体管芯，该半导体管芯包括管芯触点。半导体封 装还可以包括模制结构，其中，半导体管芯和第一衬底由模制结构封装。 半导体封装还可以包括设置在模制结构中的三维天线，其中，三维天线电 耦合到第一电触点。
附图说明
在附图中，相似的附图标记在全部不同视图中通常指代相同的部分。 附图不一定按比例绘制，而是通常将重点放在示出实施例的原理上。在以 下说明中，参考以下附图说明各种实施例，其中：
图1示出了根据本发明的形成半导体封装的方法的三个阶段的示意图。 在图1中，作为示例，在模制结构的开口中形成三维天线；
图2示出了根据本发明的图1中所示方法的修改方法的示意图。在图2 中，作为示例，在形成模制结构之前，将三维天线设置为预先形成的三维 天线并放置在第一电触点上；
图3示出了根据本发明的方法的示意图，其中形成了多个半导体封装；
图4示出了根据本发明的图3的一个替代方案中的方法的示意图，其 中形成多个半导体封装；
图5示出了根据各种实施例的半导体封装的示意性透视图；
图6示出了根据各种实施例的半导体封装的示意性透视图，其中三维 天线是金属迹线；
图7示出了根据各种实施例的半导体封装的示意性透视图，其中三维 天线的内部填充有电介质材料；
图8示出了根据各种实施例的半导体封装的示意性透视图，其中电介 质透镜附接到三维天线；以及
图9示出了根据各种实施例的半导体封装的示意性透视图，其中电介 质透镜包括金属迹线。
具体实施方式
以下详细描述参考了附图，附图通过图示的方式示出了可以实践本发 明的具体细节和实施例。
本文使用词语“示例性”来表示“用作示例、实例或说明”。本文描述 为“示例性”的任何实施例或设计不一定被解释为比其他实施例或设计更 优选或更具优势。
关于在侧面或表面“之上”形成的沉积材料使用的词语“在……之上” 可以在本文中用于表示沉积材料可以“直接”形成在隐含的侧面或表面上， 例如与之直接接触。关于在侧面或表面“之上”形成的沉积材料使用的词 语“在……之上”可以在本文中用于表示沉积材料可以“间接”形成在隐 含的侧面或表面上，其中在隐含的侧面或表面与沉积材料之间布置有一个 或多个附加层。
模制结构的术语“上侧”或“上表面”表示远离第一衬底的侧面。
用于描述三维天线(或附加三维天线)与模制结构之间的空间关系的 术语“在……中”(例如，“在模制结构中提供三维天线”)表示三维天线至 少部分地被模制结构包围。这也可以表示三维天线提供以延伸通过模制结 构。三维天线靠近模制层的上侧(远离公共衬底或第一衬底)的一侧可以 缩回或与模制结构的表面齐平。可替换地，三维天线靠近模制层的上侧(远 离相应衬底)的一侧可以从模制结构的表面突出。“相应衬底”表示其上设 置有三维天线的衬底，对于三维天线，它可以是第一衬底或公共衬底，对 于附加三维天线，它可以是公共衬底、第二衬底或附加衬底。
针对三维天线提供了本公开内容的各个方面。在各种实施例中，可以 包括附加三维天线。可以以与三维天线相同的方式形成和/或提供附加三维 天线。例如，三维天线和附加三维天线两者可以彼此不同或者可以是相同 的。在本公开内容的各个方面，使用多个天线。在各个方面，针对三维天 线解释本发明，但是提及括号中的复数，例如“天线(e)”，这意味着本公 开内容适用于三维天线或附加三维天线中的至少一个。附加三维天线可以 设置在公共衬底上、第二衬底上或附加衬底上，该附加衬底可以具有与第 一衬底相同的特性。
附图通过示例示出了三维天线和附加三维天线，然而半导体封装可以 不包括附加三维天线，或者半导体封装可以包括附加三维天线。半导体封 装可以包括另外的天线。
针对方法提供了本公开内容的各个方面，并且针对封装提供了本公开 内容的各个方面。应该理解，封装的基本特性也适用于方法，反之亦然。 因此，为简洁起见，可以省略对这些特性的重复描述。
作为示例，并且参考附图，根据本发明的方法包括提供第一衬底、电 耦合到第一衬底的管芯(例如倒装芯片)、和一个或多个三维天线。天线可 以发送和/或接收诸如雷达信号的信号。这些部件例如通过模制结构保持在 一起并整体地集成在一起。本发明说明了一种方法，例如图1至4中示意 性地示出的，具有各种有利实施例以产生如图5至9中示意性示出的半导 体封装。图中未示出到半导体封装的外部电连接，但是可以包括标准几何 形状和布置中的触点，使得它可以应用于电子工业中，例如作为芯片。
第一衬底和半导体管芯可以并排布置，从而允许电连接形成在同一平 面上，例如在底侧，如图1中通过示例所示。
在各种实施例中，半导体管芯可包括管芯触点。在一些实施例中，半 导体管芯可以设置在第二衬底上。第二衬底包括第一侧和第二侧，其中， 第一侧包括第二电触点。第一电触点可以经由例如要封装的导线电耦合到 第二管芯触点。在公共衬底的情况下，第一电触点可以经由例如导电迹线 电耦合到第二管芯触点。可替换地，第一电触点可以经由例如外部连接(例 如在半导体封装应用上提供的)电耦合到第二管芯触点。在一些实施例中，例如对于外部连接，可以规定提供半导体管芯，使得管芯触点位于远离模 制层的上侧的一侧(因此，图中示出为上下颠倒)。
在各种实施例中，该方法包括形成模制结构以封装半导体管芯、第一 衬底和第二衬底。
在各种实施例中，第一衬底和第二衬底可以是公共衬底的一部分。公 共衬底表示满足第一衬底和第二衬底的要求的单个连续结构。公共衬底在 本文中称为“公共衬底”。以下详细描述通过说明的方式示出了公共衬底， 但是本发明不限于此。
在一些实施例中，当提及公共衬底时，电耦合可以经由导电迹线。
在一些实施例中，当提及不同的衬底(例如第一衬底和第二衬底)时， 电耦合可以经由导线，例如，结合到一个衬底的一点到另一个衬底的一点 的导线，导线可以封装在模制结构中。电耦合也可以是外部的，在这种情 况下，待耦合的两个点可以被称为可电耦合的，因为外部连接可以在稍后 阶段提供，例如在应用级别上。“外部”指的是半导体封装的外部。
在一些实施例中，该方法可以包括：将半导体管芯和第二衬底布置在 彼此上方，其中，第二衬底包括第一侧，其中，第一侧包括第一电触点和 第二电触点，并且其中，半导体管芯包括管芯触点，其中，第一电接触焊 盘电耦合到管芯触点；以及形成模制结构以封装半导体管芯和第二衬底， 从而封装半导体管芯、第一衬底和第二衬底。
在一些实施例中，该方法可以包括：将半导体管芯和公共衬底布置在 彼此上方，其中，公共衬底包括第一侧，其中，第一侧包括第一电触点和 第二电触点，并且其中，半导体管芯包括管芯触点，其中，第一电接触焊 盘电耦合到管芯触点；以及形成模制结构以封装半导体管芯和公共衬底， 从而封装半导体管芯和公共衬底。
图1示出了根据各种实施例的形成半导体封装100的方法的三个阶段。 图1在顶部示出了布置在公共衬底120上的半导体管芯110的示意图。公 共衬底120包括第一侧121和第二侧122。第一侧121和第二侧122是公共 衬底120的相对侧。第一侧121包括第一电触点125和第二电触点124。第 一侧121可包括更多触点。半导体管芯110包括管芯触点112，并且管芯触 点112电耦合到第二电触点124。第一电触点125可以经由例如导电迹线电 耦合到第二管芯触点113。如图1所示，在中间，在第一衬底120之上形成 模制结构150，以封装半导体管芯110。
在附图的变型中，并且在一些实施例中，可以提供第一和第二衬底以 代替公共衬底120，在这种情况下，半导体管芯110将布置在第二衬底上。 第一衬底和第二衬底中的每一个的第一侧和第二侧对应于半导体封装100 中的公共衬底的相应第一侧和第二侧。
在附图的另一个变型中，并且在一些实施例中，在没有提供第二衬底 的情况下，可以布置半导体管芯110，但不布置在衬底之上。第一衬底的第 一侧和第二侧对应于半导体封装100中的公共衬底的相应第一侧和第二侧。 第一电触点125可以经由例如要封装的导线电耦合到第二管芯触点113。可 替换地，第一电触点125可以经由例如外部连接(例如在半导体封装应用 上提供的)电耦合到第二管芯触点113。
在各种实施例中，模制结构150包括暴露第一电触点125的至少一部 分的开口128。图1中在中间示出了示例性示意图。
在各种实施例中，三维天线140形成在开口128中。图1中在图的底 部示出了示例性示意图。
在一些实施例中，并且如图1所示，公共衬底可以包括附加触点126。 附加触点可以包括在第一衬底中、第二衬底中或附加衬底中。附加触点126 可以电耦合或可耦合到附加管芯触点114。
在各种实施例中，模制结构150可以包括暴露附加电触点126的至少 一部分的附加开口129。图1中在中间示出了示例性示意图。
在各种实施例中，在附加开口129中形成附加三维天线160。图1中在 图的底部示出了示例性示意图。
在各种实施例中，在形成模制结构之后执行提供三维天线。
在各种实施例中，在形成模制结构之后执行提供三维天线，并且在开 口中形成三维天线。
在各种实施例中，在形成模制结构150的过程期间，例如在模塑过程 期间，至少部分地形成，例如完全形成开口128。例如，将形成模制结构的 材料沉积在除开口128之外的区域中，从而形成具有所需开口128的模制 结构150。这可以具有节省材料和工艺的效果。附加开口129可以以相同的 方式形成。
可替换地，在形成没有开口128的模制结构之后，至少部分地形成， 例如完全形成开口128。首先形成没有开口的模制结构。例如，通过沉积形 成模制结构的材料。在另一个过程中，在模制结构中形成开口128。例如， 通过在开口128的区域中去除模制结构的材料。这可以具有工艺灵活性的 效果，因为开口的可用性和形式可以在所封装的半成品封装上随后定义。 附加开口129可以以相同的方式形成。
在各种实施例中，开口128具有能够容纳三维天线140的形状。
附加开口129可以具有能够容纳附加三维天线160的形状。
三维天线140可以作为预形成的三维天线来提供，并且被放置在第一 电触点125上，例如作为金属结构。预形成的三维天线(或附加预形成的 三维天线)可以例如通过金属冲压或金属蚀刻制成。可以通过贴装方法提 供预形成的三维天线(或附加预形成的三维天线)。
在各种实施例中，附加三维天线160可以作为预形成的三维天线来提 供，并且被放置在附加电触点126上。
代替放置预形成的三维天线，三维天线140可以形成在模制结构150 的开口128中。举例来说，通过在开口中沉积金属(例如通过电镀)来完 成成形。在一些实施例中，开口128的内表面被金属覆盖。附加三维天线 160可以以相同的方式形成在附加开口129中。在各种实施例中，开口(128、 129)可以填充有金属，然后将金属部分地移除以形成天线(140、160)的 内部形状。三维天线140(或附加三维天线160)可以电耦合到第一电触点 125(附加触点126)，例如，通过在第一电触点125(附加触点126)上形 成金属。可替换地，在各种实施例中，开口128的内表面被金属层覆盖。 附加三维天线160可以以相同的方式形成在附加开口129中。这可以具有 开口的形状可以限定天线的形状的效果，从而为天线形状的选择提供很大 的灵活性。天线140(或附加三维天线160)可以电耦合到第一电触点125 (附加触点126)，例如，通过在第一电触点125(附加触点126)上形成金 属。
通过在封装主体内形成天线，三维天线可包括任何类型的形状、尺寸 和材料。
在各种实施例中，天线可以通过化学气相沉积(CVD)、物理气相沉积 (PVD)、电化学沉积等形成。
在各种实施例中，可以将天线图案化为期望的结构，例如，通过化学 蚀刻。
附图将第一电触点和第二电触点示出为在第一衬底的表面上。这些触 点也可以与第一衬底齐平和/或至少部分地嵌入第一衬底中。
第一电触点和第二电触点可以是接触焊盘。
附图将管芯电触点示出为位于半导体管芯的表面上。这些触点也可以 集成到半导体管芯的表面中(而不是“上”)。这些触点可以进一步至少部 分地嵌入半导体管芯的表面中，或者甚至与表面齐平。齐平意味着基本上 不会从表面平面突出。
附图将第一、第二和另外的电触点示出为在衬底(公共、第一或第二 衬底，如适用的)表面上。这些触点也可以集成到衬底表面中(而不是“上”)。 这些触点可以进一步至少部分地嵌入衬底的表面中，或者甚至与表面齐平。 齐平意味着基本上不会从表面平面突出。
衬底(公共、第一或第二衬底，如适用的)触点可以是接触焊盘。
图2示出了根据各种实施例的形成半导体封装100的方法的三个阶段。 图2示出了图1中所示方法的修改方法。图2在顶部示出了布置在公共衬 底120上的半导体管芯110的示意图。公共衬底120包括第一侧121和第 二侧122。第一侧121和第二侧122是公共衬底120的相对侧。第一侧121 包括第一电触点125和第二电触点124。第一侧121可包括更多触点。半导 体管芯110包括管芯触点112，并且管芯触点112电耦合到第二电触点124。 第一电触点125可以电耦合到第二管芯触点113。
在各种实施例中，并且如在图2中作为示例所示，在形成模制结构150 之前，三维天线140作为预形成的三维天线来提供并被放置在第一电触点 125上。以相同的方式，附加三维天线160可以作为预形成的三维天线来提 供并且可以被放置在附加电触点126上。这可以具有根据生产需要在其他 地方生产、储存并提供预形成的三维天线的效果，从而提供生产灵活性和 时间减少。
在各种实施例中，在将天线放置到公共衬底120的相应电触点上之后， 形成模制结构150，以封装半导体管芯110并将天线保持在适当位置。这可 以具有通过形成模制结构150来提供天线在半导体封装100内的稳固的机 械集成的效果。
图1和2各自在底部以示例的方式示出了形成的半导体封装100，其中， 封装包括公共衬底120，公共衬底120包括第一侧121和第二侧122，其中， 第一侧121和第二侧122是公共衬底的相对侧，并且其中，第一侧121包 括第一电触点125和第二电触点124。封装100包括半导体管芯110，半导 体管芯110包括管芯触点112，其中，第二电触点124电耦合到管芯触点112。 半导体封装包括模制结构150，其中，半导体管芯110由模制结构150封装。 三维天线140电耦合到第一电触点125。如果可用，附加三维天线160可以 电耦合到附加电触点126。
在各种实施例中，半导体管芯包括驱动天线的电路的至少一部分，例 如半导体管芯包括驱动器。
在各种实施例中，半导体管芯包括例如用于雷达的发送器电路的至少 一部分。
在各种实施例中，半导体管芯包括例如用于雷达的接收器电路的至少 一部分。
在各种实施例中，半导体管芯110是耦合到第一衬底120的倒装芯片。
在各种实施例中，三维天线可以完全位于封装内，因此没有从模制结 构突出的部分。这可以有助于例如通过贴装机器的半导体封装的自动处理。
在各种实施例中，并且如在图1和2的每一个中在底部通过示例所示， 三维天线140包括侧面141，侧面141靠近模制结构150的上侧151。可以 规定，天线侧面141与模制结构150的上侧151齐平。以类似的方式，当 存在附加三维天线160时，附加三维天线160包括靠近模制结构150的上 侧151的侧面161。可以规定，天线侧面161与模制结构150的上侧151齐 平。
在各种实施例中，第一衬底包括第一衬底的第二侧122上的第一衬底 触点。当形成半导体封装100时，第一衬底的第二侧122上的这些触点可 以提供半导体封装100的外部与半导体管芯110之间的电耦合，例如经由 第二电触点124到管芯触点112。
在各种实施例中，可以提供无引线半导体封装。这可以具有提供更紧 凑形式的效果。
在各种实施例中，公共衬底是预形成的模制结构。术语“预形成的模 制结构”在本文中是指公共衬底，并且区别于“模制结构”(没有“预形成 的”)。
在各种实施例中，通过模制预形成的模制结构来形成公共衬底。
在各种实施例中，公共衬底是包括引线框的预形成模制结构。术语引 线框可以指包括电连接引脚的封装的引线框。可替换地，术语引线框可以 指公共衬底的“无引线”引线框，其在形成预形成的模制结构之后是无引 线的。半导体领域中的无引线意味着没有用于电连接的长导线或引脚，但 代之以包括触点，例如接触焊盘。
在各种实施例中，形成模制结构150在工具腔中进行。这允许半导体 封装100的形状灵活性，并且用于形成具有任何合适形状的半导体封装100。
在各种实施例中，提供了用于将三维天线140电耦合到第一电触点125 的装置。该装置在图1和2中作为示例示出为第一电触点125和三维天线 140的侧面142之间的元件，靠近第一衬底120。该装置可以是例如焊膏。 以相同的方式，提供了用于将附加三维天线160电耦合到附加电触点126 的装置。该装置在图1和2中作为示例示出为附加电触点126和三维天线 160的侧面162之间的元件，靠近第一衬底120。该装置可以是例如焊膏。
在各种实施例中，三维天线140可在形成模制结构150之前耦合到第 一电触点125。例如，通过将三维天线140焊接到第一电触点125。在各种 实施例中，附加三维天线160可以在形成模制结构150之前耦合到附加电 触点126。例如，通过将附加三维天线160焊接到附加电触点126。
在各种实施例中，三维天线140可以在形成模制结构150之后耦合到 第一电触点125。例如，通过将三维天线140焊接到第一电触点125。在各 种实施例中，附加三维天线160可以在形成模制结构150之后耦合到附加 电触点126。例如，通过将附加三维天线160焊接到附加电触点126。
在各种实施例中，该方法可以包括在一个共同焊接过程中一方面将第 二电触点124与管芯触点112焊接，并且将第一电触点125与三维天线140 焊接。附加三维天线160也可以在相同的所述共同焊接过程中焊接到附加 电触点126。例如同时。例如，通过回流焊接。
图3示出了根据各种实施例的方法的示意图。在工艺1中，示出了在 它们被单个化之前的三个公共衬底。使用三个公共衬底作为示例，各种实 施例可以包括10个或更多个公共衬底。对于每个公共衬底，可以在工艺1 中附接半导体管芯。在工艺2中，可以分配每个相应的第一电触点的焊膏。 可以在每个附加电触点上同时分配焊膏。在工艺3中，对于每个公共衬底， 可以形成天线，并且在工艺4中，可以形成模制结构。作为示例，工艺5 示出了该方法可以包括单个化，从而形成根据各种实施例的三个半导体封 装。该方法可以包括层压到载体上，例如运输载体。
图4示出了根据各种实施例的方法的示意图。在工艺1中，示出了在 它们被单个化之前的三个公共衬底。使用三个公共衬底作为示例，各种实 施例可以包括10个或更多个公共衬底。对于每个公共衬底，可以在工艺1 中附接半导体管芯。在工艺2中，可以形成模制结构。在工艺3中，对于 每个公共衬底，可以形成天线，或者可替换地将天线放置在相应的开口中。 作为示例，工艺4示出了该方法可以包括单个化，从而形成根据各种实施 例的三个半导体封装。该方法可以包括层压到载体上，例如运输载体。
在各种实施例中，封装可用于雷达感测。雷达感测应用可以是例如车 辆辅助系统或自主驾驶车辆。
根据各种实施例的半导体封装是高度集成的。由于高度集成，它可以 很容易地应用于各种目的。在半导体封装的应用期间，可以省去半导体管 芯和天线之间的互连，以及天线相对于封装的对准，因为这些部件都是单 片集成的。由于高度集成，半导体封装可以通过现有的用于制造电子板的 设备来处理。
由于使用三维天线，根据各种实施例的方法可以具有如下效果：通过 提供相应的三维天线，可以形成半导体封装，其中，可以根据需要指定应 用范围。例如，可以形成用于远程雷达感测的半导体封装，同时可以形成 用于短程雷达感测的另一半导体封装，在形成半导体封装的方法中仅有相 对较小的变化(例如，通过提供具有不同形状的天线)。
在各种实施例中，可以在同一半导体封装中提供不同的范围感测，例 如，通过提供具有与附加三维天线不同形状的三维天线。
在各种实施例中，三维天线可以选自以下中的至少一个：锥形喇叭天 线、电介质透镜天线、包括透镜上的金属迹线的电介质透镜天线、螺旋天 线。
在各种实施例中，半导体管芯可以被配置为发射雷达信号并接收雷达 信号。在各种实施例中，半导体管芯可以被配置为处理接收信号并提供处 理的数据，例如，以数字形式。可以通过半导体管芯上的触点提供到封装 外部的电耦合。可替代地或另外，可以经由形成在第一衬底的第二侧上的 并且电耦合到半导体管芯(例如通过经由引线键合形成的导线到管芯触点) 的第一衬底触点提供到封装外部的电耦合。在又一替代方案中，可以经由 形成在公共衬底的第二侧上的并且电耦合到半导体管芯(例如经由第二电 触点到管芯触点)的公共衬底触点提供到封装外部的电耦合。因此，可以 简化使用根据各种实施例的半导体封装的应用电路。
图5示出了根据各种实施例的半导体封装100的示意性透视图。半导 体封装100可以包括公共衬底120，公共衬底120包括第一侧121。公共衬 底120可以在第一侧121上包括第一电触点125和第二电触点124。半导体 封装100可以包括半导体管芯110，该半导体管芯110可以布置在公共衬底120的第一侧121上。半导体管芯110可以包括管芯触点(未示出)，其连 接到公共衬底(未示出)的第二电触点。半导体封装可以包括模制结构150， 其中，半导体管芯110由模制结构150封装。半导体封装100还可以包括 设置在模制结构中的三维天线140。三维天线140电耦合到第一电触点125。 如上所述，在一些实施例中，代替公共衬底，可以提供第一衬底和第二衬 底，第一衬底因此可以在第一侧上包括第一电触点125，第二衬底因此可以 在第一侧上包括第二电触点124。因此，半导体管芯110可以布置在第二衬底的第一侧121上。
在各种实施例中，并且如图5中作为示例所示，半导体封装100可以 包括附加三维天线160。公共衬底120可以包括电耦合到附加三维天线160 的附加电触点126。
在各种实施例中，三维天线140可包括中空内侧143。在各种实施例中， 三维天线160可包括中空内侧163。
在各种实施例中，根据本发明的方法还包括在三维天线(和/或附加三 维天线)上提供电介质材料，从而形成电介质透镜天线。可以将电介质材 料添加到内侧143(163)。内侧143(163)可以填充有电介质材料，例如， 完全填充到其边界。电介质材料也可以从天线突出。
在一些实施例中，电介质材料可以预先形成为具有固体形状并且例如 通过贴装放置在天线中或天线上。可替换地，在一些实施例中，电介质材 料可以以液体的形式分配并固化以形成固体电介质透镜。
在各种实施例中，三维天线140和/或附加三维天线160可具有任何合 适的形状。具有圆形横截面的圆锥形喇叭形状在图中用作示例。
在各种实施例中，天线140可以包括如下形状，其横截面从靠近公共 (或第一)衬底120的端部142到远离第一衬底120的端部141增加。横 截面是在垂直于轴线的平面上截取的。
在各种实施例中，天线160可以包括如下形状，其横截面从靠近公共 衬底120的端部162到远离公共衬底120的端部161增加。横截面是在垂 直于轴线的平面上截取的。
在各种实施例中，三维天线140可以包括圆锥形状，例如它可以具有 圆锥形状，进一步地，它可以是圆锥形喇叭天线。在各种实施例中，附加 三维天线160可以包括圆锥形状，例如它可以具有圆锥形状，进一步地， 它可以是圆锥形喇叭天线。由于具有高天线增益(其范围可以高达25dB) 的定向辐射图案，圆锥形喇叭天线可以具有提供细长(聚焦)雷达辐射图 案并提供方向性的效果。圆锥形喇叭天线已经证明可以提供长程和短程雷 达感应。圆锥形横截面可以是任何合适的几何形状，例如，椭圆形，例如 圆形。横截面是在垂直于天线轴线的平面上截取的。
在各种实施例中，三维天线140的内侧143可以是空的，例如，仅充 满空气。
在各种实施例中，三维天线160的内侧163可以是空的，例如，仅充 满空气。
在各种实施例中，三维天线140的内侧143可以至少部分地填充有例 如电介质。
在各种实施例中，三维天线160的内侧163可以至少部分地填充有例 如电介质。
具有或不具有电介质填充的圆锥形喇叭天线可以用于中程和/或短程感 测，例如，用于汽车的车道偏离警告。
在各种实施例中，三维天线140可包括圆锥形喇叭天线，并且公共衬 底包括在公共衬底的第二侧122上的第一衬底触点。因此，可以为无引线 封装提供高度集成，从而降低在应用板中使用所需的空间。
在各种实施例中，提供三维天线包括在模制结构的开口的表面的至少 一部分上形成连续导电表面。
在各种实施例中，可以构造三维天线140。这可以具有可以节省诸如金 属的材料的效果，同时天线的效率不会受到不利影响，甚至可以得到改善。 结构的示例是图案，例如以金属迹线的形式。
在各种实施例中，提供三维天线的步骤包括在模制结构的开口的表面 的至少一部分上形成螺旋形式的迹线。
本文使用的术语“迹线”可以表示细长的，例如连续的金属合金或金 属的导电材料迹线。
图6示出了根据各种实施例的半导体封装的示意性透视图，其中，三 维天线可以包括金属迹线。在各种实施例中，可以规定天线可以包括螺旋。 在各种实施例中，螺旋可以包括可变半径，该可变半径随着距第一衬底的 距离而增加，例如，如图6所示的锥形螺旋。
图7示出了根据各种实施例的半导体封装100的示意性透视图。作为 示例，图7示出了半导体封装100。在各种实施例中，半导体封装100可以 包括三维天线140。在各种实施例中，半导体封装100可以包括附加三维天 线160。例如，三维天线140可以包括电介质材料，以进一步成形辐射剖面。 三维天线140可以填充有电介质材料136。在一个示例中，模制结构150的 上表面151和三维天线远离第一衬底120的表面是相同表面的部分，例如 共面。填充电介质改变辐射图案，从而在形成半导体封装100期间提供调 整辐射图案的灵活性。当封装100包括附加三维天线160时，附加三维天 线160也可以包括电介质材料，例如，以进一步成形辐射剖面。模制结构 150的上表面151和附加三维天线远离第一衬底120的表面可以是相同表面 的部分，例如共面。
在各种实施例中，提供电介质透镜天线还可包括在透镜的表面上形成 至少一个金属迹线。形成至少一个金属迹线可以包括激光金属化或激光结 构化，然后是无电镀敷。
图8示出了根据各种实施例的半导体封装100的示意性透视图。作为 示例，图8示出了半导体封装100。在各种实施例中，半导体封装100可以 包括三维天线140。三维天线140可以包括电介质材料，例如以进一步成形 辐射剖面。三维天线140可以包括电介质透镜130。电介质透镜130可以具 有适合于应用的形状。在图8的示例中，电介质透镜130是半球形的。已 经发现，包括包含电介质透镜的三维天线140的半导体封装100为非常长 距离的雷达辐射图案提供高方向性，因此可以用于长距离应用。例如，用 于紧急制动、行人检测、防撞，并尤其适用于自适应巡航控制。当封装100 包括附加三维天线160时，附加三维天线160也可以包括电介质材料，例 如以进一步成形辐射剖面。附加三维天线160可以包括电介质透镜131。电 介质透镜131可以具有适合于应用的形状。在图8的示例中，电介质透镜 131是半球形的。
图9示出根据各种实施例的半导体封装100的示意性透视图。三维天 线140可以包括电介质材料，其可以是透镜130，该材料或透镜可以包括金 属结构134，或者它可以是完全电镀的。以相同的方式，如果提供附加三维 天线160，则它可以包括电介质材料，其可以是透镜131，该材料或透镜可 以包括金属结构135，或者它可以是完全电镀的。金属结构或完全电镀的电 介质表面可用于成形辐射图案。
总之，各种实施例可以提供如上所述的若干效果，包括更紧凑形式的 半导体封装，以及针对不同应用领域的辐射图案的选择的灵活性。

Claims (20)

1.一种形成半导体封装的方法，所述方法包括：
提供半导体管芯和第一衬底，其中，所述半导体管芯包括管芯触点，其中，所述第一衬底包括第一侧，并且其中，所述第一侧包括第一电触点；
形成模制结构以封装所述半导体管芯和所述第一衬底；以及
在所述模制结构中提供三维天线以电耦合到所述第一电触点。
2.根据权利要求1所述的方法，
其中，所述模制结构包括暴露所述第一电触点的至少一部分的开口。
3.根据权利要求2所述的方法，其中，在形成所述模制结构期间，至少部分地形成所述开口。
4.根据权利要求2至3中任一项所述的方法，其中，在形成所述模制结构之后至少部分地形成所述开口。
5.根据权利要求2至4中任一项所述的方法，其中，在形成所述模制结构之后执行所述提供所述三维天线，以及
其中，在所述开口中形成所述三维天线。
6.根据权利要求5所述的方法，
其中，所述提供三维天线包括在所述模制结构的所述开口的表面的至少一部分上形成螺旋或连续导电表面形式的迹线。
7.根据权利要求1至4中任一项所述的方法，
其中，在形成所述模制结构之前执行所述提供所述三维天线，
其中，所述三维天线和所述第一衬底在形成所述模制结构之前布置在彼此上方。
8.根据权利要求5或7所述的方法，其中，所述三维天线是预形成的三维天线。
9.根据权利要求1至8中任一项所述的方法，
还包括在所述天线上提供电介质材料，从而形成电介质透镜天线。
10.根据权利要求9所述的方法，其中，提供所述电介质透镜天线还包括在所述透镜的表面上形成至少一条金属迹线。
11.根据权利要求10所述的方法，其中，形成所述至少一条金属迹线包括激光金属化或激光结构化，然后是无电镀敷。
12.根据权利要求1至11中任一项所述的方法，
其中，所述天线包括横截面从靠近所述第一衬底的端部到远离所述第一衬底的端部增大的形状。
13.根据权利要求1至12中任一项所述的方法，
其中，所述三维天线包括连续表面。
14.根据权利要求1至13中任一项所述的方法，
其中，所述半导体管芯设置在第二衬底上，并且其中，所述第二衬底包括第一侧和第二侧，其中，所述第一侧包括第二电触点，并且其中，所述第二电触点电耦合到所述管芯触点。
15.根据权利要求14所述的方法，
其中，所述第一衬底和所述第二衬底是公共衬底的部分。
16.根据权利要求1至15中任一项所述的方法，
其中，所述三维天线选自以下中的至少一个：圆锥形喇叭天线、电介质透镜天线、包括透镜上的金属迹线的电介质透镜天线、螺旋天线。
17.一种半导体封装，包括：
第一衬底，所述第一衬底包括第一侧和第二侧，其中，所述第一侧包括第一电触点；
半导体管芯，所述半导体管芯包括管芯触点；
模制结构，其中，所述半导体管芯和所述第一衬底由所述模制结构封装；以及
设置在所述模制结构中的三维天线，其中，所述三维天线电耦合到所述第一电触点。
18.根据权利要求17所述的半导体封装，其中，所述三维天线设置在所述模制结构的开口的至少一部分中，其中，所述开口在形成所述模制结构期间形成。
19.根据权利要求17或18所述的半导体封装，其中，所述天线包括横截面从靠近所述第一衬底的端部到远离所述第一衬底的端部增大的形状。
20.根据权利要求17至19中任一项所述的半导体封装，其中，所述三维天线选自以下中的至少一个：圆锥形喇叭天线、电介质透镜天线、包括透镜上的金属迹线的电介质透镜天线、螺旋天线。
CN201811180691.2A 2017-10-09 2018-10-09 形成半导体封装的方法和半导体封装 Pending CN109637998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017123360.1A DE102017123360A1 (de) 2017-10-09 2017-10-09 Verfahren zur bildung einer halbleiterbaugruppe und halbleiterbaugruppe
DE102017123360.1 2017-10-09

Publications (1)

Publication Number Publication Date
CN109637998A true CN109637998A (zh) 2019-04-16

Family

ID=65817150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811180691.2A Pending CN109637998A (zh) 2017-10-09 2018-10-09 形成半导体封装的方法和半导体封装

Country Status (3)

Country Link
US (1) US20190109103A1 (zh)
CN (1) CN109637998A (zh)
DE (1) DE102017123360A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备
CN111739876A (zh) * 2020-05-20 2020-10-02 甬矽电子(宁波)股份有限公司 封装天线结构、其制作方法和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677156B2 (en) * 2020-11-25 2023-06-13 Texas Instruments Incorporated Compact high-performance device-integrated antennas
US11469519B1 (en) * 2021-06-07 2022-10-11 The Florida International University Board Of Trustees Antenna arrays with three-dimensional radiating elements

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954941C2 (de) * 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE10058804C2 (de) * 2000-11-27 2002-11-28 Smart Pac Gmbh Technology Serv Chipmodul sowie Chipkartenmodul zur Herstellung einer Chipkarte
DE60120894T2 (de) * 2000-12-26 2007-01-11 The Furukawa Electric Co., Ltd. Herstellungsverfahren einer Antenne
US20020149520A1 (en) * 2001-04-12 2002-10-17 Laubner Thomas S. Microstrip antenna with improved low angle performance
TWI278084B (en) * 2004-10-19 2007-04-01 Advanced Semiconductor Eng Chip scale package with micro antenna and method for manufacturing the same
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
CN102934531A (zh) * 2010-06-04 2013-02-13 古河电气工业株式会社 印刷电路基板、天线、无线通信装置及其制造方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20130063317A1 (en) * 2011-03-10 2013-03-14 Greenwave Reality, Pte Ltd. Antenna Integrated into Optical Element
US9054417B2 (en) * 2011-07-25 2015-06-09 Auden Techno Corp. Manufacturing method of antenna structure
KR102077065B1 (ko) * 2013-02-19 2020-02-14 삼성디스플레이 주식회사 안테나가 구비된 표시장치용 윈도우 부재 및 그 제조 방법
US9837701B2 (en) * 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
TWI546928B (zh) * 2014-03-17 2016-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
FR3041859B1 (fr) * 2015-09-30 2018-03-02 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
US9881882B2 (en) * 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备
CN111739876A (zh) * 2020-05-20 2020-10-02 甬矽电子(宁波)股份有限公司 封装天线结构、其制作方法和电子设备

Also Published As

Publication number Publication date
US20190109103A1 (en) 2019-04-11
DE102017123360A1 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
CN109637998A (zh) 形成半导体封装的方法和半导体封装
US7361987B2 (en) Circuit device with at least partial packaging and method for forming
US9281218B2 (en) Method of producing a semiconductor package
US5773323A (en) Package for solid state image sensing device and method for manufacturing thereof
US20140374848A1 (en) Semiconductor sensor device with metal lid
KR20070042995A (ko) 와이어 본드를 방사 소자로서 사용하여 안테나를 구성하는장치 및 방법
US9064718B1 (en) Pre-formed via array for integrated circuit package
CN104064553A (zh) 半导体装置、半导体装置的制造方法
US20150200180A1 (en) Pressure sensor device with gel retainer
CN102738024A (zh) 半导体封装及其引线框
US5808357A (en) Semiconductor device having resin encapsulated package structure
US8742551B2 (en) Semiconductor package and method of manufacturing the same
CN105097749A (zh) 组合的qfn和qfp半导体封装
US10504748B2 (en) Method of packaging a power amplifier module having a unified pattern and ceramic sidewall
US9299646B1 (en) Lead frame with power and ground bars
KR101624854B1 (ko) 프리몰딩 리드프레임을 이용한 반도체 패키지
US11694945B2 (en) Lead frame package having conductive surfaces
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN109427698A (zh) 组装qfp型半导体器件的方法
US9638596B2 (en) Cavity-down pressure sensor device
JP3211532U (ja) リードフレームの予備成形体及びリードフレームパッケージ
US20180130778A1 (en) High-frequency module
US9905498B2 (en) Electronic package
CN110383471A (zh) 用于制造用于集成电路封装的引线框架的方法
CN202487564U (zh) 3d导线架结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination