CN111739876A - 封装天线结构、其制作方法和电子设备 - Google Patents

封装天线结构、其制作方法和电子设备 Download PDF

Info

Publication number
CN111739876A
CN111739876A CN202010860407.7A CN202010860407A CN111739876A CN 111739876 A CN111739876 A CN 111739876A CN 202010860407 A CN202010860407 A CN 202010860407A CN 111739876 A CN111739876 A CN 111739876A
Authority
CN
China
Prior art keywords
antenna
conductive
package
chip
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010860407.7A
Other languages
English (en)
Other versions
CN111739876B (zh
Inventor
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Publication of CN111739876A publication Critical patent/CN111739876A/zh
Application granted granted Critical
Publication of CN111739876B publication Critical patent/CN111739876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Aerials (AREA)

Abstract

本申请提供了一种封装天线结构、其制作方法和电子设备,涉及天线技术领域。本申请的封装天线结构中,天线设置于封装芯片的封装体上,并位于封装体远离基板的一侧。这样使得天线位于芯片的上方,而不是与芯片一样设置在基板上,天线无需单独占据基板的一部分区域,因此有利于减小封装面积。通过设置导电柱将信号线路与导电层连接,进而连接所有天线。相较于单独连线将芯片与天线相连,易于实现短距离传输,因此信号传输稳定,信号损耗较小。本申请实施例提供的制作方法用于制作得到本申请实施例提供封装天线结构,本申请实施例提供的电子设备使用了上述的封装天线结构,因此容易实现小型化,并具有良好的通信性能。

Description

封装天线结构、其制作方法和电子设备
技术领域
本申请涉及天线技术领域,具体而言,涉及一种封装天线结构、其制作方法和电子设备。
背景技术
随着半导体行业的快速发展,IC射频天线结构广泛应用于半导体行业中,其中采用传统的AiP (封装天线Antenna in Package)模组,通常是将天线直接放置于基板,利用两个封装体将芯片与外置天线分别封装。这种外置天线的设置方法不适合产品的模组化,会让天线占据额外的封装面积,导致整体封装面积较大,整合性较差,进而使得电子设备也占据较大的体积。
发明内容
本申请的目的包括提供一种封装天线结构、其制作方法和电子设备,其能够具有较小的封装体积,有利于电子设备的小型化。
本申请的实施例可以这样实现:
第一方面,本申请实施例提供一种封装天线结构,包括:
基板,基板设置有信号线路;
芯片,芯片设置于基板,并与信号线路电连接;
封装体,封装体包裹芯片,封装体内埋设有导电层和导电柱,导电柱的一端连接于导电层,导电柱的另一端连接于信号线路;
至少一个天线,天线设置于封装体远离基板的一侧,并与导电层电连接。
在可选的实施方式中,天线为喇叭天线,封装体远离基板的一侧设置有天线槽,天线槽的底部宽度小于开口宽度,天线槽的底部延伸至导电层,天线槽的内侧涂覆有天线材料,以形成与导电层电连接的喇叭天线。
在可选的实施方式中,导电层呈罩体形状,并将芯片与导电柱罩在其内部。
在可选的实施方式中,导电柱的材料为石墨、金属、导电胶中的至少一种。
在可选的实施方式中,信号线路包括焊盘,导电柱的一端连接于焊盘;
在可选的实施方式中,封装天线结构包括多个天线,多个天线在封装体上阵列分布。
第二方面,本申请实施例提供一种封装天线结构的制作方法,包括:
在基板上安装芯片和导电柱,导电柱的一端连接于基板的信号线路,芯片与基板的信号线路电连接;
制作埋设有导电层的封装体以封装芯片和导电柱,并令导电柱的另一端与导电层相连。
在封装体远离芯片的一侧设置至少一个天线,并将天线与导电层电连接。
在可选的实施方式中,制作埋设有导电层的封装体以封装芯片和导电柱,并令导电柱的另一端与导电层相连,包括:
制作第一封装体以封装芯片和导电柱;
打磨第一封装体以暴露出导电柱远离基板一端的端面;
在第一封装体的表面涂覆导电材料以形成导电层,导电材料的涂覆区域覆盖导电柱的端面;
制作第二封装体以封装第一封装体,以形成埋设有导电层的封装体。
在可选的实施方式中,制作第二封装体以封装第一封装体,以形成埋设有导电层的封装体,包括:利用模具和塑封工艺,在第一塑封体外侧形成第二塑封体的同时,在第二塑封体表面形成至少一个天线槽,天线槽的底部宽度小于开口宽度,天线槽的底部延伸至导电层;
在封装体远离芯片的一侧设置至少一个天线,并将天线与导电层电连接,包括:在天线槽的内侧涂覆天线材料以形成天线。
第三方面,本申请实施例提供一种电子设备,包括前述实施方式中任一项的封装天线结构,或者前述实施方式中任一项的制作方法所制得的封装天线结构。
本申请实施例的有益效果包括,例如:
本申请实施例提供的封装天线结构中,天线设置于封装芯片的封装体上,并位于封装体远离基板的一侧。这样使得天线位于芯片的上方,而不是与芯片一样设置在基板上,天线无需单独占据基板的一部分区域,因此有利于减小封装面积。通过设置导电柱将信号线路与导电层连接,进而连接所有天线。相较于单独连线将芯片与天线相连,易于实现短距离传输,因此信号传输稳定,信号损耗较小。本申请实施例提供的制作方法用于制作得到本申请实施例提供封装天线结构,本申请实施例提供的电子设备使用了上述的封装天线结构,因此容易实现小型化,并具有良好的通信性能。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为现有技术中的封装天线结构的示意图;
图2为本申请一种实施例中封装天线结构的示意图;
图3为本申请一种实施例中封装天线结构的制作方法的流程图;
图4为本申请一种实施例中基板上安装导电柱和芯片的示意图;
图5为本申请一种实施例中制作封装体的流程图;
图6至图10为本申请一种实施例中封装体的制作过程中的形态变化图。
图标:1’-基板;2’-天线;3’-芯片;4’-封装体;010-封装天线结构;100-基板;110-信号线路;120-锡球;200-芯片;300-导电柱;400-封装体;410-第一封装体;420-导电层;430-第二封装体;440-天线槽;500-天线。
具体实施方式
图1为现有技术中的封装天线结构的示意图。如图1所示,现有的天线2’(此处以喇叭天线为例)通过导电胶固定于基板1’正面,并与基板1’的表面线路相连,其与芯片3’分隔开来,天线1’与芯片3’分别由封装体4’单独封装,因此封装面积较大,产品整合性较差,也增大了其应用的电子设备的尺寸。
为了改善上述相关技术中的不足之处,本申请提供一种封装天线结构及其制作方法。通过将天线设置在封装芯片的封装体表面,来避免单独对天线进行封装,从而减小了总的封装面积,减小成本,并且有利于电子设备的小型化。本申请实施例提供的制作方法可行性高。为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本申请的实施例中的特征可以相互结合。
图2为本申请一种实施例中封装天线结构010的示意图。请参考图2,本实施例提供的一种封装天线结构010,包括基板100、芯片200、封装体400、导电柱300以及天线500。
基板100设置有信号线路110,芯片200固定于基板100的表面,并通过打线的方式与信号线路110电连接。导电柱300的一端连接信号线路110,另一端向远离基板100的方向延伸,具体在本实施例中,导电柱300竖立地设置在基板100上,信号线路110包括位于基板100表面的焊盘,导电柱300的底端连接在焊盘上,芯片200也通过打线方式,与焊盘电连接。
封装体400将芯片200、导电柱300包裹起来,并且封装体400的内部埋设有导电层420,导电层420与导电柱300的自由端接触。天线500设置于封装体400远离基板100的一侧,并均与导电层420电连接。天线500的个数可以根据需要进行选择,当天线500的个数为多个时,多个天线500可以在封装体400上阵列分布。如图2所示,本申请实施例提供的天线500为喇叭天线,喇叭天线500开口宽度小于底部宽度,呈外敞的“喇叭”形状。
通过将天线500设置在封装体400远离基板100的一侧,可以有效地减少天线500在基板100上的占用面积,因此减少了封装面积,有利于设备的小型化。通过导电柱300、导电层420将所有的天线500与信号线路110连接,能够稳定地实现信号传输,保证信号质量。
在本实施例中,封装体400远离基板100的一侧设置有天线槽440,天线槽440的底部宽度小于开口宽度,从而呈外敞的形式。天线槽440的底部延伸至导电层420,天线槽440的内侧涂覆有天线材料,并且天线材料与导电层420接触,这些附着于天线槽440内的天线材料形成了与导电层420电连接的喇叭天线500。当然,天线500还可以包括在天线槽440口处,外延出的一部分天线材料。
如图2所示,在本实施例中,导电层420呈罩体形状,并将芯片200与导电柱300罩在其内部。这样有利于实现电磁屏蔽,以防止芯片200和芯片200周围的线路与基板100上其他元器件之间的电磁干扰。在本实施例中,导电层420呈矩形的罩体,其边缘延伸至基板100表面;在其他可选的实施例中,导电层420的形状可以为半球形、半椭球形等其他形状。在另一些可选的实施例中,导电层420也可以设置成罩体形状,比如仅仅设置成一个平层,起到连接各个天线500和导电柱300的作用即可。
可选的,导电柱300的材料为石墨、金属、导电胶中的至少一种,优选为金属。导电层420、天线材料均可以在具有导电性的材料中进行选择,比如,导电胶、导电油墨、金属、合金等。
另外,本实施例中,基板100上与芯片200相背的一侧设置有锡球120。
本申请实施例还提供一种封装天线结构的制作方法,可以用于制作本申请实施例提供的封装天线结构。图3为本申请一种实施例中封装天线结构的制作方法的流程图。如图3所示,该制作方法包括:
步骤S100,在基板上安装芯片和导电柱,导电柱的一端连接于基板的信号线路,芯片与基板的信号线路电连接。
以本申请实施例提供的封装天线结构010为例,本申请实施例使用的基板100是具有信号线路110的基板100,优选的,信号线路110包括位于基板100表面的焊盘。图4为本申请一种实施例中基板100上安装导电柱300和芯片200的示意图。如图4所示,可将导电柱300竖直地设置在焊盘上(比如通过压焊的方式),实现与信号线路110的互连。在基板100的同一侧,芯片200与导电柱300间隔一段距离,并固定在基板100表面,通过打线的方式与焊盘连接。
步骤S200,制作埋设有导电层的封装体以封装芯片和导电柱,并令导电柱的另一端与导电层相连。
以本申请实施例提供的封装天线结构010为例,在制作封装体400以封装导电柱300和芯片200时,将导电层420埋设于封装体400内,导电层420能够将后续制作的天线500连接起来,并与导电柱300连接起来,从而实现与信号线路110、芯片200电连接。图5为本申请一种实施例中制作封装体400的流程图。如图5所示,具体的,步骤S200可以包括:
步骤S210,制作第一封装体以封装芯片和导电柱。
图6为本申请一种实施例中第一封装体410包裹芯片200和导电柱300的示意图。如图6所示,首先可以通过塑封机台制作第一封装体410来将芯片200和导电柱300一并包裹起来。第一封装体410可以制作成如图7所示的矩形体,也可以根据需要选择制作成其他形状。本实施例中,第一封装体410的高度略高于导电柱300的顶端,有利于后续打磨露出导电柱300的端面。当然,第一塑封体成型后也可以刚好露出导电柱300顶端端面,或者比导电柱300顶端略低。
步骤S220,打磨第一封装体以暴露出导电柱远离基板一端的端面。
在本实施例中,制作完第一封装体410后,对第一封装体410远离基板100的一面进行打磨,以露出导电柱300的端面,为后续将导电层420与导电柱300连接做准备。打磨后的结构如图7所示。
步骤S230,在第一封装体的表面涂覆导电材料以形成导电层,导电材料的涂覆区域覆盖导电柱的端面。
图8为本申请一种实施例中第一封装体410表面形成导电层420后的示意图。如图8所示,本申请实施例中,导电材料完全覆盖在第一塑封体的外表面,形成了罩体形状的导电层420,将芯片200、导电柱300完全罩在其内部,并且与导电柱300接触。这种方式既实现了导电层420与导电柱300连接,同时也使得导电层420具有电磁屏蔽的作用,防止芯片200与基板100上其他元件(图中未示出)之间的电磁干扰,保证信号传输的质量。应当理解,在本申请其他实施例中,也可以仅仅在第一封装体410远离基板100的一侧涂覆导电材料,而不在第一封装体410的周侧涂覆。这样形成的导电层420也能够实现将天线500与导电柱300电性连接的作用。
步骤S240,制作第二封装体以封装第一封装体,以形成埋设有导电层的封装体。
图9为本申请一种实施例中第二封装体430完成后的示意图。如图9所示,在第一封装体410的外侧制作出第二封装体430,以包裹第一封装体410,因此第一封装体410和第二封装体430共同形成了埋设有金属层的封装体400。第二封装体430可以用于设置天线500。具体在本实施例中,为了设置喇叭天线500,在第二封装体430上形成天线槽440,天线槽440用于设置天线500。具体的,可以利用模具和塑封工艺,在第一塑封体外侧形成第二塑封体的同时,在第二塑封体表面形成至少一个天线槽440,天线槽440的底部宽度小于开口宽度,天线槽440的底部延伸至导电层420。当然,也可以在第二封装体430成型之后,在第二封装体430上开槽,形成天线槽440。或者,在其他一些实施例中,不采用天线槽440来容纳天线500,因此无需开槽。
步骤S300,在封装体远离芯片的一侧设置至少一个天线,并将天线与导电层电连接。
以本申请实施例提供的封装天线结构010为例,在封装体400远离芯片200的一侧设置有天线槽440,制作天线500时,在天线槽440的内侧涂覆天线材料以形成天线500,如图10所示。由于天线槽440的底部延伸至导电层420,因此,天线材料会接触导电层420,也即实现了天线500与导电层420的电连接。因为天线槽440底部宽度小于开口宽度,因此形成的天线500也是外敞形的喇叭天线500。本实施例中,天线500设置于天线槽440内,有利于减小整个结构的体积,并且天线500没有被封装体400完全包裹,因此发射的信号衰减较弱,信号质量较佳。
当然,天线材料涂覆的范围不仅限于天线槽440内,也可以从天线槽440的开口处外延一定范围。在其他实施例中,若不采用天线槽440来容纳天线500,那么可以采用其他方式将天线500与导电层420电连接,比如采用金属柱、导线等。
本申请实施例的制作方法还可以包括在基板100上植球,形成位于基板100背面的锡球120。如果一个基板100上设置有多个封装天线结构010,那么在天线500制作完成、植球完成之后,可以将基板100进行切割。
另外,本申请实施例还提供一种电子设备,包括了本申请实施例提供的封装天线结构010或者上述制作方法制得的封装天线结构。
综上,本申请实施例提供的封装天线结构中,天线设置于封装芯片的封装体上,并位于封装体远离基板的一侧。这样使得天线位于芯片的上方,而不是与芯片一样设置在基板上,天线无需单独占据基板的一部分区域,因此有利于减小封装面积。通过设置导电柱将信号线路与导电层连接,进而连接所有天线。相较于单独连线将芯片与天线相连,易于实现短距离传输,因此信号传输稳定,信号损耗较小。本申请实施例提供的制作方法用于制作得到本申请实施例提供封装天线结构,本申请实施例提供的电子设备使用了上述的封装天线结构,因此容易实现小型化,并具有良好的通信性能。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种封装天线结构,其特征在于,包括:
基板,所述基板设置有信号线路;
芯片,所述芯片设置于所述基板,并与所述信号线路电连接;
封装体,所述封装体包裹所述芯片,所述封装体内埋设有导电层和导电柱,所述导电柱的一端连接于所述导电层,所述导电柱的另一端连接于所述信号线路;
至少一个天线,所述天线设置于所述封装体远离所述基板的一侧,并与所述导电层电连接。
2.根据权利要求1所述封装天线结构,其特征在于,所述天线为喇叭天线,所述封装体远离所述基板的一侧设置有天线槽,所述天线槽的底部宽度小于开口宽度,所述天线槽的底部延伸至所述导电层,所述天线槽的内侧涂覆有天线材料,以形成与所述导电层电连接的所述喇叭天线。
3.根据权利要求1所述的封装天线结构,其特征在于,所述导电层呈罩体形状,并将所述芯片与所述导电柱罩在其内部。
4.根据权利要求1所述的封装天线结构,其特征在于,所述导电柱的材料为石墨、金属、导电胶中的至少一种。
5.根据权利要求1所述的封装天线结构,其特征在于,所述信号线路包括焊盘,所述导电柱的一端连接于所述焊盘。
6.根据权利要求1所述的封装天线结构,其特征在于,所述封装天线结构包括多个所述天线,多个所述天线在所述封装体上阵列分布。
7.一种封装天线结构的制作方法,其特征在于,包括:
在基板上安装芯片和导电柱,所述导电柱的一端连接于所述基板的信号线路,所述芯片与所述基板的信号线路电连接;
制作埋设有导电层的封装体以封装所述芯片和所述导电柱,并令所述导电柱的另一端与所述导电层相连;
在所述封装体远离所述芯片的一侧设置至少一个天线,并将所述天线与所述导电层电连接。
8.根据权利要求7所述的封装天线结构的制作方法,其特征在于,制作埋设有导电层的封装体以封装所述芯片和所述导电柱,并令所述导电柱的另一端与所述导电层相连,包括:
制作第一封装体以封装所述芯片和所述导电柱;
打磨所述第一封装体以暴露出所述导电柱远离所述基板一端的端面;
在所述第一封装体的表面涂覆导电材料以形成所述导电层,所述导电材料的涂覆区域覆盖所述导电柱的端面;
制作第二封装体以封装所述第一封装体,以形成所述埋设有导电层的封装体。
9.根据权利要求8所述的封装天线结构的制作方法,其特征在于,制作第二封装体以封装所述第一封装体,以形成所述埋设有导电层的封装体,包括:利用模具和塑封工艺,在所述第一封装体外侧形成所述第二封装体的同时,在所述第二封装体表面形成至少一个天线槽,所述天线槽的底部宽度小于开口宽度,所述天线槽的底部延伸至所述导电层;
在所述封装体远离所述芯片的一侧设置至少一个天线,并将所述天线与所述导电层电连接,包括:在所述天线槽的内侧涂覆天线材料以形成所述天线。
10.一种电子设备,其特征在于,包括权利要求1-6中任一项所述的封装天线结构,或者权利要求7-9中任一项所述的制作方法所制得的封装天线结构。
CN202010860407.7A 2020-05-20 2020-08-25 封装天线结构、其制作方法和电子设备 Active CN111739876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010429536.0A CN111554665A (zh) 2020-05-20 2020-05-20 封装天线结构、其制作方法和电子设备
CN2020104295360 2020-05-20

Publications (2)

Publication Number Publication Date
CN111739876A true CN111739876A (zh) 2020-10-02
CN111739876B CN111739876B (zh) 2020-12-04

Family

ID=72004912

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010429536.0A Pending CN111554665A (zh) 2020-05-20 2020-05-20 封装天线结构、其制作方法和电子设备
CN202010860407.7A Active CN111739876B (zh) 2020-05-20 2020-08-25 封装天线结构、其制作方法和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010429536.0A Pending CN111554665A (zh) 2020-05-20 2020-05-20 封装天线结构、其制作方法和电子设备

Country Status (1)

Country Link
CN (2) CN111554665A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279245A1 (en) * 2021-07-05 2023-01-12 Huawei Technologies Co.,Ltd. Surface-mountable antenna device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP4732128B2 (ja) * 2005-11-01 2011-07-27 太陽誘電株式会社 高周波無線モジュール
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
CN109637998A (zh) * 2017-10-09 2019-04-16 英飞凌科技股份有限公司 形成半导体封装的方法和半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP4732128B2 (ja) * 2005-11-01 2011-07-27 太陽誘電株式会社 高周波無線モジュール
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
CN109637998A (zh) * 2017-10-09 2019-04-16 英飞凌科技股份有限公司 形成半导体封装的方法和半导体封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279245A1 (en) * 2021-07-05 2023-01-12 Huawei Technologies Co.,Ltd. Surface-mountable antenna device

Also Published As

Publication number Publication date
CN111739876B (zh) 2020-12-04
CN111554665A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US8026589B1 (en) Reduced profile stackable semiconductor package
CN101127344B (zh) Ic封装体、堆叠式ic封装器件及制造方法
KR100611880B1 (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지 및 이를 반도체 소자에 장착하는 방법
US6730544B1 (en) Stackable semiconductor package and method for manufacturing same
US20180197824A1 (en) Anti-emi shielding package and method of making same
US9978688B2 (en) Semiconductor package having a waveguide antenna and manufacturing method thereof
WO2010036709A2 (en) Overmolded semiconductor package with an integrated antenna
CN111585002B (zh) 双向喇叭封装天线结构、其制作方法和电子设备
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN113539979A (zh) 封装结构及其制法
CN111739876B (zh) 封装天线结构、其制作方法和电子设备
CN107689364B (zh) 电子封装件及其制法
CN111446535B (zh) 电子封装件及其制法
CN111564419B (zh) 芯片叠层封装结构、其制作方法和电子设备
CN112551475B (zh) 芯片封装结构、其制作方法和电子设备
CN107622981B (zh) 电子封装件及其制法
KR20230039697A (ko) 패키징 모듈 및 그 패키징 방법과, 전자 디바이스
JP2007324294A (ja) 半導体装置
US11380978B2 (en) Electronic package and method for fabricating the same
CN112509932A (zh) 一种系统级封装方法和电子设备
CN113517238A (zh) 电子封装件及其制法
CN111564373A (zh) 具有天线的基板的制作方法、封装天线结构和电子设备
US8106502B2 (en) Integrated circuit packaging system with plated pad and method of manufacture thereof
CN216292035U (zh) 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板
CN211529945U (zh) 集成多个芯片及元件的系统级封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant