CN109600141A - 一种多通道共享ldpc编码器的方法 - Google Patents
一种多通道共享ldpc编码器的方法 Download PDFInfo
- Publication number
- CN109600141A CN109600141A CN201910025225.5A CN201910025225A CN109600141A CN 109600141 A CN109600141 A CN 109600141A CN 201910025225 A CN201910025225 A CN 201910025225A CN 109600141 A CN109600141 A CN 109600141A
- Authority
- CN
- China
- Prior art keywords
- data
- submatrix
- multiplied
- ldpc encoder
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种多通道共享LDPC编码器的方法,包括以下步骤:接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;输出结果数据P1-Pn;本发明对子矩阵B进行通道共享运算,通过将中间数据Y1-Yn采用分时复用的方式与子矩阵B进行运算,满足带宽要求的同时可提高带宽的利用率,降低芯片成本。
Description
技术领域
本发明涉及一种通信技术领域,特别是一种多通道共享LDPC编码器的方法。
背景技术
目前,QC-LDPC的编码算法通常采用SRAA结构,将校验矩阵变换成M和B两个子矩阵,采用多通道的两步法来进行计算;但随着SSD等NANDFLASH应用的接口速度越来越快,上述的两步法对带宽的利用率不高,会造成带宽资源的浪费,无法满足降低芯片成本的需求。
发明内容
为解决上述问题,本发明的目的在于提供一种多通道共享的LDPC编码器的方法、存储介质、设备和装置,将数据采用分时复用的方式与子矩阵B进行运算,满足带宽要求的同时可提高带宽的利用率,降低芯片成本。
本发明解决其问题所采用的技术方案是:
第一方面,本发明提供了一种多通道共享LDPC编码器的方法,包括以下步骤:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
第二方面,本发明提供了一种多通道共享LDPC编码器的存储介质,存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
第三方面,本发明提供了一种多通道共享LDPC编码器的设备,包括处理器和存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
第四方面,本发明提供了一种多通道共享LDPC编码器的装置,包括:
接收模块,用于接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
第一运算模块,用于将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
第二运算模块,用于将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出模块,用于输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
本发明的有益效果是:随着SSD等NANDFLASH应用接口的速度越来越快,本发明对子矩阵B进行通道共享运算;通过将数据采用分时复用的方式与子矩阵B进行运算,满足带宽要求的同时可提高带宽的利用率,进一步降低芯片成本。
附图说明
下面结合附图和实例对本发明作进一步说明。
图1是本发明的简要流程示意图;
图2是本发明的实施例的流程示意图;
图3是本发明的实施例的模块连接关系示意图。
具体实施方式
参照图1-图3,本发明提供了一种多通道共享LDPC编码器的方法,包括以下步骤:
S1,接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
S2,将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
S3,将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
S4,输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
其中,初始数据、中间数据、结果数据均为向量;所述子矩阵M和子矩阵B由校验矩阵变换而成;所述分时复用的时间区间为(Ta,Tb),a、b均为正整数,且a小于b,所述时间轮询方式如下:
在时间区间(Ta,Ta+1)中,中间数据Y1与子矩阵B相乘,得出结果数据P1;
在时间区间(Ta+1,Ta+2)中,中间数据Y2与子矩阵B相乘,得出结果数据P2;
在时间区间(Ta+2,Ta+3)中,中间数据Y3与子矩阵B相乘,得出结果数据P3;
在时间区间(Ta+3,Ta+4)中,中间数据Y4与子矩阵B相乘,得出结果数据P4。
另外,参照图2,本发明的一个实施例提供了一种多通道共享LDPC编码器的方法,包括以下步骤:
分别接收初始数据D1、D2;
将初始数据D1、D2同时分别与子矩阵M相乘,得到中间数据分别为Y1、Y2;
将中间数据Y1、Y2以分时复用的方式与子矩阵B相乘,得出结果数据分别为P1、P2;
输出结果数据P1、P2。
另外,本发明提供了一种多通道共享LDPC编码器的存储介质,存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
另外,本发明提供了一种多通道共享LDPC编码器的设备,包括处理器和存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
另外,本发明提供了一种多通道共享LDPC编码器的装置,包括:
接收模块,用于接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
第一运算模块,用于将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
第二运算模块,用于将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出模块,用于输出结果数据P1-Pn。
进一步,所述分时复用的方式为时间轮询方式。
以上所述,只是本发明的较佳实施例而已,本发明并不局限于上述实施方式,只要其以相同的手段达到本发明的技术效果,都应属于本发明的保护范围。
Claims (8)
1.一种多通道共享LDPC编码器的方法,其特征在于,包括以下步骤:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
2.根据权利要求1所述的一种多通道共享LDPC编码器的方法,其特征在于,所述分时复用的方式为时间轮询方式。
3.一种多通道共享LDPC编码器的存储介质,其特征在于,存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
4.根据权利要求3所述的一种多通道共享LDPC编码器的存储介质,其特征在于,所述分时复用的方式为时间轮询方式。
5.一种多通道共享LDPC编码器的设备,其特征在于,包括处理器和存储有多条指令,所述指令适于由处理器加载并执行:
接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出结果数据P1-Pn。
6.根据权利要求5所述的一种多通道共享LDPC编码器的设备,其特征在于,所述分时复用的方式为时间轮询方式。
7.一种多通道共享LDPC编码器的装置,其特征在于,包括:
接收模块,用于接收n个初始数据分别为D1-Dn,其中n为大于1的正整数;
第一运算模块,用于将初始数据D1-Dn同时分别与子矩阵M相乘,得到n个中间数据分别为Y1-Yn;
第二运算模块,用于将中间数据Y1-Yn以分时复用的方式与子矩阵B相乘,得出n个结果数据分别为P1-Pn;
输出模块,用于输出结果数据P1-Pn。
8.根据权利要求7所述的一种多通道共享LDPC编码器的装置,其特征在于,所述分时复用的方式为时间轮询方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910025225.5A CN109600141B (zh) | 2019-01-10 | 2019-01-10 | 一种多通道共享ldpc编码器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910025225.5A CN109600141B (zh) | 2019-01-10 | 2019-01-10 | 一种多通道共享ldpc编码器的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109600141A true CN109600141A (zh) | 2019-04-09 |
CN109600141B CN109600141B (zh) | 2023-06-27 |
Family
ID=65965962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910025225.5A Active CN109600141B (zh) | 2019-01-10 | 2019-01-10 | 一种多通道共享ldpc编码器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109600141B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
CN1862971A (zh) * | 2005-05-11 | 2006-11-15 | 电子科技大学 | 一种低密度校验码高速编码方法 |
CN101188426A (zh) * | 2007-12-05 | 2008-05-28 | 深圳国微技术有限公司 | 用于对准循环结构的ldpc码进行并行处理的译码器及方法 |
US20090100311A1 (en) * | 2006-04-29 | 2009-04-16 | Timi Technologies Co., Ltd. | Method of Constructing Low Density Parity Check Code, Method of Decoding the Same and Transmission System For the Same |
CN101577553A (zh) * | 2009-05-31 | 2009-11-11 | 清华大学 | 低密度奇偶校验码的低复杂度编码方法 |
US8095859B1 (en) * | 2008-01-09 | 2012-01-10 | L-3 Communications, Corp. | Encoder for low-density parity check codes |
US8539304B1 (en) * | 2010-04-27 | 2013-09-17 | Marvell International Ltd. | Parallel encoder for low-density parity-check (LDPC) codes |
US20130283131A1 (en) * | 2011-04-23 | 2013-10-24 | Analogies Sa | Ldpc encoding and decoding techniques |
US20140298132A1 (en) * | 2013-03-27 | 2014-10-02 | National Tsing Hua University | Double qc-ldpc code |
-
2019
- 2019-01-10 CN CN201910025225.5A patent/CN109600141B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
CN1862971A (zh) * | 2005-05-11 | 2006-11-15 | 电子科技大学 | 一种低密度校验码高速编码方法 |
US20090100311A1 (en) * | 2006-04-29 | 2009-04-16 | Timi Technologies Co., Ltd. | Method of Constructing Low Density Parity Check Code, Method of Decoding the Same and Transmission System For the Same |
CN101188426A (zh) * | 2007-12-05 | 2008-05-28 | 深圳国微技术有限公司 | 用于对准循环结构的ldpc码进行并行处理的译码器及方法 |
US8095859B1 (en) * | 2008-01-09 | 2012-01-10 | L-3 Communications, Corp. | Encoder for low-density parity check codes |
CN101577553A (zh) * | 2009-05-31 | 2009-11-11 | 清华大学 | 低密度奇偶校验码的低复杂度编码方法 |
US8539304B1 (en) * | 2010-04-27 | 2013-09-17 | Marvell International Ltd. | Parallel encoder for low-density parity-check (LDPC) codes |
US20130283131A1 (en) * | 2011-04-23 | 2013-10-24 | Analogies Sa | Ldpc encoding and decoding techniques |
US20140298132A1 (en) * | 2013-03-27 | 2014-10-02 | National Tsing Hua University | Double qc-ldpc code |
Also Published As
Publication number | Publication date |
---|---|
CN109600141B (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11429852B2 (en) | Convolution acceleration and computing processing method and apparatus, electronic device, and storage medium | |
KR102368970B1 (ko) | 지능형 고 대역폭 메모리 장치 | |
JP2014140168A5 (zh) | ||
CN103888293A (zh) | 多通道fc网络数据仿真系统的数据通道调度方法 | |
WO2017107707A1 (zh) | 一种确定多用户传输方式的方法及装置 | |
CN112449009B (zh) | 一种基于svd的联邦学习推荐系统通信压缩方法及装置 | |
KR20170054046A (ko) | 무선 통신 시스템에서 복호화 방법 및 장치 | |
CN103747097A (zh) | 移动终端http请求聚合压缩的系统及方法 | |
US10149181B2 (en) | Signal output apparatus, board, and signal output method | |
CN105009540A (zh) | 一种加扰方法及加扰装置 | |
WO2014166454A1 (zh) | 一种信道信息的获取方法及装置 | |
CN104111805A (zh) | 一种i/o请求处理方法及存储系统 | |
CN103853524A (zh) | 一种乘法器装置和实现乘法运算的方法 | |
CN109600141A (zh) | 一种多通道共享ldpc编码器的方法 | |
CN203827467U (zh) | 一种异构计算机系统多路视频并行解码结构 | |
WO2016127953A1 (zh) | 基于软硬架构的高端容错计算机fpga专用调试方法及其装置 | |
CN103299298A (zh) | 处理业务的方法和系统 | |
CN103873383A (zh) | 一种队列调度方法和装置 | |
CN103051719B (zh) | 云计算的服务最大化调度方法和系统 | |
CN103986744B (zh) | 基于吞吐量的文件并行传输方法 | |
CN202524426U (zh) | 一种企业云计算服务应用系统 | |
CN204595849U (zh) | 一种云数据处理系统 | |
CN103488611A (zh) | 基于IEEE802.11.ad协议的FFT处理器 | |
CN102737010B (zh) | 以摩尔图为拓扑结构的并行矩阵乘计算的方法和系统 | |
CN105550153A (zh) | 一种1394总线多通道流数据并行拆包方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |