CN203827467U - 一种异构计算机系统多路视频并行解码结构 - Google Patents

Abstract

本实用新型提供一种异构计算机系统多路视频并行解码结构，包括主机端、设备端以及PCI-E总线，其中所述主机端包括主板、CPU构件和主机连接端口，该CPU构件和主机连接端口均安装于该主板上并通过该主板实现电性连通；所述设备端包括PCB板、多个PCI-E插槽、设备连接端口以及显卡，所述显卡安装在该PCI-E插槽中，所述PCI-E插槽通过PCB板与该设备连接端口电性导通；所述PCI-E总线一端与主机连接端口电性连接，另一端与设备连接端口电性连接，藉由前述结构或其构造的结合，实现了该异构计算机系统多路视频并行解码结构，从而达成了降低产品成本、提高解码效率高的良好效果。

Description

一种异构计算机系统多路视频并行解码结构

技术领域

本实用新型涉及计算机通讯技术领域，尤其是指一种异构计算机系统多路视频并行解码结构。 

背景技术

随着高清视频的广泛应用,人们对视频信息的需求量也越来越大，而视频数据量的剧增对计算机中央处理器(CPU)造成了巨大的计算压力,仅通过提高CPU的时钟频率来解决这个问题效果已经不明显或不可能，现有的视频解码存在以下问题： 

1.解码多路视频较困难； 

2.解码效率低； 

3.解码占用大量CPU资源。 

现有类似技术的这些缺点导致了无法满足对大量视频解码的需求，影响了人们获取视频信息的及时性，在视频解码过程中电脑CPU资源不足带来的不便。 

发明内容

为解决上述技术问题，本实用新型的主要目的在于提供一种异构计算机系统多路视频并行解码结构。 

为达成上述目的，本实用新型应用的技术方案是：一种异构计算机系统多路视频并行解码结构，包括主机端、设备端以及PCI-E总线，其中所述主机端包括主板、CPU构件和主机连接端口，该CPU构件和主机连接端口均安装于该主板上并通过该主板实现电性连通；所述设备端包括PCB板、多个PCI-E插槽、设备连接端口以及显卡，所述显卡安装在该PCI-E插槽中，所述PCI-E插槽通过PCB板与该设备连接端口电性导通；所述PCI-E总线一端与主机连接端口电性连接，另一端与设备连接端口电性连接。 

在本实施例中优选，所述的设备端安装有多个显卡，每个显卡分别插在PCI-E插槽上。 

在本实施例中优选，所述的多个显卡包括nvidia显卡。 

在本实施例中优选，所述的多个显卡之间为并联连接。 

本实用新型与现有技术相比，其有益的效果是：采用多显卡设备并行解码多路视频提高了解码速率，将视频解码的工作交给显卡，大大减少了CPU的资源占用，充分利用了显卡资源。并且与采用多CPU相比，采用多显卡设备更加廉价。 

附图说明

图1是本实用新型实施例的结构示意图。 

图2a是CPU数据处理原理示意图。 

图2b是GPU数据处理原理示意图。 

图3是CPU与nvidia显卡的通信方式示意图。 

图4是本实用新型实施例的算法流程示意图。 

具体实施方式

下面结合附图对本实用新型作进一步的说明。 

请参阅图1，是本实用新型之异构计算机系统多路视频并行解码结构的结构示意图。该异构计算机系统多路视频并行解码结构包括主机端10、设备端20以及PCI-E总线30，其中：所述主机端10包括主板、CPU构件和连接端口，该CPU构件和主机连接端口均安装于该主板上并通过该主板实现电性连通；所述设备端20包括机板(该机板为PCB板)21、多个PCI-E插槽、设备连接端口以及显卡22，所述显卡22依据所述设备端的设计需求配置数量(如本实施例中的配置数量有显卡_1至显卡_N)，其配置于该设备端20的显卡22均以即插即用形式安装在该PCI-E插槽中，所述PCI-E插槽通过机板21与该连接端口电性导通；所述PCI-E总线30一端与主机连接端口电性连接，另一端与设备连接端口电性连接，藉此实现了该异构计算机系统多路视频并行解码结构。在本实施例中，所述设备端20可为多个显卡构成，每个显卡插在PCI-E插槽上，其中显卡之间为并联连接，每个显卡都有自己的专用链接，通过PCI-E总线与主机端进行数据传输。在本实施例中，所述异构计算机系统多路视频并行解码结构的工 作原理是：对于每一个输入视频，主机端10通过设备端20的自动选择策略，选择一个显卡设备对当前视频解码，显卡设备收到数据后对数据进行解码。多个视频在多个显卡上解码，各个显卡对应的数据传输通过PCI-E总线并行传输，各个显卡之间的解码独立进行，然而原本在CPU上的解码工作交给了GPU来处理，这样减轻了CPU的负担，并且多显卡同时解码多个视频，提高了效率。 

请结合参阅图2a及图2b，分别是图1中CPU、GPU的数据处理原理示意图。GPU比CPU更适合做数据密集型并行计算处理的原因是CPU是强控制弱计算，更多资源用于缓存；GPU是强计算弱控制，更多资源用于数据计算。 

请结合参阅图3，是CPU与nvidia显卡的通信方式示意图。CPU通过PCI-E控制总线，将数据发送到GPU的全局存储器，GPU获取数据后并行处理数据，再通过PCI-E总线把数据传回CPU。 

请结合参阅图4，是本实用新型之异构计算机系统多路视频并行解码结构的算法流程示意图。算法接受视频文件的输入，然后按照显卡选择策略选择一个显卡进行解码，将视频合理分配到某个显卡进行解码，并将解码后的视频输送回主机端显示或做其他处理。对于一个显卡，只要资源足够，就可以同时解码多个视频，其中显卡选择策略分为：策略一：性能优先，将待解码视频送至性能最佳的显卡解码，若此显卡资源不足，则选择性能次佳的显卡解码，以此类推。若所有显卡资源均已被使用完，则使用CPU解码；策略二：显卡轮询策略，对于每一个待解码的视频都选择与上一次不同的显卡进行解码，若此显卡资源不足则选择下一个显卡。循环所有显卡，若所有显卡的资源都已经被使用完，则选择CPU解码。 

综上所述，仅为本实用新型之较佳实施例，不以此限定本实用新型的保护范围，凡依本实用新型专利范围及说明书内容所作的等效变化与修饰，皆为本实用新型专利涵盖的范围之内。 

Claims (4)

1.一种异构计算机系统多路视频并行解码结构，包括主机端、设备端以及PCI-E总线，其特征在于：所述主机端包括主板、CPU构件和主机连接端口，该CPU构件和主机连接端口均安装于该主板上并通过该主板实现电性连通；所述设备端包括PCB板、多个PCI-E插槽、设备连接端口以及显卡，所述显卡安装在该PCI-E插槽中，所述PCI-E插槽通过PCB板与该设备连接端口电性导通；所述PCI-E总线一端与主机连接端口电性连接，另一端与设备连接端口电性连接。 

2.如权利要求1所述的异构计算机系统多路视频并行解码结构，其特征在于：所述的设备端安装有多个显卡，每个显卡分别插在PCI-E插槽上。 

3.如权利要求2所述的异构计算机系统多路视频并行解码结构，其特征在于：所述的多个显卡之间为并联连接。 

4.如权利要求3所述的异构计算机系统多路视频并行解码结构，其特征在于：所述的多个显卡包括nvidia显卡。