CN104780294A - 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法 - Google Patents

基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法 Download PDF

Info

Publication number
CN104780294A
CN104780294A CN201510190893.5A CN201510190893A CN104780294A CN 104780294 A CN104780294 A CN 104780294A CN 201510190893 A CN201510190893 A CN 201510190893A CN 104780294 A CN104780294 A CN 104780294A
Authority
CN
China
Prior art keywords
fpga
veneer
service module
video flowing
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510190893.5A
Other languages
English (en)
Inventor
侯昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Netposa Technologies Ltd
Original Assignee
Netposa Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Netposa Technologies Ltd filed Critical Netposa Technologies Ltd
Priority to CN201510190893.5A priority Critical patent/CN104780294A/zh
Publication of CN104780294A publication Critical patent/CN104780294A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

本发明涉及视频处理领域,公开了一种基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法,该系统包括:计算机单板和FPGA单板,所述计算机单板对输入流进行初步梳理,分发给对应的FPGA单板;所述FPGA单板进行视频处理,完成后,将结果返给到所述计算机单板;所述计算机单板对其进行处理并发送给应用程序。本发明采用并联FPGA单板处理分布式大数据量视频,与计算机单板配合使用,这种方式不仅可靠性高、成本低,而且处理速度快,形成的设备体积小,能够极大的降低成本消耗,具有市场竞争力和利润空间。

Description

基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法
技术领域
本发明涉及视频处理领域,尤其涉及一种基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法。
背景技术
FPGA(Field Programmable Gate Array),即现场可编程门阵列,它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
FPGA的基本特点如下:
1)采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。
2)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
3)FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。
目前,FPGA是由存放在片内RAM中的程序来设置其工作状态的,因此,工作时需要对片内的RAM进行编程。在进行视频解码、视频识别时,FPGA的处理能力是CPU的几十倍到几百倍。虽然相对于CPU,使用FPGA芯片实现视频处理的系统体积小、功耗低、可靠性高并且硬件成本低廉,但FPGA芯片的开发成本高昂,并且单片FPGA芯片的处理能力不足。
发明内容
本发明所要解决的技术问题是,一种基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法,以解决FPGA芯片开发成本高昂、单片FPGA芯片的处理能力不足的问题。
本发明解决上述技术问题所采用的技术方案是提供一种基于FPGA Soc并行处理的分布式大数据量视频处理系统,该系统包括:
FPGA单板,用于处理计算机单板接入的视频流,并将结果返回计算机单板;
计算机单板,一方面,用于接收所述视频流,并对所述视频流进行分发、结果收集和存储,另一方面,用于对整个系统进行控制和管理;
其中,所述计算机单板包括分发处理服务模块、结果汇聚服务模块、应用接入服务模块和配置管理服务模块。
优选地,所述FPGA单板与所述分发处理服务模块和所述结果汇聚服务模块相连,所述分发处理服务模块通过网卡A接入多路视频流并进行梳理,将所述视频流发送到所述FPGA单板;所述结果汇聚服务模块接收所述FPGA单板对所述视频流的处理结果。
优选地,所述应用接入服务模块与所述结果汇聚服务模块相连,接收所述结果汇聚服务模块发送的所述FPGA单板的处理结果,将所述处理结果发送至应用程序,并与所述应用程序交互。
优选地,所述配置管理服务模块通过网卡B与所述结果汇聚服务模块和应用接入服务模块相连,用于管理整个系统,包括配置管理,系统管理和系统监控。
优选地,本系统由一个所述计算机单板和多个并行所述FPGA单板组成分布式系统,所述分发处理服务模块分发所述视频流,所述FPGA单板并行处理对所述视频流的解码和识别。
优选地,使用DSP(digital signal processor)或者GPU(Graphic Processing Unit)替换所述FPGA单板实现对所述视频流的处理。
另一方面,本发明提供一种基于FPGA Soc并行处理的分布式大数据量视频处理方法,该方法包括步骤:
S1、接入多路视频流;
S2、初步梳理所述视频流,并分发给相应的FPGA单板;
S3、对所述视频流进行解码或识别处理;
S4、返回解码的视频流或识别结果。
优选地,所述方法还包括对所述解码的视频流或所述识别结果进行处理,发送给应用程序,并与所述应用程序交互。
优选地,所述FPGA单板接入所述视频流,多路并行对所述视频流进行解码和识别处理。
优选地,本方法中,通过网络接入所述多路视频流,同时,所述解码的视频流或识别结果通过网络发送至应用程序。
附图说明
图1是本发明的一个优选实施例中基于FPGA Soc并行处理的分布式大数据量视频处理系统的结构图;
图2是本发明的一个优选实施例中FPGA单板的结构图;
图3是本发明的一个优选实施例中基于FPGA Soc并行处理的分布式大数据量视频处理方法的流程图。
具体实施方式
以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。说明书后续描述为实施本发明的较佳实施方式,然所述描述乃以说明本发明的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
下面结合附图和具体实施例对本发明做进一步详细说明。
如图1所示,公开了本发明的一个优选实施例中基于FPGA Soc并行处理的分布式大数据量视频处理系统,该系统包括:
FPGA单板,用于处理计算机单板接入的视频流,并将结果返回计算机单板;
计算机单板,一方面,用于接收视频流,并对视频流进行分发、结果收集和存储,另一方面,用于对整个系统进行控制和管理;
其中,计算机单板包括分发处理服务模块、结果汇聚服务模块、应用接入服务模块和配置管理服务模块。
本实施例中,FPGA单板与计算机单板中的分发处理服务模块和结果汇聚服务模块交互,完成对视频流的接收、视频解码和识别处理,计算机单板中的应用接入服务模块将对视频流的处理结果发送至应用程序,配置管理服务模块负责对整个系统的控制和维护,整个系统采用多片FPGA Soc芯片并行结合计算机单板,计算机单板只需完成简单的计算,FPGA 芯片完成高运算量的视频解码和识别处理,既极大地提高了系统的处理能力,也降低了计算机的开发成本,使得系统体积小、功耗低并且可靠性高。
进一步地,FPGA单板与分发处理服务模块和结果汇聚服务模块相连,分发处理服务模块网卡A接入多路视频流并进行梳理,将视频流发送到FPGA单板;结果汇聚服务模块接收FPGA单板对视频流的处理结果。
进一步地,应用接入服务模块与结果汇聚服务模块相连,接收结果汇聚服务模块发送的FPGA单板的处理结果,将处理结果发送至应用程序,并与应用程序交互。
更进一步地,配置管理服务模块通过网卡B与结果汇聚服务模块和应用接入服务模块相连,用于管理整个系统,包括配置管理,系统管理和系统监控。
本实施例中,分发处理服务模块通过10G的网卡A稳定的接入3G多路视频流,初步梳理后发送至FPGA单板,FPGA单板对其进行解码或识别,并将处理结果发送至结果汇聚服务模块;结果汇聚服务模块将处理结果发送到应用接入服务模块,进一步发送到相应的应用程序;配置管理服务模块通过1G的网卡B管理整个系统,这样通过计算机单板与FPGA相结合,各个模块相互配合,实现分布式系统,大大提高了整个系统的可靠性,同时,计算机单板与FPGA单板相互配合,计算机单板只需完成简单的处理,而对视频流的解码和识别等高运算量的处理,则由FPGA单板完成,极大的降低了计算机的开发成本。
进一步地,参见图2,本系统由一个计算机单板和多个并行FPGA单板组成分布式系统,分发处理服务模块分发多路视频流,FPGA单板并行处理对视频流的解码和识别。
本实施例中,系统由1块计算机单板和15个并行FPGA单板组成一个2U标准设备,整个设备成本低、体积小、功耗低,并行的FPGA单板中每个单板每秒可以处理不少于60张1080P的高清图片,每个像素点位进行800万次计算,因此,整个分布式系统可以处理800路8M高清视频流或2000路2M高清视频流。
进一步地,使用DSP(digital signal processor)或者GPU(Graphic Processing Unit)替换FPGA单板实现对视频流的处理。
本实施例中,FPGA单板采用FPGA Soc芯片,内有多个FPGA IP内核,因此,每块FPGA单板能够并行处理多个视频流,完成高运算量的视频解码和识别处理,能够大幅度的改善FPGA芯片的开发成本,保证了单片的处理能力,此外,使用DSP(digital signal processor)或者GPU(Graphic Processing Unit)可以替换FPGA,与计算机单板实现的系统相比,开发能力较强。
参见图3,本发明公开了一种基于FPGA Soc并行处理的分布式大数据量视频处理方法,该方法包括步骤:
S1、接入多路视频流;
S2、初步梳理视频流,并分发给相应的FPGA单板;
S3、对视频流进行解码或识别处理;
S4、返回解码的视频流或识别结果。
本实施例中,通过接入多路视频流、对视频流进行解码和识别,并返回结果完成对大数据量的视频流的处理,多路视频流同时接入,FPGA单板同时处理,使得系统对视频流的处理速度快、可靠性高并且功耗低。
进一步地,本方法还包括对解码的视频流或识别结果进行处理,发送给应用程序,并与应用程序交互。
本实施例中,可以在相应应用程序中使用解码的视频流和识别结果,并且与应用程序交互,可扩展性强,能够广泛应用。
进一步地,FPGA单板接入视频流,多路并行对视频流进行解码和识别处理。
本实施例中,多路并行对视频流进行处理,每秒可以处理不少于60张1080P的高清图片,最大可以接入800路8M高清视频流或2000路2M高清视频流。
进一步地,本方法中,通过网络接入多路视频流,同时,解码的视频流或识别结果通过网络发送至应用程序。
本实施例中,通过10G网络接入多路视频流,通过1G网络将解码的视频流或识别结果通过网络发送至应用程序,确保了网络通畅,能够快速流畅的完成对多路视频流的处理。
与现有技术相比,本发明提供了一种基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法,通过并行的FPGA Soc芯片与计算机单 板结合,实现对分布式大数据视频流的解码和识别,由于FPGA Soc芯片的体积小,硬件成本功耗低并且可靠性高,用于高运算量的视频流的解码和识别,但FPGA Soc芯片的开发成本较高,结合计算机单板易于开发的优势,可以节省不必要的开发成本,同时,由于单片FPGA Soc芯片的处理能力有限,采用多个FPGA Soc并行的处理方式,可以处理更多的视频流数据,成功得到低成本、低功耗、体积小并且可靠性高的视频识别或视频编、解码系统,极具市场竞争力和利润优势。
值得注意的是,以上所述仅为本发明的较佳实施例,并非因此限定本发明的专利保护范围,本发明还可以对上述各种零部件的构造进行材料和结构的改进,或者是采用技术等同物进行替换。故凡运用本发明的说明书及图示内容所作的等效结构变化,或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。

Claims (10)

1.一种采用并行处理技术的分布式大数据量视频处理系统,其特征在于,所述系统包括:
FPGA单板,用于处理计算机单板接入的视频流,并将结果返回计算机单板;
计算机单板,一方面,用于接收所述视频流,并对所述视频流进行分发、结果收集和存储,另一方面,用于对整个系统进行控制和管理;
其中,所述计算机单板包括分发处理服务模块、结果汇聚服务模块、应用接入服务模块和配置管理服务模块。
2.如权利要求1所述的系统,其特征在于,所述FPGA单板与所述分发处理服务模块和所述结果汇聚服务模块相连,所述分发处理服务模块通过网卡A接入多路视频流并进行梳理,将所述视频流发送到所述FPGA单板;所述结果汇聚服务模块接收所述FPGA单板对所述视频流的处理结果。
3.如权利要求1所述的系统,其特征在于,所述应用接入服务模块与所述结果汇聚服务模块相连,接收所述结果汇聚服务模块发送的所述FPGA单板的处理结果,将所述处理结果发送至应用程序,并与所述应用程序交互。
4.如权利要求1所述的系统,其特征在于,所述配置管理服务模块通过网卡B与所述结果汇聚服务模块和应用接入服务模块相连,用于管理整个系统,包括配置管理,系统管理和系统监控。
5.如权利要求1所述的系统,其特征在于,本系统由一个所述计算机单板和多个并行所述FPGA单板组成分布式系统,所述分发处理服务模块分发所述视频流,所述FPGA单板并行处理对所述视频流的解码和识别。
6.如权利要求1所述的系统,其特征在于,使用DSP(digital signalprocessor)或者GPU(Graphic Processing Unit)替换所述FPGA单板实现对所述视频流的处理。
7.一种基于FPGA Soc并行处理的分布式大数据量视频处理方法,其特征在于,所述方法包括步骤:
S1、接入多路视频流;
S2、初步梳理所述视频流,并分发给相应的FPGA单板;
S3、对所述视频流进行解码或识别处理;
S4、返回解码的视频流或识别结果。
8.如权利要求7所述的方法,其特征在于,所述方法还包括对所述解码的视频流或所述识别结果进行处理,发送给应用程序,并与所述应用程序交互。
9.如权利要求7所述的方法,其特征在于,所述FPGA单板接入所述视频流,多路并行对所述视频流进行解码和识别处理。
10.如权利要求7所述的方法,其特征在于,本方法中,通过网络接入所述多路视频流,同时,所述解码的视频流或识别结果通过网络发送至应用程序。
CN201510190893.5A 2015-04-21 2015-04-21 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法 Pending CN104780294A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510190893.5A CN104780294A (zh) 2015-04-21 2015-04-21 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510190893.5A CN104780294A (zh) 2015-04-21 2015-04-21 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法

Publications (1)

Publication Number Publication Date
CN104780294A true CN104780294A (zh) 2015-07-15

Family

ID=53621513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510190893.5A Pending CN104780294A (zh) 2015-04-21 2015-04-21 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法

Country Status (1)

Country Link
CN (1) CN104780294A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111813528A (zh) * 2020-07-17 2020-10-23 公安部第三研究所 一种基于任务统计特性的视频大数据标准化汇聚网关系统及方法
CN112087632A (zh) * 2019-06-12 2020-12-15 阿里巴巴集团控股有限公司 视频处理系统、方法、存储介质及计算机设备
CN114567561A (zh) * 2022-01-21 2022-05-31 广东集东洲信息发展有限公司 一种基于大数据处理的视频处理系统
CN114866808A (zh) * 2022-06-10 2022-08-05 深圳市瑞驰信息技术有限公司 一种高性能视频处理系统、方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080056348A1 (en) * 2006-08-31 2008-03-06 Ati Technologies, Inc Decoding method and system for highly compressed video data
CN101360245A (zh) * 2008-09-19 2009-02-04 中国人民解放军国防科学技术大学 基于多dsp并行处理的大容量图像数据实时压缩设备及方法
CN101577816A (zh) * 2009-06-09 2009-11-11 深圳中兴力维技术有限公司 一种支持多通道高清视频解码的装置和方法
CN101964893A (zh) * 2010-06-09 2011-02-02 杭州海康威视数字技术股份有限公司 扩展多通道解码和多通道智能视频处理功能的方法和装置
CN103116872A (zh) * 2013-01-25 2013-05-22 西安电子科技大学 基于并行dsp的sar图像高速处理系统及其方法
CN203827467U (zh) * 2014-03-03 2014-09-10 深圳市云朗网络科技有限公司 一种异构计算机系统多路视频并行解码结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080056348A1 (en) * 2006-08-31 2008-03-06 Ati Technologies, Inc Decoding method and system for highly compressed video data
CN101360245A (zh) * 2008-09-19 2009-02-04 中国人民解放军国防科学技术大学 基于多dsp并行处理的大容量图像数据实时压缩设备及方法
CN101577816A (zh) * 2009-06-09 2009-11-11 深圳中兴力维技术有限公司 一种支持多通道高清视频解码的装置和方法
CN101964893A (zh) * 2010-06-09 2011-02-02 杭州海康威视数字技术股份有限公司 扩展多通道解码和多通道智能视频处理功能的方法和装置
CN103116872A (zh) * 2013-01-25 2013-05-22 西安电子科技大学 基于并行dsp的sar图像高速处理系统及其方法
CN203827467U (zh) * 2014-03-03 2014-09-10 深圳市云朗网络科技有限公司 一种异构计算机系统多路视频并行解码结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112087632A (zh) * 2019-06-12 2020-12-15 阿里巴巴集团控股有限公司 视频处理系统、方法、存储介质及计算机设备
CN111813528A (zh) * 2020-07-17 2020-10-23 公安部第三研究所 一种基于任务统计特性的视频大数据标准化汇聚网关系统及方法
CN111813528B (zh) * 2020-07-17 2023-04-18 公安部第三研究所 一种基于任务统计特性的视频大数据标准化汇聚网关系统及方法
CN114567561A (zh) * 2022-01-21 2022-05-31 广东集东洲信息发展有限公司 一种基于大数据处理的视频处理系统
CN114866808A (zh) * 2022-06-10 2022-08-05 深圳市瑞驰信息技术有限公司 一种高性能视频处理系统、方法及电子设备

Similar Documents

Publication Publication Date Title
US10582250B2 (en) Integrated video codec and inference engine
US11475306B2 (en) Processing for multiple input data sets
US11461631B2 (en) Scheduling neural network computations based on memory capacity
CN104780294A (zh) 基于FPGA Soc并行处理的分布式大数据量视频处理系统和方法
US20200107057A1 (en) Video coding method, system and server
CN110650347A (zh) 多媒体数据的处理方法及装置
JP6909829B2 (ja) 情報処理方法、機器、システム及び記憶媒体
Chien et al. Distributed computing in IoT: System-on-a-chip for smart cameras as an example
CN109542642A (zh) 一种前端任务处理的方法及装置
CN109451317A (zh) 一种基于fpga的图像压缩系统及方法
WO2023124428A1 (zh) 芯片、加速卡以及电子设备、数据处理方法
CN104469265A (zh) 一种玻璃缺陷图像采集处理系统
US20110145429A1 (en) Multi-granular stream processing
WO2020108536A1 (zh) 一种虚拟网络资源分配方法、系统及电子设备
CN107729860B (zh) 人脸识别计算方法及相关产品
Fularz et al. The architecture of an embedded smart camera for intelligent inspection and surveillance
US20150271441A1 (en) Method and Device for Extracting Subtitles
WO2023124361A1 (zh) 芯片、加速卡、电子设备和数据处理方法
Li et al. An FPGA‐based JPEG preprocessing accelerator for image classification
CN109246331A (zh) 一种视频处理方法和系统
Chandran et al. Energy‐efficient system‐on‐chip reconfigurable architecture design for sum of absolute difference computation in motion estimation process of H. 265/HEVC video encoding
CN113992909A (zh) 一种mipi d-phy接口摄像头模组的测试系统及方法
CN114205359A (zh) 视频渲染协同方法、装置及设备
Yang et al. 30‐2: Implementation of a Real‐time Eye Gaze Tracking Solution for ASIC Based on VR Display
Xu et al. A 4K Vision Computing Platform with Convolutional Neural Network Engine on FPGA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150715