CN109599064A - 一种像素驱动电路、显示装置及像素驱动电路的驱动方法 - Google Patents

Abstract

本发明实施例提供了一种像素驱动电路、像素驱动电路的驱动方法以及显示装置，解决了现有技术中数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差的技术问题。本发明实施例提供的像素驱动电路中，当数据信号电压传输至数据存储模块时，通过采用了补偿模块以及第二驱动晶体管的栅漏短接，抬高了数据存储模块放电的起点电压。从而减少了数据存储模块放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

Description

一种像素驱动电路、显示装置及像素驱动电路的驱动方法

技术领域

本发明涉及显示技术领域，具体涉及一种像素驱动电路、显示装置及像素驱动电路的驱动方法。

背景技术

当显示装置需要像素分辨率较高时，现有技术中的像素驱动电路在实际的工作过程中，每个像素在工作过程中数据信号的写入时间较短，从而造成数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差，进而会使得驱动电流也存在一定的误差，使得每个像素发光亮度不一致。

发明内容

有鉴于此，本发明实施例提供了一种像素驱动电路、显示装置以及像素驱动电路的驱动方法，解决了现有技术中数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明实施例提供了一种像素驱动电路，包括：

数据存储模块，配置为存储数据信号电压；发光驱动模块，包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的漏极与所述第二驱动晶体管的源极连接，所述第一驱动晶体管的栅极以及第二驱动晶体管的栅极分别与所述数据存储模块连接；当所述数据信号电压传输至所述数据存储模块时，所述第二驱动晶体管的漏极与所述第二驱动晶体管的栅极连接；以及，补偿模块，所述补偿模块用于补偿所述数据信号电压传输至所述数据存储模块时的电压损耗。在一实施例中，所述补偿模块包括：第一晶体管，所述第一晶体管的栅极与漏极连接，所述第一晶体管的栅极接收第一扫描控制信号，所述第一晶体管的源极分别与所述数据存储模块以及第二驱动晶体管的漏极连接。

在一实施例中，所述第二驱动晶体管的沟道宽度大于所述第一晶体管的沟道宽度；和/或，所述第二驱动晶体管的沟道长度小于所述第一晶体管的沟道长度。

在一实施例中，所述第二驱动晶体管的沟道宽度大于3um；和/或，所述第一晶体管的沟道长度大于3um。

在一实施例中，所述第一驱动晶体管的沟道与所述第二驱动晶体管的沟道连通。

在一实施例中，所述像素驱动电路还包括：数据存储控制模块，包括至少一个开关晶体管，所述数据存储控制模块接收第二扫描控制信号，所述数据存储控制模块根据所述第二扫描控制信号控制所述数据信号电压是否存入所述数据存储模块。

在一实施例中，所述数据存储控制模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的栅极以及所述第二开关晶体管的栅极均接收第二扫描控制信号；所述第一开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第一开关晶体管的漏极与所述数据存储模块连接；所述第二开关晶体管的源极接收所述数据信号电压，所述第一开关晶体管的漏极分别与所述第一驱动晶体管的漏极以及所述第二驱动晶体管的源极连接。

在一实施例中，所述数据存储模块包括至少一个电容。

在一实施例中，所述像素驱动电路还包括：发光器件，所述发光器件的阳极与所述发光驱动模块连接；以及，串联在所述电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块包括至少一个开关晶体管；所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极连接。

在一实施例中，所述发光控制模块包括：第三开关晶体管和第四开关晶体管，所述第三开关晶体管的栅极以及所述第四开关晶体管的栅极均接收发光控制信号，所述第三开关晶体管以及所述第四开关晶体管在所述发光控制信号控制下导通或者截止；其中，所述第三开关晶体管的漏极与所述数据存储模块连接，所述第三开关晶体管的源极与所述第一驱动晶体管的源极连接；所述第四开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第四开关晶体管的漏极与所述发光器件的阳极连接。

在一实施例中，所述像素驱动电路还包括：发光器件，所述发光器件的阳极与所述发光驱动模块连接；其中，所述补偿模块还包括第二晶体管，所述第二晶体管的栅极接收第一扫描控制信号，所述第二晶体管的栅极与所述第二晶体管的漏极连接，所述第二晶体管的源极与所述发光器件的阳极连接。

作为本发明的第二方面，本发明一实施例提供了一种显示装置，包括如前述所述的像素驱动电路；以及，控制器，所述控制器配置为执行以下步骤：

将具有第一电压幅值的第一扫描控制信号传输至补偿模块，使得所述补偿模块分别与所述数据存储模块以及所述发光驱动模块电连接；以及，将具有第二电压幅值的第一扫描控制信号传输至所述补偿，使得所述补偿模块分别与所述数据存储模块以及所述发光驱动模块断开电连接。

作为本发明的第三方面，本发明一实施例还提供了一种如上述所述的像素驱动电路的驱动方法，包括：施加具有第一电压幅值的第一扫描控制信号至补偿模块，具有所述第一电压幅值的所述第一扫描控制信号使所述补偿模块分别与所述数据存储模块以及所述发光驱动模块电连接；以及，施加具有第二电压幅值的第一扫描控制信号至所述补偿模块，具有所述第二电压幅值的所述第一扫描控制信号使所述补偿模块分别与所述数据存储模块以及所述发光驱动模块断开电连接。

在一实施例中，所述第一电压幅值为低电平，所述第二电压幅值为高电平。

在一实施例中，所述第一电压幅值等于所述数据信号电压的最大值与所述数据信号电压的最小值的平均值。

本发明实施例提供的像素驱动电路，当数据信号电压传输至数据存储模块时，通过采用了补偿模块以及第二驱动晶体管的栅漏短接，抬高了数据存储模块放电的起点电压。从而减少了数据存储模块放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

附图说明

图1所示为本发明一实施例提供的一种像素驱动电路的电路图；

图2所示为本发明一实施例提供的第一驱动晶体管以及第二驱动晶体管的沟道平面图；

图3所示为本发明一实施例提供的一种像素驱动电路的电路图；

图4所示为本发明一实施例提供的一种像素驱动电路的电路图；

图5所示为本发明一实施例提供的一种像素驱动电路的时序控制图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1所示为本发明一实施例提供的一种像素驱动电路的电路图，如图1所示，一种像素驱动电路包括：数据存储模块、发光驱动模块以及补偿模块；其中，数据存储模块配置为存储数据信号电压；发光驱动模块，包括第一驱动晶体管1和第二驱动晶体管M2，第一驱动晶体管M1的漏极与第二驱动晶体管M2的源极连接，第一驱动晶体管M1的源极接收电源电压VDD，第一驱动晶体管M1的漏极以及第二驱动晶体管M2的源极接收数据信号电压Vdata，第一驱动晶体管M1的栅极以及第二驱动晶体管M2的栅极分别与数据存储模块连接；当数据信号电压Vdata传输至数据存储模块时，第二驱动晶体管M2的漏极与第二驱动晶体管M2的栅极连接；补偿模块用于用于补偿数据信号电压Vdata传输至数据存储模块时的电压损耗。

本发明实施例提供的像素驱动电路，两个共用栅极的驱动晶体管，两个驱动晶体管在工作时导电沟道串联连接，降低了驱动晶体管的电流；另一方面，当数据信号电压传输至数据存储模块时，通过采用了补偿模块以及第二驱动晶体管M2的栅漏短接，抬高了数据存储模块N1端的电压。从而减少了数据存储模块放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

在一实施例中，补偿模块包括第一晶体管M3，如图1所示，第一晶体管M3的栅极与漏极连接，第一晶体管M3的栅极接收第一扫描控制信号Scan1，第一晶体管M3的源极分别与数据存储模块以及第二驱动晶体管M2的漏极连接，第一晶体管M3在第一扫描控制信号Scan1的控制下控制第一晶体管M3的栅极与漏极是否短接。

本发明实施例提供的像素驱动电路通过，在像素驱动电路工作过程中的数据写入阶段，第二驱动晶体管M2的栅极与漏极短接，且补偿模块中的第一晶体管M3在第一扫描控制信号的作用下使得第一晶体管M3的栅极与漏极短接，第一晶体管M3以及第二驱动晶体管M2均为TFT二极管，在整个像素电路中，第二驱动晶体管M2与第一晶体管M3串联，第二驱动晶体管M2的源极与数据线连接，第一晶体管M3的漏极与第一扫描控制线连接，两个TFT二极管抬高了数据存储模块N1端的电压。从而减少了数据存储模块放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

在一进一步的实施例中，第二驱动晶体管M2的沟道宽度大于第一晶体管M3的沟道宽度；和/或，第二驱动晶体管M2的沟道长度小于第一晶体管M3的沟道长度。降低了数据存储模块的放电终点与放电起点的电压差。

在本发明一实施例中，优选第二驱动晶体管M2的沟道宽度大于3um；和/或，所述第一晶体管M3的沟道长度大于3um。

在本发明一实施例中，第一驱动晶体管M1的沟道11和第二驱动晶体管M2的沟道21连通，如图2所示。

在一实施例中，像素驱动电路还包括数据存储控制模块，数据存储控制模块包括第一开关晶体管M4，如图4所示，其中，其中第一开关晶体管M4的栅极接收第二扫描控制信号Scan2，第一开关晶体管M4的源极与第二驱动晶体管M2的漏极连接，第一开关晶体管M4的漏极与数据存储模块的N1端连接，第一开关晶体管M4用于在第二扫描控制信号Scan2的控制下控制第二驱动晶体管M2的栅极与漏极是否短接，当数据信号电压Vdata在传输至数据存储模块时，能够使得第二驱动晶体管的栅极与漏极连接。

在一进一步的实施例中，如图3所示，像素驱动电路还包括数据存储控制模块，数据存储控制模块接收第二扫描控制信号Scan2，数据存储控制模块在根据第二扫描控制信号Scan2控制数据信号电压Vdata是否存入数据存储模块；数据存储控制模块包括第一开关晶体管M4和第二开关晶体管M5，其中第一开关晶体管M4的栅极接收第二扫描控制信号Scan2，第一开关晶体管M4的源极与第二驱动晶体管M2的漏极连接，第一开关晶体管M4的漏极与数据存储模块的Q1端连接，第一开关晶体管M4用于在第二扫描控制信号Scan2的控制下控制第二驱动晶体管M2的栅极与漏极是否短接。第二开关晶体管M5的栅极与第二扫描控制线连接，接收第二扫描控制信号；第二开关晶体管M5在第二扫描控制信号Scan2的控制下导通或者截止；第二开关晶体管M5的源极接收数据信号电压，第二开关晶体管M5的漏极分别与第一驱动晶体管M1的漏极以及第二驱动晶体管M2的源极连接。第二开关晶体管M5在第二扫描控制信号Scan2作用下导通或者截止，从而控制数据信号电压是否传输至第二驱动晶体管M2的源极。

在一实施例中，数据存储模块包括至少一个电容。

在一实施例中，像素驱动电路还包括：发光器件和串联在电源输出端与发光器件的阳极之间的发光控制模块，其中发光器件的阳极与发光驱动模块连接，发光器件的阴极接地。如图4所示，发光控制模块接收发光控制信号EM，发光控制模块根据发光控制信号EM控制电源输出端是否与发光器件的阳极连接。

在一实施例中，发光控制模块包括至少一个开关晶体管。在一优选实施例中，如图3所示，发光控制模块包括第三开关晶体管M6和第四开关晶体管M7，第三开关晶体管M6的栅极以及第四开关晶体管M7的栅极均接收发光控制信号EM，第三开关晶体管M6以及第四开关晶体管M7在发光控制信号EM控制下导通或者截止；其中，第三开关晶体管M6的漏极与数据存储模块连接，第三开关晶体管M6的源极与第一驱动晶体管M1的源极连接；第四开关晶体管M7的源极与第二驱动晶体管M2的漏极连接，第四开关晶体管M7的漏极与发光器件的阳极连接。当第三开关晶体管M6与第四开关晶体管M7导通时，第一驱动晶体管M1和第二驱动晶体管M2的栅极是连接的，因此相当于一个驱动晶体管，第三开关晶体管M6的导通能够使得电源电压VDD输送到第一驱动晶体管M1的源极使得第一驱动晶体管M1与第二驱动晶体管M2共同组成的驱动晶体管的栅极和源极之间形成压差Vdata-VDD。第四开关晶体管M7的导通，能够使得第二驱动晶体管M2的漏极与发光器件的阳极连接，使得驱动晶体管形成的电流能够传输至发光器件中，使得发光器件发光。

在一实施例中，像素驱动电路还包括初始化模块，其中初始化模块用于对数据存储模块的N1端的电压以及发光器件的阳极电压进行重置，即对数据存储模块的N1端电压以及发光器件的阳极电压初始化。

在一进一步的实施例中，补偿模块还可以在第一扫描控制信号的作用下使得数据存储模块的N1端电压以及发光器件的阳极电压重置，起到对数据存储模块的N1端电压以及发光器件的阳极电压初始化的作用(即补偿模块可以充当初始化模块)。

在一进一步的实施例中，当补偿模块还可以充当初始化模块时，补偿模块还包括第二晶体管M8，如图4所示，第二晶体管M8的栅极接收第一扫描控制信号scan1，第二晶体管M 8的栅极与第二晶体管M8的漏极连接，第二晶体管M8的源极与发光器件的阳极连接。第一晶体管M3和第二晶体管M8在第一扫描控制信号scan1的控制下导通或者截止。当第一晶体管M3导通时，第一扫描信号的电压被传输至数据存储模块，对数据存储模块进行初始化。当第二晶体管M8导通时，第一扫描信号电压被传输至发光器件的阳极，对发光器件的阳极电压进行初始化，使得发光器件的阳极电压小于或者等于发光器件的阴极电压，使得发光器件不发光。

应当理解，像素电路中对数据存储模块的N1端电压以及发光器件的阳极电压初始化起到初始化作用的初始化模块可以是上述所述的补偿模块，也可以单独是个初始化模块，因此，本发明实施例对此不作限定。

基于上述像素驱动电路，本发明实施例还提供了一种上述像素电路的驱动方法，包括如下步骤：

(1)施加具有第一电压幅值的第一扫描控制信号至补偿模块，具有第一电压幅值的第一扫描控制信号使补偿模块中的第一晶体管M3导通，使得第一晶体管M3的栅极与漏极短接，第二驱动晶体管M2的栅极与漏极短接，数据信号电压Vdata第一次存入数据存储模块；

此时数据存储模块的N1端的电压为Vg，由于第二驱动晶体管M2的栅极和漏极短接，第二驱动晶体管M2相当于一个TFT二极管，流经第二驱动晶体管M2的电流I_M2为：

流经第一晶体管M3的电流I_M3为：

其中VL为具有第一电压幅值的第一扫描控制信号电压，W1、L1、Vth1、μ1分别为第二驱动晶体管M2的沟道宽度、沟道长度、阈值电压、载流子迁移率，W2、L2、Vth2、μ1分别为第一晶体管M3的沟道宽度、沟道长度、阈值电压、载流子迁移率。由于此时，第二驱动晶体管M2与第一晶体管M3均导通，第二驱动晶体管M2和第一晶体管M3时串联的关系，因此IM2等于IM3，即：

令：

从而得出Vg：

一般情况下，VL为3V，数据信号电压Vdata在第一次写入数据存储模块后，数据存储模块的N1端的电压Vg大于VL。

(2)施加具有第二电压幅值的第一扫描控制信号至补偿模块，具有第二电压幅值的第一扫描控制信号使补偿模块中的第一晶体管M3截止，使得第二驱动晶体管M2的栅极与漏极断开连接，即第二驱动晶体管M2是一个驱动晶体管，数据信号电压Vdata经第二驱动晶体管M2对电容C的N1端进行放电，即数据信号电压Vdata第二次存入数据存储模块，此时数据存储模块的N1端的电压为Vg1。

当像素电路中没有补偿电路时，即驱动晶体管的漂移电压Vth没有得到补偿，即驱动晶体管的栅极电压为Vg1＝Vdata-Vth₁-ΔV，其中ΔV是Vg1和Vg之间的电压差，因为Vg大于Vl，因此，相对于没有经过上述步骤(1)的电路而言，本发明实施例中的ΔV较小，即Vg1与Vg的压差更小，能够加速数据写入的速度，进而降低了驱动电流的差异。

现有技术中的像素驱动电路在实际的工作过程中，因为每个驱动晶体管的阈值电压(Vth)与制作工艺条件有关，并且显示屏上有上百万个驱动TFT，因此像素电路中的每个驱动晶体管不可能做到完全一致，因而很容易造成不同像素的Vth有差异。当Vth存在差异时，造成驱动TFT电流存在明显差异，最终使像素亮度不一致，产生均一性问题(Mura)。为了降低驱动电路之间的电流差异，一般需要采用带Vth补偿的驱动电路，实现对Vth进行抵消补偿，但是有补偿阶段的像素电路，补偿阶段data写入要经过驱动晶体管到达电容，而驱动晶体管的电流比较小，并且随着写入过程驱动晶体管的栅压不断提高，驱动TFT的电流也就急剧下降，所以后面就写入非常慢，也就产生了严重的写入不足问题。

因此，为了能够更好地补偿数据信号电压在存储时的损耗以及补偿驱动晶体管的漂移电压Vth₁，存储模块的N1点的起点电压Vg与存储模块的N1点的终点电压Vg1的压差几乎为零，才能够使得数据信号电压在存储的过程中的电压损耗最少，流经发光器件的驱动电流越趋于恒定。设Vg1＝Vth+Vdata，Vg1与Vg的压差等于：

其中，Vth₁为第二驱动晶体管M2的阈值电压，Vth₂为第一晶体管M3的阈值电压，实际工作中，由于不同亮度对应不同的Vdata，即Vdata是浮动的值，而VL为固定的电压，因此Vdata+VL不可能为零；且对于同一像素电路内，两个相邻的TFT阈值电压非常接近，Vth₁-Vth₂接近零。

因此，在一实施例中，设置第一电压幅值即VL等于数据信号电压的最大值与最小值的平均值，即VL＝-0.5(Vdatamin+Vdatamax)，这样能够使大多数时候Vdata+VL的绝对值更小，从而能够满足Vg1与Vg的压差更小，即实际工作中的Vg1更为接近Vth+Vdata，使得流经发光器件的驱动电流越趋于恒定。

在另一实施例中，第二驱动晶体管M2的沟道宽度大于第一晶体管M3的沟道宽度；且第二驱动晶体管M2的沟道长度小于第一晶体管M3的沟道长度。因为β²＝L1^*W2^*μ2/L2^*W1^*μ1，L1<L2，W2<W1，因此使得β较小，因此(1+β)/β也较大，也能够满足Vg1与Vg的压差更小，即实际工作中的Vg1更为接近Vth+Vdata，流经发光器件的驱动电流越趋于恒定。

因此，无论是带有补偿电路的像素电路还是没有带有补偿电路的像素，均能够使得Vg1与Vg的压差更小，均能够起到加速数据写入的速度。

本发明实施例所提供的像素驱动方法，采用了数据信号电压分两次存入数据存储模块中，第一次数据信号电压存储时，抬高了数据存储模块的N1端电压，第二次数据信号电压在存储的时候，由于第一次数据信号电压存储后数据存储模块的N1端的电压较高，第二次存储的数据信号电压与经第一次数据信号电压存储后的存储模块的N1端的电压之间压差较小，从而数据信号电压在第二次进行存储时的存储速度较快，因此在数据信号进行存储时电压损耗较少，因此降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

在一优选的实施例中，第二驱动晶体管M2的沟道的宽度大于3um；且第一晶体管M3的沟道长度大于3um。

应当理解，M2的沟道越宽、M3的沟道越长，就使得Vg1与Vg的压差能够达到越小，但是具体的M2的沟道宽度和M3的沟道长度需要根据实际的应用场景即电路的版图进行设计。本发明实施例对M2的沟道宽度以及M3的沟道长度的具体数值不作限定。

为了使得更好的理解上述像素驱动电路以及驱动电路的驱动方法，下面接合更为具体的实施例对上述所述像素电路的工作过程进行详细的说明。

图3是本发明一实施例提供的一种像素驱动电路的电路图，图5所示为本发明一实施例提供的像素电路的驱动信号时序图，如图5所示，一种像素驱动电路包括：

数据存储模块，配置为存储数据信号电压，数据存储模块包括电容C；

发光驱动模块，包括第一驱动晶体管1和第二驱动晶体管M2，第一驱动晶体管M1的漏极与第二驱动晶体管M2的源极连接，第一驱动晶体管M1的源极接收电源电压VDD，第一驱动晶体管M1的漏极以及第二驱动晶体管M2的源极接收数据信号电压Vdata，第一驱动晶体管M1的栅极以及第二驱动晶体管M2的栅极分别与数据存储模块连接；

数据存储控制模块，包括第一开光晶体管M4和第二开关晶体管M5，其中，第一开关晶体管M4的栅极以及第二开关晶体管M5的栅极均接收第二扫描控制信号Scan2，第一开关晶体管M4的源极与第二驱动晶体管M2的漏极连接，第一开关晶体管M4的漏极与电容C的N1端连接。第二开关晶体管M5的源极接收数据信号电压，第二开关晶体管M5的漏极分别与第一驱动晶体管M1的漏极以及第二驱动晶体管M2的源极连接。

发光控制模块包括：第三开关晶体管M6和第四开关晶体管M7，第三开关晶体管M6的栅极以及第四开关晶体管M7的栅极均接收发光控制信号EM，第三开关晶体管M6以及第四开关晶体管M7在发光控制信号EM控制下导通或者截止；其中，第三开关晶体管M6的漏极与电容C的N2端连接，第三开关晶体管M6的源极与第一驱动晶体管M1的源极连接；第四开关晶体管M7的源极与第二驱动晶体管M2的漏极连接，第四开关晶体管M7的漏极与发光器件的阳极连接。

发光器件，发光器件的阳极与发光驱动模块中的第四开关晶体管M7的漏极连接。

结合图5所示，图3所述的像素驱动电路的工作过程如下：

(1)初始化阶段T1，施加具有第一电压幅值的第一扫描信号Scan1至第一晶体管M3的栅极以及第二晶体管M8的栅极，具有第一电压幅值的第一扫描信号Scan1使得第一晶体管M3以及第二晶体管M8导通；施加具有第二电压幅值的第二扫描信号Scan2至第一开关晶体管M4的栅极以及第二开关晶体管M5的栅极，具有第二电压幅值的第二扫描信号Scan2使得第一开关晶体管M4截止、第二开关晶体管M5也截止；施加具有第二电压幅值的发光控制信号EM至第四开关晶体管M7的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6截止、第四开关晶体管M7也截止。

由于第二晶体管M8导通，发光器件的阳极电压为具有第一电压幅值的V_scan1，将发光器件的阳极电位拉低，保证OLED反转形成黑态。第一晶体管M3导通使得电容C的N1端的电压为具有第一电压幅值的V_scan1，清除电容C的N1端存储的电位。

(2)第一次数据写入阶段T2：

施加具有第一电压幅值的第一扫描信号Scan1至第一晶体管M3的栅极以及第二晶体管M8的栅极，具有第一电压幅值的第一扫描信号Scan1使得第一晶体管M3以及第二晶体管M8导通，第一晶体管M3的栅极与漏极短接，第一晶体管M3相当于一个TFT二极管。施加具有第一电压幅值的第二扫描信号Scan2至第一开关晶体管M4的栅极以及第二开关晶体管M5的栅极，具有第一电压幅值的第二扫描信号Scan2使得第一开关晶体管M4导通、第二开关晶体管M5也导通。第二驱动晶体管M2的栅极与第二驱动晶体管M2的漏极连接，即第二驱动晶体管M2的栅极漏极短接，使得第二驱动晶体管M2相当于TFT二极管。施加具有第二电压幅值的发光控制信号EM至第四开关晶体管M7的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6截止、第四开关晶体管M7也截止。

由于第一开关晶体管M4导通、第二开关晶体管M5也导通，数据信号电压Vdata经第二驱动晶体管M2以及第一晶体管M3流向Scan1。令Vscan1的电压为VL，电容C的N1端的电压为Vg，则流过第二驱动晶体管M2的电流I_M2为：

流经第一晶体管M3的电流I_M3为：

其中，公式(1)中，W1、L1、Vth₁分别为第二驱动晶体管M2的沟道宽度、沟道长度以及阈值电压；公式(2)中W2、L2、Vth₂分别为第一晶体管M3的沟道宽度、沟道长度以及阈值电压。由于第二驱动晶体管M2和第一晶体管M3时串联的关系，因此I_M2等于I_M3，即：

令

从而得出Vg

(3)第二次数据写入阶段T3：

施加具有第二电压幅值的第一扫描信号Scan1至第一晶体管M3的栅极以及第二晶体管M8的栅极，具有第二电压幅值的第一扫描信号Scan1使得第一晶体管M3以及第二晶体管M8均截止。施加具有第一电压幅值的第二扫描信号Scan2至第一开关晶体管M4的栅极以及第二开关晶体管M5的栅极，具有第一电压幅值的第二扫描信号Scan2使得第一开关晶体管M4导通、第二开关晶体管M5也导通。施加具有第二电压幅值的发光控制信号EM至第四开关晶体管M7的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6截止、第四开关晶体管M7也截止。

由于第二驱动晶体管M2以及第一驱动晶体管M1的导通，Vdata传输至电容C的N1端。此时，设N1端的电压Vg1＝Vdata+Vth (6)

Vg1与Vg之间的差为：

由于在第一次数据写入时，电容N1端已经存在电压，使得在第二次数据写入时的写入起点电压较高，因此在数据进行第二次写入时，数据写入终点的电压与数据写入起点的电压压差较小，从而使得第二次数据写入时的写入速度加快，降低了数据电压在写入的过程中的衰减，使得数据写入后电容C的N1点的电压损失少。

当第二驱动晶体管M2的沟道宽度大于第一晶体管M3的沟道宽度；且第二驱动晶体管M2的沟道长度小于第一晶体管M3的沟道长度。即上式(4)中L1<L2，W2<W1，因此使得β较小，因此(1+β)/β也较大，因此，Vg1与Vg之间的差无限接近于零，即Vg无限接近于Vg1，数据信号电压写入的越充分。

由于Vg1与Vg之间的差无限趋于零，因此实际工作中电容C的N1端的电压Vg1＝Vdata+Vth。

(4)显示器件发光阶段T4：

施加具有第二电压幅值的第一扫描信号Scan1至第一晶体管M3的栅极以及第二晶体管M8的栅极，具有第二电压幅值的第一扫描信号Scan1使得第一晶体管M3以及第二晶体管M8均截止。施加具有第二电压幅值的第二扫描信号Scan2至第一开关晶体管M4的栅极以及第二开关晶体管M5的栅极，具有第二电压幅值的第二扫描信号Scan2使得第一开关晶体管M4截止、第二开关晶体管M5也截止。施加具有第一电压幅值的发光控制信号EM至第四开关晶体管M7的栅极以及第三开关晶体管M6的栅极，具有第一电压幅值的发光控制信号EM使得第三开关晶体管M6导通、第四开关晶体管M7也导通。

由于第三开关晶体管M6与第四开关晶体管M7均导通，由于第一驱动晶体管M1与第二驱动晶体管M2的栅极连通，因此第一驱动晶体管M1与第二驱动晶体管M2相当于一个长沟道的驱动晶体管，并在电源电压VDD的作用下产生电流I提供给显示器件，驱动显示器件发光。根据上述第二次数据写入阶段T3后，Vg1＝Vdata+Vth，因此流经驱动显示器件的电流I为：

由于在数据信号电压写入阶段时，电容C的N1点的电压损失少，因此也降低了发光器件的电流的差异，使得流经发光器件的电流恒定，进而使得像素的亮度较为均匀。

应当理解，本发明上述实施例提供的晶体管，例如第一驱动晶体管M1、第二驱动晶体管M2、第一开关晶体管M4、第二开关晶体管M5、第三开关晶体管M6、第四开关晶体管M7、第一晶体管M3以及第二晶体管M8均为PMOS管，第一电压幅值为低电平的电压值、第二电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素电路中的多个晶体管部分为PMOS管，部分为NMOS管，施加在相应晶体管上的电压幅值随着晶体光的种类而改变，例如在同一个像素电路中，若第一开关晶体管M4、第二开关晶体管M5均为PMOS管，则施加在第一开关晶体管M4、第二开关晶体管M5上的第一电压幅值则为低电平的电压值；若第三开关晶体管M6以及第四开关晶体管M7均为NMOS管，则施加在第三开关晶体管M6以及第四开关晶体管M7的发光控制信号的第一电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路中的晶体管的种类以及施加在相应晶体管上的信号电压幅值不做限定。

以上描述了8T1C像素驱动电路在时序的控制下的工作过程，但是应当理解，为了更方便的提供第一扫描信号Scan1、第二扫描信号Scan2以及发光控制信号EM的驱动电路的设置，在初始化阶段T1、第一次数据写入阶段T2、第二次数据写入阶段T3之间还可以设置过渡阶段，因此，本发明实施例对像素驱动电路的工作阶段中是否还设置过渡阶段不做限定。

本发明实施例还提供了一种显示装置，包括如前述所述的像素驱动电路。

在一实施例中，显示装置还包括：控制器，所述控制器配置为执行以下步骤：

将具有第一电压幅值的第一扫描控制信号Scan1传输至补偿模块，使得补偿模块分别与数据存储模块以及所述发光驱动模块电连接；以及，

将具有第二电压幅值的第一扫描控制信号Ssan2传输至所述补偿，使得补偿模块分别与数据存储模块以及发光驱动模块断开电连接。

在一实施例中，补偿模块包括：第一晶体管，第一晶体管的栅极与漏极连接，第一晶体管的栅极接收第一扫描控制信号，第一晶体管的源极分别与数据存储模块以及第二驱动晶体管的漏极连接。所述控制器配置为执行以下步骤：

(1)将具有第一电压幅值的第一扫描控制信号传输至补偿模块，所述补偿模块中的第一晶体管导通，将具有第一电压幅值的第二扫描控制信号传输至数据存储控制模块，所述第一开关晶体管导通，使得所述第二驱动晶体管的栅极和漏极连接，数据信号电压第一次存入数据存储模块；

(2)将具有第二电压幅值的第一扫描控制信号至所述补偿模块，所述补偿模块中的第一晶体管处于截止，使得所述第二驱动晶体管的栅极与漏极断开连接，所述数据信号电压第二次存入数据存储模块。

本发明实施例提供的显示装置，在控制器的控制下，像素电路中的数据信号电压经两次存储到数据存储模块中，第一次存储后抬高了数据存储模块的电压，在第二次存储时，储存前后的压差较小，加快了数据信号电压的存储速度，从而减少了数据信号电压在存储时的电压衰减，因此降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

其中控制器在执行上述步骤时，如何实现数据信号电压两次存储在数据存储模块中，如前述所述的像素驱动电路的驱动方法中所述，在此不再做赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

数据存储模块，配置为存储数据信号电压；

发光驱动模块，包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的漏极与所述第二驱动晶体管的源极连接，所述第一驱动晶体管的栅极以及第二驱动晶体管的栅极分别与所述数据存储模块连接；当所述数据信号电压传输至所述数据存储模块时，所述第二驱动晶体管的漏极与所述第二驱动晶体管的栅极连接；以及，

补偿模块，所述补偿模块用于补偿所述数据信号电压传输至所述数据存储模块时的电压损耗。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿模块包括：第一晶体管，所述第一晶体管的栅极与漏极连接，所述第一晶体管的栅极接收第一扫描控制信号，所述第一晶体管的源极分别与所述数据存储模块以及第二驱动晶体管的漏极连接。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第二驱动晶体管的沟道宽度大于所述第一晶体管的沟道宽度；和/或，所述第二驱动晶体管的沟道长度小于所述第一晶体管的沟道长度。

4.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

发光器件，所述发光器件的阳极与所述发光驱动模块连接；和，

数据存储控制模块，包括至少一个开关晶体管，所述数据存储控制模块接收第二扫描控制信号，所述数据存储控制模块根据所述第二扫描控制信号控制所述数据信号电压是否存入所述数据存储模块；和/或，

串联在电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块包括至少一个开关晶体管；所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极连接。

5.根据权利要求4所述的像素驱动电路，其特征在于：

所述像素驱动电路包括数据存储控制模块，所述数据存储控制模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的栅极以及所述第二开关晶体管的栅极均接收第二扫描控制信号；所述第一开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第一开关晶体管的漏极与所述数据存储模块连接；所述第二开关晶体管的源极接收所述数据信号电压，所述第一开关晶体管的漏极分别与所述第一驱动晶体管的漏极以及所述第二驱动晶体管的源极连接。

6.根据权利要求4所述的像素驱动电路，其特征在于：

所述像素驱动电路包括所述发光控制模块，所述发光控制模块包括：第三开关晶体管和第四开关晶体管，所述第三开关晶体管的栅极以及所述第四开关晶体管的栅极均接收发光控制信号，所述第三开关晶体管以及所述第四开关晶体管在所述发光控制信号控制下导通或者截止；其中，所述第三开关晶体管的漏极与所述数据存储模块连接，所述第三开关晶体管的源极与所述第一驱动晶体管的源极连接；所述第四开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第四开关晶体管的漏极与所述发光器件的阳极连接。

7.根据权利要求2所述的像素驱动电路，其特征在于，还包括：

发光器件，所述发光器件的阳极与所述发光驱动模块连接；

其中，所述补偿模块还包括第二晶体管，所述第二晶体管的栅极接收第一扫描控制信号，所述第二晶体管的栅极与所述第二晶体管的漏极连接，所述第二晶体管的源极与所述发光器件的阳极连接。

8.一种显示装置，其特征在于，包括：

如权利要求1-6任一项所述的像素驱动电路；以及，

控制器，所述控制器配置为执行以下步骤：

将具有第一电压幅值的第一扫描控制信号传输至补偿模块，使得所述补偿模块分别与所述数据存储模块以及所述发光驱动模块电连接；以及，

将具有第二电压幅值的第一扫描控制信号传输至所述补偿，使得所述补偿模块分别与所述数据存储模块以及所述发光驱动模块断开电连接。

9.一种如权利要求1至6任一项所述的像素驱动电路的驱动方法，包括：

施加具有第一电压幅值的第一扫描控制信号至补偿模块，具有所述第一电压幅值的所述第一扫描控制信号使所述补偿模块分别与所述数据存储模块以及所述发光驱动模块电连接；以及，

施加具有第二电压幅值的第一扫描控制信号至所述补偿模块，具有所述第二电压幅值的所述第一扫描控制信号使所述补偿模块分别与所述数据存储模块以及所述发光驱动模块断开电连接。

10.根据权利要求9所述的驱动方法，其特征在于，所述第一电压幅值等于所述数据信号电压的最大值与所述数据信号电压的最小值的平均值。