CN109585493B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109585493B
CN109585493B CN201810699680.9A CN201810699680A CN109585493B CN 109585493 B CN109585493 B CN 109585493B CN 201810699680 A CN201810699680 A CN 201810699680A CN 109585493 B CN109585493 B CN 109585493B
Authority
CN
China
Prior art keywords
connection line
layer
sensing
line
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810699680.9A
Other languages
English (en)
Other versions
CN109585493A (zh
Inventor
崔熙东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109585493A publication Critical patent/CN109585493A/zh
Application granted granted Critical
Publication of CN109585493B publication Critical patent/CN109585493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种通过在子像素的修复工艺中容易地切割信号线来提高修复成功率并且防止信号线的短路的显示装置。显示装置包括：位于第一基板上的子像素，每个子像素包括设置有发光元件的发光区和设置有用于驱动发光元件的电路的电路区；以及位于电路区中并连接至子像素的第一电力连接线、感测连接线以及至少一条栅极线。第一电力连接线和感测连接线中至少之一的一部分的堆叠层的数目小于栅极线的堆叠层的数目。

Description

显示装置
技术领域
本公开涉及显示装置，并且更具体地涉及通过在子像素的修复工艺中容易地切割信号线来提高修复成功率并且防止信号线的短路的显示装置。
背景技术
随着信息社会的发展，对显示图像的显示装置的需求正在以不同方式增加。在显示装置的领域中，大尺寸阴极射线管(CRT)已迅速被具有薄型、重量轻和大尺寸屏幕的优点的平板显示器(FPD)所取代。平板显示器的示例包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器和电泳显示器(EPD)。
OLED显示器包括能够自身发光的自发光元件，并且具有响应时间快、发光效率高、亮度高和视角宽的优点。具体地，OLED显示器可以在柔性塑料基板上制造。此外，与等离子体显示面板或无机电致发光显示器相比，OLED显示器具有驱动电压更低、功耗更低以及色调更好的优点。
OLED显示器可以执行修复工艺用于在制造工艺期间修复基板上的部件的缺陷或使有缺陷的子像素变暗。用于修复工艺的变暗操作可以将激光施加到特定信号线并使特定信号线短路，从而使子像素变暗。然而，取决于信号线的厚度、堆叠结构或位置等，修复工艺的成功率降低，并且OLED显示器的部件受损。
发明内容
本公开提供了一种能够通过在子像素的修复工艺中容易地切割信号线来提高修复成功率并且防止信号线的短路的显示装置。
在一个方面中，提供了一种显示装置，其包括位于第一基板上的子像素，每个子像素包括设置有发光元件的发光区和设置有用于驱动发光元件的电路的电路区；以及位于电路区中且连接至子像素的第一电力连接线、感测连接线以及至少一条栅极线，其中第一电力连接线和感测连接线中至少之一的一部分的堆叠层的数目少于栅极线的堆叠层的数目。
第一电力连接线从第一电力线连接至子像素，并且感测连接线从感测线连接至子像素。
每个子像素还包括感测晶体管，所述感测晶体管位于电路区中并且包括栅电极、半导体层、源电极和漏电极。感测连接线连接至感测晶体管的漏电极，并且栅极线连接至感测晶体管的栅电极作为一体。
栅电极和源电极各自具有至少包括上层和下层的双层的结构。
栅电极的上层和源电极的上层由相同的材料形成，并且栅电极的下层和源电极的下层由相同的材料形成。
漏电极、第一电力连接线和感测连接线各自具有单层结构。
漏电极、第一电力连接线和感测连接线由与栅电极的下层和源电极的下层相同的材料形成。
漏电极、第一电力连接线和感测连接线各自具有至少一层的结构。
漏电极具有包括上层和下层的双层结构。第一电力连接线和感测连接线中的至少之一在修复部中具有单层结构并且在除修复部之外的区域中具有双层结构。
第一电力连接线和感测连接线各自具有包括下层的单层结构并且具有包括上层和下层的双层结构。
漏电极、第一电力连接线和感测连接线中的每一者的下层由与栅电极的下层相同的材料形成。漏电极、第一电力连接线和感测连接线中的每一者的上层由与栅电极的上层相同的材料形成。
附图说明
附图可以被包括以提供对本公开的进一步理解，并且被并入本说明书且构成本说明书的一部分，其示出了本公开的实施方案，并且与描述一起用于解释本公开的不同原理。
图1是根据本公开的一个实施方案的有机发光二极管(OLED)显示器的示意性框图。
图2示意性地示出了子像素的电路配置。
图3详细地示出了子像素的电路配置。
图4示出了显示面板的截面图的示例。
图5示意性地示出了根据本公开的一个实施方案的子像素的平面布局。
图6详细地示出了根据本公开的一个实施方案的图5的电路区。
图7是沿图6的线I-I’截取的截面图。
图8示意性地示出了根据本公开的一个实施方案的子像素的平面布局。
图9是根据本公开的一个实施方案的第一子像素的平面图。
图10是沿图9的线II-II’和III-III’截取的截面图。
图11是根据本公开的另一实施方案的第一子像素的平面图。
图12是沿图11的线IV-IV’和V-V’截取的截面图。
具体实施方式
现在将详细参考本公开的实施方案，其示例在附图中示出。只要有可能，在全部附图中将使用相同的附图标记来指代相同或相似的部分。将要注意的是，如果确定已知技术会误导本公开的实施方案，则将省略对已知技术的详细描述。在下面的解释中使用的各个元件的名称仅仅是为了方便书写说明书而选择的，并且因此可能与实际产品中使用的不同。在描述位置关系时，当结构被描述为位于另一个结构“上或上方”、“下或下方”、“邻近”另一结构时，该描述应该被解读为包括所述结构彼此直接接触的情况以及其间设置有第三结构的情况。
根据本公开的实施方案的显示装置是其中显示元件形成在玻璃基板或柔性基板上的显示装置。显示装置的示例包括有机发光二极管(OLED)显示器、液晶显示器(LCD)和电泳显示器。作为示例，使用OLED显示器来描述本公开的实施方案。OLED显示器包括使用有机材料形成在用作阳极的第一电极与用作阴极的第二电极之间的有机层。OLED显示器是自发光显示器，其被配置成通过使从第一电极接收的空穴和从第二电极接收的电子在有机层内部复合来形成空穴-电子对(即激子)，并且通过在激子返回到基态时产生的能量发光。
图1是根据本公开的一个实施方案的OLED显示器的示意性框图。图2示意性地示出了子像素的电路配置。图3详细地示出了子像素的电路配置。图4示出了显示面板的截面图的示例。
如图1所示，根据本公开的一个实施方案的OLED显示器可以包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。
图像处理单元110输出从外部提供的数据信号DATA、数据使能信号DE等。除了数据使能信号DE之外，图像处理单元110还可以输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个。为了便于解释，没有示出这些信号。
定时控制器120接收来自图像处理单元110的数据信号DATA和驱动信号，驱动信号包括数据使能信号DE、垂直同步信号、水平同步信号、时钟信号等。基于驱动信号，定时控制器120输出用于控制扫描驱动器140的操作定时的栅极定时控制信号GDC和用于控制数据驱动器130的操作定时的数据定时控制信号DDC。
响应于从定时控制器120接收的数据定时控制信号DDC，数据驱动器130采样并锁存从定时控制器120接收的数据信号DATA，并将锁存的数据信号DATA转换为伽玛参比电压以输出伽玛参比电压。数据驱动器130将数据信号DATA输出至数据线DL1至DLn。数据驱动器130可以形成为集成电路(IC)。
响应于从定时控制器120提供的栅极定时控制信号GDC，扫描驱动器140输出扫描信号。扫描驱动器140将扫描信号输出至栅极线GL1至GLm。扫描驱动器140可以形成为IC或者以板内栅极(gate-in-panel，GIP)方式形成在显示面板150上。
响应于分别从数据驱动器130和扫描驱动器140接收的数据信号DATA和扫描信号，显示面板150显示图像。显示面板150包括被配置为显示图像的子像素SP。
子像素SP可以包括红色子像素、绿色子像素和蓝色子像素，或者可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。此外，根据发光特性，一个或更多个子像素SP可以具有不同的发光区。
如图2所示，每个子像素可以包括开关晶体管SW、驱动晶体管DR、电容器Cst、补偿电路CC和有机发光二极管OLED。
开关晶体管SW执行开关操作，使得通过第一数据线DL1提供的数据信号响应于通过第一栅极线GL1提供的扫描信号作为数据电压被存储在电容器Cst中。驱动晶体管DR使驱动电流根据存储在电容器Cst中的数据电压在第一电力线(或称为“高电位电力线”)EVDD和第二电力线(或称为“低电位电力线”)EVSS之间流动。有机发光二极管OLED利用驱动晶体管DR提供的驱动电流发光。
补偿电路CC被添加到子像素并且补偿包括驱动晶体管DR的阈值电压等的特性。补偿电路CC包括一个或更多个晶体管。根据不同实施方案，补偿电路CC的配置可以根据外部补偿方法进行不同地改变，并在下面参照图3进行描述。
如图3所示，补偿电路CC可以包括感测晶体管ST和感测线(或称为“参比线”)VREF。感测晶体管ST连接在感测线VREF与电耦合到驱动晶体管DR的源电极和有机发光二极管OLED的阳极电极的节点(以下称为“感测节点”)之间。感测晶体管ST可以将通过感测线VREF传输的感测电压(或称为“初始电压”)提供至驱动晶体管DR的感测节点，或者可以感测驱动晶体管DR的感测节点的电压或电流或感测线VREF的电压或电流。
开关晶体管SW的第一电极连接至第一数据线DL1，并且开关晶体管SW的第二电极连接至驱动晶体管DR的栅电极。驱动晶体管DR的第一电极连接至第一电力线EVDD，并且驱动晶体管DR的第二电极连接至有机发光二极管OLED的阳极电极。电容器Cst的第一电极连接至驱动晶体管DR的栅电极，并且电容器Cst的第二电极连接至有机发光二极管OLED的阳极电极。有机发光二极管OLED的阳极电极连接至驱动晶体管DR的第二电极，并且有机发光二极管OLED的阴极电极连接至第二电力线EVSS。感测晶体管ST的第一电极连接至感测线VREF，并且感测晶体管ST的第二电极连接至感测节点，即有机发光二极管OLED的阳极电极和驱动晶体管DR的第二电极。
根据外部补偿算法(或根据补偿电路的配置)，感测晶体管ST的操作时间可以与开关晶体管SW的操作时间相似(或相同)或不同。例如，开关晶体管SW的栅电极可以连接至第一栅极线GL1a，并且感测晶体管ST的栅电极可以连接至第二栅极线GL1b。在这种情况下，扫描信号(Scan)可以被发送至第一栅极线GL1a，并且感测信号(Sense)可以被发送至第二栅极线GL1b。作为另一示例，开关晶体管SW的栅电极和感测晶体管ST的栅电极可以共享第一栅极线GL1a或第二栅极线GL1b，因此开关晶体管SW和感测晶体管ST的栅电极可以被连接。
感测线VREF可以连接至数据驱动器，例如图1中所示的数据驱动器130。在这种情况下，数据驱动器可以在实时图像的非显示时段或N帧周期期间感测子像素的感测节点，并且可以产生感测的结果，其中N是等于或大于1的整数。开关晶体管SW和感测晶体管ST可以同时导通。在这样的情况下，根据数据驱动器的时分驱动方法，使用感测线VREF的感测操作和输出数据信号的数据输出操作彼此分离(或区分)。
此外，根据感测结果的补偿目标可以是数字数据信号、模拟数据信号、伽玛信号等。用于基于感测结果产生补偿信号(或补偿电压)的补偿电路可以在数据驱动器内部、定时控制器内部或作为单独的电路来实现。
遮光层LS可以仅设置在驱动晶体管DR的沟道区下方。或者，遮光层LS可以设置在驱动晶体管DR的沟道区下方以及在开关晶体管SW和感测晶体管ST的沟道区下方。遮光层LS可以简单地用于屏蔽外部光。此外，遮光层LS可以连接至另一电极或另一条线并用作构成电容器的电极等。因此，遮光层LS可以设置为由金属形成的多层元件(例如，不同金属的多层)，以具有遮光特性。
作为示例，图3示出了具有3T(晶体管)1C(电容器)配置的子像素，其包括开关晶体管SW、驱动晶体管DR、电容器Cst、有机发光二极管OLED和感测晶体管ST。然而，当将补偿电路CC添加到子像素时，子像素可以具有不同配置，例如3T2C、4T2C、5T1C和6T2C。
如图4所示，子像素形成在第一基板(或称为“薄膜晶体管基板”)SUB1的显示区AA上，并且每个子像素可以具有图3中所示的电路结构。显示区AA上的子像素被保护膜(或称为“保护基板”)SUB2密封。在图4中，附图标记“NA”表示显示面板150的非显示区。第一基板SUB1可以由诸如玻璃的刚性或半刚性材料形成，或者其可以由柔性材料形成。
子像素布置在第一基板SUB1的表面上，并且根据第一基板SUB1的取向可以按照红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G)子像素的顺序水平或垂直排列在显示区AA上。红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G)子像素一起形成一个像素P。然而，实施方案不限于此。例如，子像素的排列顺序可以根据发光材料、发光区、补偿电路的配置(或结构)等而被不同地改变。此外，红色(R)子像素、蓝色(B)子像素和绿色(G)子像素可以形成一个像素P。
图5示意性地示出了根据本公开的一个实施方案的子像素的平面布局。图6详细示出了根据本公开的一个实施方案的图5的电路区。图7是沿图6的线I-I’截取的截面图。
如图4和图5所示，在第一基板SUB1的显示区AA上形成有各自具有发光区EMA和电路区DRA的第一子像素SPn1至第四子像素SPn4。在发光区EMA中形成有机发光二极管(或发光元件)，并且在电路区DRA中形成有包括用于驱动有机发光二极管的开关晶体管、感测晶体管、驱动晶体管等的电路。在第一子像素SPn1至第四子像素SPn4中，发光区EMA中的有机发光二极管根据电路区DRA中的开关晶体管和驱动晶体管的操作而发光。线区WA设置在相邻于第一子像素SPn1至第四子像素SPn4中的每一个的侧面的区域中。即，线区WA可以是包括各子像素之间的所有区域的复合区域。在线区WA中设置有第一电力线EVDD、感测线VREF以及第一数据线DL1至第四数据线DL4。第一栅极线GL1a和第二栅极线GL1b设置成跨经第一子像素SPn1至第四子像素SPn4。
诸如第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4的线以及构成薄膜晶体管的电极位于不同的层上，但是彼此通过接触孔(或通孔)电连接。感测线VREF通过感测连接线VREFC连接至第一子像素SPn1至第四子像素SPn4中的每一个的感测晶体管(未示出)。第一电力线EVDD通过第一电力连接线EVDDC连接至第一子像素SPn1至第四子像素SPn4中的每一个的驱动晶体管(未示出)。第一栅极线GL1a和第二栅极线GL1b连接至第一子像素SPn1至第四子像素SPn4中的每一个的感测晶体管和驱动晶体管。
参照图6，以第一子像素SPn1的结构为例进行描述。
参照图5和图6，第一子像素SPn1被定义为第一栅极线GL1a和第二栅极线GL1b与第一数据线DL1的交叉。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO设置在发光区EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW布置在电路区DRA中。具体地，感测晶体管ST包括栅电极240、漏电极250D、源电极250S和半导体层220。感测晶体管ST的漏电极250D与从图5中所示的感测线VREF连接的感测连接线VREFC一体化。
在图6中所示的每个子像素中，沿水平方向布置的线例如第一栅极线GL1a和第二栅极线GL1b、感测连接线VREFC和第一电力连接线EVDDC可以由栅电极材料制成。此外，沿垂直方向布置的线例如第一数据线DL1和第一电力线EVDD可以由遮光材料制成。
参照示出感测晶体管ST和感测连接线VREFC的截面结构的图7，在第一基板SUB1上设置有由遮光材料制成的第一数据线DL1，并且在第一数据线DL1上设置有缓冲层BUF。在缓冲层BUF上设置有半导体层220，并且在半导体层220上设置有栅极绝缘层GI。在栅极绝缘层GI上设置有栅电极240、源电极250S、漏电极250D以及与漏电极250D一体化的感测连接线VREFC。栅电极240、半导体层220、源电极250S和漏电极250D构成感测晶体管ST。在感测晶体管ST上设置有钝化层PAS和外覆层OC，并且在外覆层OC上设置有有机层EML和用作阴极电极的第二电极CAT。
在制造具有图6和图7所示结构的显示面板的工艺中，可执行修复工艺以修复第一基板上的部件的缺陷或使有缺陷的子像素变暗。例如，沿水平方向布置的第一电力连接线EVDDC或感测连接线VREFC的修复部RPL可以在修复工艺中被激光切割。在这种情况下，第一电力连接线EVDDC和感测连接线VREFC采用与栅电极相同的材料被配置成与栅电极相同的结构。更具体地，第一电力连接线EVDDC和感测连接线VREFC各自具有包括上铜(Cu)层254和在Cu层254下方的下钼钛(MoTi)层252的双层结构。尽管下MoTi层252薄至具有
Figure BDA0001713979740000081
至
Figure BDA0001713979740000082
的厚度，具有低电阻特性的上Cu层254厚至具有
Figure BDA0001713979740000084
至
Figure BDA0001713979740000083
厚度。因此，由于通过激光照射非常难以激光切割厚Cu层254，所以修复工艺的成功率降低。此外，当大量的激光照射到厚Cu层254上时，由于高温而从Cu层254流出的铜可能接触位于Cu层254上的第二电极CAT，由此产生短路。
在下文中，将描述能够增加根据本公开的实施方案的OLED显示器的修复成功率并防止不良短路的示例。
<实施方案>
图8示意性地示出了根据本公开的一个实施方案的子像素的平面布局。图9是根据本公开的一个实施方案的第一子像素的平面图。图10是沿图9的线II-II’和III-III’截取的截面图。图11是根据本公开的另一实施方案的第一子像素的平面图。图12是沿图11的线IV-IV’和V-V’截取的截面图。
参照图8，根据本公开的一个实施方案的OLED显示器通过第一栅极线GL1a和第二栅极线GL1b与第一数据线DL1至第四数据线DL4的交叉限定第一子像素SPn1至第四子像素SPn4。更具体地，分别连接至第一数据线DL1至第四数据线DL4的第一子像素SPn1至第四子像素SPn4共同连接至感测线VREF。感测线VREF直接连接至第二子像素SPn2和第三子像素SPn3，并且通过感测连接线VREFC连接至第一子像素SPn1和第四子像素SPn4。第一电力线EVDD设置在第一子像素SPn1和第四子像素SPn4中的每一个的一个边缘处。更具体地，第一电力线EVDD直接连接至分别与第一电力线EVDD相邻的第一子像素SPn1和第四子像素SPn4，并且通过第一电力连接线EVDDC连接至第二子像素SPn2和第三子像素SPn3。
有机发光二极管OLED的第一电极ANO被设置在第一子像素SPn1至第四子像素SPn4中的每一个的发光区EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW设置在第一子像素SPn1至第四子像素SPn4中的每一个的电路区DRA中。具体地，感测晶体管ST包括栅电极240、漏电极250D、源电极250S和半导体层220。感测晶体管ST的漏电极250D与从感测线VREF连接的感测连接线VREFC一体化。第一电力线EVDD通过第一电力连接线EVDDC连接至第一子像素SPn1至第四子像素SPn4的驱动晶体管DR。第一电力线EVDD通过第一电力连接线EVDDC连接至第一子像素SPn1至第四子像素SPn4的每个驱动晶体管DR。第一栅极线GL1a和第二栅极线GL1b连接至第一子像素SPn1至第四子像素SPn4中的每一个的感测晶体管ST和驱动晶体管SW。
参照图8和图9，以第一子像素SPn1的结构为例进行说明。
参照图8和图9，第一子像素SPn1被限定为第一栅极线GL1a和第二栅极线GL1b与第一数据线DL1的交叉。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO被设置在第一子像素SPn1的发光区EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW被设置在第一子像素SPn1的电路区DRA中。具体地，感测晶体管ST包括栅电极240、漏电极250D、源电极250S和半导体层220。感测晶体管ST的漏电极250D与从感测线VREF连接的感测连接线VREFC一体化。
在本公开的实施方案中，沿水平方向布置的线例如第一栅极线GL1a和第二栅极线GL1b、感测连接线VREFC和第一电力连接线EVDDC可以由栅电极材料制成。此外，沿垂直方向布置的线例如第一数据线DL1和第一电力线EVDD可以由遮光材料制成。
在本文公开的实施方案中，第一电力连接线EVDDC和感测连接线VREFC中至少之一的一部分的堆叠层的数目小于第一栅极线GL1a和第二栅极线GL1b中的每一个的堆叠层的数目。更具体地，第一栅极线GL1a和第二栅极线GL1b各自具有至少两层结构，并且第一电力连接线EVDDC和感测连接线VREFC的部分各自具有单层结构。
参照图10，在第一基板SUB1上设置有由遮光材料制成的第一数据线DL1(参见图4)，并且在第一数据线DL1上设置有缓冲层BUF。在缓冲层BUF上设置有半导体层220，并且在半导体层220上设置有栅极绝缘层GI。在栅极绝缘层GI上设置有栅电极240、源电极250S、漏电极250D以及与漏电极250D一体化的感测连接线VREFC。栅电极240、半导体层220、源电极250S和漏电极250D构成感测晶体管ST。第一电力连接线EVDDC设置在栅绝缘层GI上，因此栅极绝缘层GI与栅电极240、源电极250S和漏电极250D间隔开。在感测晶体管ST和第一电力连接线EVDDC上设置有钝化层PAS和外覆层OC，并且在外覆层OC上设置有有机层EML和用作阴极电极的第二电极CAT。
在本文公开的实施方案中，栅电极240具有包括上栅极层GUP和下栅极层GLP的双层结构，源电极250S具有包括上源极层SUP和下源极层SLP的双层结构。即，栅电极240和源电极250S具有相同的结构。尽管未示出，但是第一栅极线GL1a和第二栅极线GL1b具有与栅电极240相同的结构。因此，上栅极层GUP和上源极层SUP由相同的材料形成，并且下栅极层GLP和下源极层SLP由相同的材料形成。上栅极层GUP和上源极层SUP可以由低电阻金属(例如，铜(Cu))形成并且可以具有
Figure BDA0001713979740000101
至
Figure BDA0001713979740000102
的厚度。
另一方面，漏电极250D、感测连接线VREFC和第一电力连接线EVDDC各自具有单层结构。当制造栅电极240和源电极250S时，漏电极250D、感测连接线VREFC和第一电力连接线EVDDC被配置为双层结构，但是执行蚀刻工艺以去除漏电极250D、感测连接线VREFC和第一电力连接线EVDDC中的每一个的厚Cu层。结果，它们各自具有单层结构。漏电极250D、感测连接线VREFC和第一电力连接线EVDDC可以由与下栅极层GLP和下源极层SLP相同的材料形成。
下栅极层GLP、下源极层SLP、漏电极250D、感测连接线VREFC和第一电力连接线EVDDC可以由铝(Al)、钼(Mo)、镍(Ni)、金(Au)、铬(Cr)、钛(Ti)、银(Ag)、镁(Mg)或其合金以及透明金属氧化物层诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。优选地，它们可以由钼钛(MoTi)形成。下栅极层GLP、下源极层SLP、漏电极250D、感测连接线VREFC和第一电力连接线EVDDC可以具有
Figure BDA0001713979740000111
至
Figure BDA0001713979740000112
的厚度。即，漏电极250D、感测连接线VREFC和第一电力连接线EVDDC形成为薄至具有
Figure BDA0001713979740000113
至
Figure BDA0001713979740000114
的厚度。
在本公开的实施方案中，感测连接线VREFC和第一电力连接线EVDDC中的每一者被配置为单层结构，并因此被形成得薄。因此，由于将在其上执行修复工艺的修复部RPL在感测连接线VREFC和第一电力连接线EVDDC中形成得较薄，所以感测连接线VREFC和第一电力连接线EVDDC的修复部RPL可以在修复工艺中通过激光照射而容易地切割。结果，修复工艺的成功率可以提高。
此外，因为感测连接线VREFC和第一电力连接线EVDDC不具有厚Cu层，所以不会发生由于激光照射从其中流出铜的现象。结果，可以防止第二电极CAT与感测连接线VREFC和第一电力连接线EVDDC之间的短路。
参照图11和图12，描述根据本公开的另一实施方案的子像素的结构。
参照图11，第一子像素SPn1被定义为第一栅极线GL1a和第二栅极线GL1b与第一数据线DL1的交叉。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO设置在第一子像素SPn1的发光区EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW设置在第一子像素SPn1的电路区DRA中。具体地，感测晶体管ST包括栅电极240、漏电极250D、源电极250S和半导体层220。感测晶体管ST的漏电极250D与从感测线VREF连接的感测连接线VREFC一体化。
在本发明的实施方案中，沿水平方向布置的线例如第一栅极线GL1a和第二栅极线GL1b、感测连接线VREFC和第一电力连接线EVDDC可以由栅电极材料制成。此外，沿垂直方向布置的线例如第一数据线DL1和第一电力线EVDD可以由遮光材料制成。
第一栅极线GL1a和第二栅极线GL1b各自具有至少两层结构。具体地，感测连接线VREFC和第一电力连接线EVDDC各自具有双层结构，但是其部分区域具有单层结构。在本文公开的实施方案中，部分区域可以是在修复工艺中将在其上执行激光切割操作的修复部RPL。即，根据本公开的实施方案的感测连接线VREFC和第一电力连接线EVDDC具有双层结构，但是在修复部RPL中可以具有单层结构。修复部RPL可以布置在任何地方，只要感测连接线VREFC和第一电力连接线EVDDC是连接至每个子像素的路径即可。
更具体地，参照图12，在第一基板SUB1上设置有由遮光材料制成的第一数据线DL1(参见图4)，并且在第一数据线DL1上设置有缓冲层BUF。在缓冲层BUF上设置有半导体层220，并且在半导体层220上设置有栅极绝缘层GI。在栅极绝缘层GI上设置有栅电极240、源电极250S、漏电极250D以及与漏电极250D一体化的感测连接线VREFC。栅电极240、半导体层220、源电极250S和漏电极250D构成感测晶体管ST。第一电力连接线EVDDC与栅电极240、源电极250S和漏电极250D间隔开地设置在栅极绝缘层GI上。在感测晶体管ST和第一电力连接线EVDDC上设置有钝化层PAS和外覆层OC，并且在外覆层OC上设置有有机层EML和用作阴极电极的第二电极CAT。
栅电极240具有包括上栅极层GUP和下栅极层GLP的双层结构，并且源电极250S具有包括上源极层SUP和下源极层SLP的双层结构。与图10不同，漏电极250D具有包括上漏极层DUP和下漏极层DLP的双层结构。即，栅电极240、源电极250S和漏电极250D具有相同的结构。尽管未示出，但是第一栅极线GL1a和第二栅极线GL1b具有与栅电极240相同的结构。因此，上栅极层GUP、上源极层SUP和上漏极层DUP由相同的材料形成，并且下栅极层GLP、下源极层SLP和下漏极层DLP由相同的材料形成。上栅极层GUP、上源极层SUP和上漏极层DUP可以由低电阻金属(例如，铜(Cu))形成并且可以具有
Figure BDA0001713979740000121
至
Figure BDA0001713979740000122
的厚度。
另一方面，感测连接线VREFC和第一电力连接线EVDDC具有双层结构，但是在修复部RPL中具有单层结构。当制造栅电极240、源电极250S和漏电极250D时，感测连接线VREFC和第一电力连接线EVDDC被配置为双层结构，但是执行蚀刻工艺以部分去除感测连接线VREFC和第一电力连接线EVDDC中的每一个的厚Cu层。结果，感测连接线VREFC和第一电力连接线EVDDC在修复部RPL中各自具有单层结构。
更具体地，感测连接线VREFC具有包括上感测层VUP和下感测层VLP的双层结构，并且修复部RPL中的感测连接线VREFC具有包括下感测层VLP的单层结构。此外，第一电力连接线EVDDC具有包括上电力层EUP和下电力层ELP的双层结构，并且修复部RPL中的第一电力连接线EVDDC具有包括下电力层ELP的单层结构。
下栅极层GLP、下源极层SLP、下漏极层DLP、下感测层VLP和下电力层ELP可以由铝(Al)、钼(Mo)、镍(Ni)、金(Au)、铬(Cr)、钛(Ti)、银(Ag)、镁(Mg)或其合金以及透明金属氧化物层诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。优选地，它们可以由钼钛(MoTi)形成。下栅极层GLP、下源极层SLP、下漏极层DLP、下感测层VLP和下电力层ELP可以具有
Figure BDA0001713979740000131
至
Figure BDA0001713979740000132
的厚度。因此，因为修复部RPL中的感测连接线VREFC和第一电力连接线EVDDC分别仅包括下感测层VLP和下电力层ELP，所以它们具有
Figure BDA0001713979740000133
至
Figure BDA0001713979740000134
的薄厚度。
在本公开的实施方案中，感测连接线VREFC和第一电力连接线EVDDC各自具有包括上层和下层的双层结构，但是在修复部RPL中具有通过去除上层而仅包括下层的单层结构。因为感测连接线VREFC和第一电力连接线EVDDC的修复部RPL分别仅包括下感测层VLP和下电力层ELP，所以感测连接线VREFC和第一电力连接线EVDDC的修复部RPL形成为薄的。因此，在稍后将要进行的修复工艺中，感测连接线VREFC和第一电力连接线EVDDC的薄修复部RPL可以通过激光照射而被容易地切割。结果，修复工艺的成功率可以提高。
此外，因为感测连接线VREFC和第一电力连接线EVDDC不具有厚Cu层，所以不会发生由于激光照射从其中流出铜的现象。结果，可以防止第二电极CAT与感测连接线VREFC和第一电力连接线EVDDC之间的短路。
如上所述，根据本公开的实施方案的OLED显示器以单层结构配置第一电力连接线和感测连接线的修复部，因此可以提高修复成功率并防止第二电极与第一电力连接线和感测连接线之间的电路短路。
尽管已经参考其多个说明性实施方案描述了各实施方案，但应该理解，本领域技术人员可以设计出落入本公开原理的范围内的许多其他修改方案和实施方案。更具体地，在本公开、附图和所附权利要求的范围内，在主题组合布置的组件部分和/或布置中可以进行各种变化和修改。除了组件部分和/或布置的变化和修改之外，替代使用对于本领域技术人员也将是显见的。

Claims (11)

1.一种显示装置，包括：
位于第一基板上的子像素，每个子像素包括设置有发光元件的发光区和设置有用于驱动所述发光元件的电路的电路区；和
位于所述电路区中并且连接至所述子像素的第一电力连接线、感测连接线以及至少一条栅极线，
其中所述第一电力连接线和所述感测连接线中至少一者的一部分的堆叠层的数目小于所述栅极线的堆叠层的数目。
2.根据权利要求1所述的显示装置，其中所述第一电力连接线从第一电力线连接至所述子像素，
其中所述感测连接线从感测线连接至所述子像素。
3.根据权利要求2所述的显示装置，其中每个子像素还包括感测晶体管，所述感测晶体管位于所述电路区中并且包括栅电极、半导体层、源电极和漏电极，
其中所述感测连接线连接至所述感测晶体管的所述漏电极，并且所述栅极线连接至所述感测晶体管的所述栅电极作为一体。
4.根据权利要求3所述的显示装置，其中所述栅电极和所述源电极各自具有至少包括上层和下层的双层的结构。
5.根据权利要求4所述的显示装置，其中所述栅电极的上层和所述源电极的上层由相同的材料形成，并且所述栅电极的下层和所述源电极的下层由相同的材料形成。
6.根据权利要求4所述的显示装置，其中所述漏电极、所述第一电力连接线和所述感测连接线各自具有单层结构。
7.根据权利要求6所述的显示装置，其中所述漏电极、所述第一电力连接线和所述感测连接线由与所述栅电极的下层和所述源电极的下层相同的材料形成。
8.根据权利要求4所述的显示装置，其中所述漏电极、所述第一电力连接线和所述感测连接线各自具有至少一层的结构。
9.根据权利要求8所述的显示装置，其中所述漏电极具有包括上层和下层的双层结构，
其中所述第一电力连接线和所述感测连接线中的至少之一在修复部中具有单层结构并且在除所述修复部之外的区域中具有双层结构。
10.根据权利要求9所述的显示装置，其中所述第一电力连接线和所述感测连接线各自具有包括下层的单层结构并且具有包括上层和下层的双层结构。
11.根据权利要求10所述的显示装置，其中所述漏电极、所述第一电力连接线和所述感测连接线中的每一者的下层由与所述栅电极的下层相同的材料形成，
其中所述漏电极、所述第一电力连接线和所述感测连接线中的每一者的上层由与所述栅电极的上层相同的材料形成。
CN201810699680.9A 2017-09-29 2018-06-29 显示装置 Active CN109585493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170128228A KR102355953B1 (ko) 2017-09-29 2017-09-29 표시장치
KR10-2017-0128228 2017-09-29

Publications (2)

Publication Number Publication Date
CN109585493A CN109585493A (zh) 2019-04-05
CN109585493B true CN109585493B (zh) 2022-11-29

Family

ID=65897337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810699680.9A Active CN109585493B (zh) 2017-09-29 2018-06-29 显示装置

Country Status (3)

Country Link
US (1) US10541296B2 (zh)
KR (1) KR102355953B1 (zh)
CN (1) CN109585493B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610643B (zh) * 2017-09-29 2020-11-10 京东方科技集团股份有限公司 补偿电路及其控制方法、显示面板和显示装置
KR20200037027A (ko) * 2018-09-28 2020-04-08 삼성디스플레이 주식회사 표시 장치
CN110459578B (zh) * 2019-08-21 2022-06-10 合肥鑫晟光电科技有限公司 显示基板及其制备方法和修复方法、显示装置
CN110828524B (zh) * 2019-11-19 2022-03-29 京东方科技集团股份有限公司 驱动背板及其制备方法、显示面板及其修复方法
KR20230103424A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시패널

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028418A1 (en) * 2000-03-29 2001-10-11 Fujitsu Limited Liquid crystal display device and fault repairing method for the liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
KR102167131B1 (ko) * 2013-01-30 2020-10-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102138690B1 (ko) * 2013-12-31 2020-07-28 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102183530B1 (ko) * 2014-08-14 2020-11-27 엘지디스플레이 주식회사 유기발광표시패널
KR102183494B1 (ko) * 2014-08-21 2020-11-27 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102508256B1 (ko) * 2015-12-31 2023-03-09 엘지디스플레이 주식회사 유기발광 표시패널, 유기발광 표시장치 및 이의 리페어 방법
TWI645240B (zh) * 2016-11-30 2018-12-21 南韓商Ｌｇ顯示器股份有限公司 顯示裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028418A1 (en) * 2000-03-29 2001-10-11 Fujitsu Limited Liquid crystal display device and fault repairing method for the liquid crystal display device

Also Published As

Publication number Publication date
KR102355953B1 (ko) 2022-01-25
US10541296B2 (en) 2020-01-21
KR20190038140A (ko) 2019-04-08
CN109585493A (zh) 2019-04-05
US20190103456A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
CN109585493B (zh) 显示装置
CN107664862B (zh) 显示装置及其制造方法
CN109728033B (zh) 显示装置及其制造方法
KR102387343B1 (ko) 표시장치
EP3331019B1 (en) Display device
CN108122893B (zh) 显示装置
US10741615B2 (en) Display device
JP6626535B2 (ja) 電界発光表示装置
KR20200029226A (ko) 표시장치
KR102531312B1 (ko) 표시장치
CN110010658B (zh) 显示装置
KR102568932B1 (ko) 전계 발광 표시장치
CN111326673B (zh) 显示装置
KR102460917B1 (ko) 표시장치
KR20190068190A (ko) 표시장치 및 그 제조방법
TWI644424B (zh) 顯示裝置
KR102422035B1 (ko) 표시장치
KR102599232B1 (ko) 유기 발광 표시 장치
KR20220038649A (ko) 표시장치
CN109728034B (zh) 显示装置
US10475872B2 (en) Display device with light blocking layer and manufacturing method thereof
KR102646400B1 (ko) 표시장치
KR102652076B1 (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant