CN109565480B - 具有改进的共模瞬态拒绝的电气隔离的数据隔离器 - Google Patents

Abstract

提供一种基于变压器的数字隔离器，其具有改进的对共模干扰的抗扰度。通过将变压器与H‑桥驱动电路相关联地提供改进的抗扰度，并且需要额外的努力来定制晶体管的导通状态电阻以控制变压器处的共模电压。

Description

具有改进的共模瞬态拒绝的电气隔离的数据隔离器

相关申请的交叉引用

本申请是要求2016年8月8日以代理人案卷号G0766.70125US00提交的题为“具有改进的共模瞬态拒绝的电气隔离的数据隔离器”的美国专利序列号15/230,519的权益的继续申请，其全部内容通过引用结合于此。

技术领域

本发明涉及一种基于变压器的数据隔离器，其中与变压器相关联的驱动器电路被修改以改善诸如速度和共模抑制之类的参数方面的性能。

背景技术

在许多情况下，希望在第一和第二电压域之间传输数据，同时保持那些电压域之间的电流隔离。例子包括电力和工业控制系统、电机控制系统和医疗保健应用。通常希望这种数据隔离器提供高速数据传输和对杂散传输的良好抗扰性。伪数据传输的一个来源是共模噪声。通常，避免虚假传输会导致设计人员采用降低数据吞吐量的解决方案，例如变压器上的较大电压摆幅以及接收器中检测阈值之间的较大间隔，使得发送器处的共模噪声被错误地检测为数据的可能性接收器处的信号减小。

发明内容

提供一种基于变压器的数字隔离器，其具有改进的对共模干扰的抗扰度。通过将变压器与H-桥驱动电路相关联地提供改进的抗扰度，并且需要额外的努力来定制晶体管的导通状态电阻以控制变压器处的共模电压。

根据本发明的第一方面，提供了一种包括隔离变压器的数据隔离器。变压器具有第一和第二绕组，其可以被视为主级和次级绕组。在使用中，发射器编码用于提供给初级绕组的信号，并且发射的信号由连接到次级绕组的接收器检测。初级绕组由驱动电路驱动，该驱动电路包括以H-桥配置布置的第一至第四晶体管。初级绕组是直流耦合到H-桥。

在一些设计中，耦合电容器与变压器初级串联添加，以便阻止DC电流流过变压器，从而降低功耗。然而，发明人意识到，虽然电容器减小了DC电流，但是它响应于共模干扰而产生瞬态，这降低了共模抑制。

根据本发明的第二方面，提供了一种包括隔离变压器的数据隔离器。变压器具有第一和第二绕组，其可以被视为主级和次级绕组。在使用中，发射器编码用于提供给初级绕组的信号，并且发射的信号由连接到次级绕组的接收器检测。初级绕组由驱动电路驱动，该驱动电路包括以H桥配置布置的第一至第四晶体管。两个晶体管是P型器件，两个晶体管是N型器件。匹配P型和N型晶体管的导通电阻，以便将共模电压置于电源电压的大致一半，加上或减去适当的容差，例如10％至20％。

有利地，通过改变P型晶体管的宽度与N型晶体管的宽度相比来执行匹配。附加地或替代地，晶体管内的相对掺杂可以变化。

通常，当形成H桥驱动器时，H桥的P型和N型晶体管由相同尺寸的晶体管或类似尺寸的晶体管形成。因此，工作假设是晶体管匹配良好。虽然这通常是正确的，但发明人意识到具有P型沟道的晶体管和具有N型沟道的晶体管之间的导通状态电阻的固有差异意味着H中的驱动器的导通状态电阻之间存在不匹配，即使晶体管的尺寸形成相同或相似，也是如此。导通电阻的这种差异导致降低共模噪声抗扰度。此外，在基于变压器的数据隔离器的一些实施例中，包括与变压器串联的电容器以限制DC功率消耗。因此，为了控制边缘的上升和下降时间相似，有时认为匹配晶体管的问题是一件好事。在一些设计中没有考虑用于共模抑制的晶体管电阻的选择。调整晶体管的特性，例如P型器件的宽度相对于N型器件的宽度，以更准确地匹配它们的导通状态电阻，可以提高对共模瞬变的抗扰度。

附图说明

仅通过非限制性示例，参考附图，将描述本公开的实施例，其中：

图1示意性地示出了变压器基隔离器；

图2示意性地示出了编码方案，其中数据信号的上升沿被不同地编码为数据信号的下降沿；

图3示出了数据信号和该数据信号的编码表示的示例；

图4示意性地示出了在接收器处接收的单个脉冲脉冲，其对应于由发射器发射的编码脉冲内的上升沿和下降沿；

图5示意性地示出了电流隔离器的接收器的输入级的信号；和

图6示意性地示出了连接到基于变压器的电流隔离器的初级绕组的驱动装置。

具体实施方式

在许多情况下，希望使信号穿过隔离屏障，以便将第一和第二电压域彼此电流隔离，同时仍保持第一和第二电压域之间的数据交换。该方法允许一个电压域中的低压处理电子器件控制另一个域中的高压电子器件，并且可选地从高压域接收关于控制动作的结果的信息。变压器基隔离器的一个例子如图1所示。如图1所示，发射器(或驱动器)2形成在第一基板4上。包括第一绕组6a和第二绕组6b的变压器6与接收器电路10一起形成在第二基板8上。引线12a和12b将驱动器2连接到第一绕组6a，第一绕组6a通过焊盘14a和14b起到初级绕组的作用。这种电路提供高水平的电流隔离。绕组6b用作变压器的次级绕组。

对数据进行编码以便将其从发送器侧传送到接收器侧。可以使用诸如ON-OFF键控的简单编码方案，或者可以使用表现出更强干扰鲁棒性的更复杂方案，例如多脉冲方案，其中例如数据信号中的上升沿被编码为第一数字脉冲，下降沿被编码为第二数字脉冲，其中第一和第二数字彼此不同。

图2示出了编码和解码装置。在毛刺滤波器20处接收要编码的数据，以提供增强的抗噪声能力。将假信号滤波器20的输出提供给第一上升沿检测器22，该第一上升沿检测器22被配置为产生包括两个短脉冲的输出信号。在该示例中，每个脉冲的持续时间约为1ns，并且它们以1ns的间隔分开。毛刺滤波器的输出也被提供给反相器24，然后提供给第二边沿检测器26，第二边沿检测器26被设置为输出单个脉冲，在该示例中也是大约1ns的持续时间。逆变器24的动作是使边缘检测器26响应下降沿。因此可以看出，上升沿由包括两个脉冲的“set_high”信号编码，而下降沿由包括单个脉冲的“set_low”信号编码。这些信号通过合适的组合逻辑28提供给变压器30的初级绕组，在该示例中，该组合逻辑28被示为或门。变压器30的次级绕组32向接收器提供信号，通常标记为40，其可包括一个或多个放大器(未示出)以及一个或多个比较器(未示出)，以便在将其提供给边缘检测设备之前清除来自次级绕组的信号。在该示例中，边缘检测设备包括不可重新触发的边沿触发单稳态触发器42、第一D型触发器44、第二D型触发器46和反相器48。该电路的操作在US8,736,343描述，其全部内容通过引用并入本文。然而，简言之，在接收器处接收到第一脉冲时，脉冲在不可再触发边沿触发单稳态触发器42产生输出脉冲之前为第一触发器44提供时钟。因此，当对第一触发器44的复位有效时，触发器44的Q输出呈现低状态。当第二脉冲到达时，第一触发器44的数据输入现在看到来自不可再触发边缘触发单稳态42的输出脉冲50，并且第一触发器44的Q输出转变为高值。单稳态脉冲50的下降沿通过反相器48耦合到第二触发器46的时钟输入。因此在下降沿处，第一触发器44的输出处的信号被定时到第二触发器46。如果已接收到两个脉冲，则第一触发器44的输出将为高，因此第二触发器的数据输出信号将为高。然而，如果仅接收到一个脉冲，那么第一触发器44的输出将为低并且这将被计时到第二触发器46中，使得“数据输出”将为低。因此，接收器40用于再生在“数据输入”信号路径上接收的输入信号。

为了完整，图3a示出了到达数据输入“数据输入”的输入信号的形式，图3b示出了提供给变压器30的初级绕组的编码信号。表示下降沿的单个脉冲已经被点划线60包围，并且在变压器的次级绕组处接收的相应信号在图4中示出并且由点划线62包围。图4示出了当处理短持续时间脉冲时，在变压器的次级绕组输出处接收的信号可以是非常短持续时间的单相脉冲(也称为单脉冲脉冲)，其中脉冲70是表示上升沿的单相正向脉冲并且脉冲72是表示数据信号的下降沿的单相负向脉冲。

图5示意性地示出了可用于确定脉冲70和72的出现的接收器的实施例。脉冲70和72应该以施加到变压器的次级线圈的一端的电势为中心。为方便起见，电压将表示为Vref。在接收器中，两个比较器80和82用于通过比较变压器的输出与它们自己的本地版本的Vref作为偏移+AV或-AY来确定何时接收到脉冲70或72，其中电压AY提供滞后并因此防止由于噪声或其他寄生信号引起的触发。通过使电流I通过电阻器84和86可以产生偏移+AY或-AY，其中电阻器84和86之间的节点连接到Vref，并且电阻器84和86的相对端的节点分别向比较器80和82提供参考电压。因此，在该示例中，比较器80在检测到单相脉冲70时提供短脉冲，并且比较器82在检测到负向单相脉冲72时提供输出脉冲。

在发送器内的速度和功耗与滞后的宽度之间存在折衷，如电压+AY或-AV之间的差异所提供的。通常，减小这些电压之间的差异允许变送器更快地操作，但更容易受到噪声的影响。

一个噪声源是发射器处发生的共模电压。理想情况下，共模电压瞬变应使变压器初级绕组两侧施加的电压一致上升，以便在初级中不会感应出电流，因此将杂散信号传输到次级的风险很小。然而，随着设备操作速度被越来越快地推动，并且因此接收器的带宽已经增加以应对那些增加的数据速率，更加明显的是，图2中所示的单端驱动装置在其抗共模干扰的鲁棒性方面可以得到改进。

图6示意性地示出了驱动器电路，其与必要时的其他组合逻辑一起代替图2的或门28。如图6所示，变压器102的初级绕组100具有在第一晶体管110和第二晶体管112之间的节点N1的第一连接；初级绕组100的第二端连接到位于第三晶体管114和第四晶体管116之间的节点N2。第一到第四晶体管以“H-桥”配置形成。因此，如本领域技术人员所知，第一晶体管110用作节点N1的高侧开关，第二晶体管112用作节点N1的低侧开关，第三晶体管114用作节点N2的高侧开关，第四晶体管116用作节点N2的低侧开关。可以控制晶体管使得它们全部关闭，第一和第四晶体管110和116导通以在线圈中产生第一极性或方向的磁场，或者晶体管112和114导通以产生第二方向的磁场。为了使脉冲的幅度最大化，可以操作线圈，使得大部分时间电流在一个方向上通过线圈，并且为了产生每个脉冲，电流在每个脉冲开始时反转并在每个脉冲结束时返回到其初始方向。

如图所示，第一晶体管110和第三晶体管114响应于各自的控制信号C1和C3而实现为P型晶体管。第二晶体管112和第四晶体管116响应于各自的控制信号C2和C4而实现为N型晶体管。初级绕组100耦合到节点N1和N2，而不包括DC阻塞电容器。

在数据传输的背景下(与电力传输相反)，可以包括DC阻塞电容器。如果长时间没有数据传输，那么H桥电路与变压器初级串联与DC阻塞电容器的组合将不会消耗来自电源的功率。然而，即使没有数据被传输，图6中的电路也将消耗功率，尽管通过使H桥的所有晶体管110、112、114和116都具有高阻抗，可以使电路进入休眠状态。

发明人意识到串联连接的DC阻塞电容器与晶体管的导通状态电阻相互作用，以响应供电线120和122上的共模干扰而引入电压和电流扰动。发现移除电容器以交换功耗以用于提高速度和共模抑制。

在共模干扰源到达供电轨120和122的情况下，对于第一近似，节点N1和N2基本上彼此跟踪，每个接通的晶体管的导通电阻大致相同，并且这些晶体管关断的寄生电容也大致相同。

然而，发明人注意到尽管H-桥布置提供了对共模噪声的更好的抗扰性，但它仍然允许一些噪声传播，因为P-型晶体管的导通电阻与N-型晶体管的导通电阻不同。这种电阻变化意味着当共模电压变化到达时节点N1和N2的电压扰动不能准确地相互跟踪，因此这可以通过变压器的初级绕组产生节点N1和N2之间的电流流动路径，并因此产生寄生信号传输到接收器140的可能性。类似地，例如，如果与N型晶体管相比，在额外的隔离阱内形成P型晶体管(反之亦然)，那么这会引起寄生电容的变化。

发明人意识到，为了解决这个问题，晶体管的纵横比应该略微变化，而不是使它们具有相同或相似的尺寸。在现有技术中，P型晶体管110的长度和宽度与N型晶体管112的长度和宽度相同或相似。但是，由于P型迁移率小于N型迁移率，这导致具有更大导通电阻的晶体管。发明人意识到，与相应的N型晶体管相比，P型晶体管应该做得明显更宽，或者与相应的P型晶体管相比，N型晶体管应该做得稍长，或者这些修改可以同时应用，以使晶体管的导通状态电阻与可接受的精度相匹配。实际上，应选择导通状态电阻，使得电路的共模电压基本上是电源电压的一半，即线路120上的电压和线路122上的电压之间的中间值给出或取出误差幅度。误差幅度可以是10％、5％、2％、1％、0.5％或更低。共模电压可以测量为初级绕组100的中点处的电压。结果，共模干扰，即同时在线120和122上发生的幅度X伏的电压变化，应该在变压器的中心引起X伏的变化，使得相对而言，初级绕组的中点处的电压和电源电压一起移动相同的量，给出或取出误差幅度。

通常，半导体器件制造商将部件的制造外包给制造设施。这种制造商的一个例子是台积电(台湾半导体制造有限公司)。这些制造商开发他们自己提供的工艺。管理这些过程的知识产权和知识，使客户可能无法获得有关特定掺杂水平的信息或控制这些水平，但是获得有关设置设备尺寸以实现特定特征的帮助和指导。在一个示例中，H-桥具有尺寸为150/0.5的PMOS晶体管，其对应于150个单位的宽度和0.5个单位的长度。默认单位大小取决于选择用于制造设备的技术节点-在此示例中，1个单位＝1微米。H桥中的NMOS器件具有120/0.5的尺寸。在一些实施方案中，P型晶体管比N型晶体管宽约25％，或纵横比匹配在约25％至30％之内。在同一技术节点上形成的驱动器的示例中，P型器件的尺寸仍为150/0.5，但N型器件的尺寸为40/0.5。可以看出，P型器件比N型器件宽3倍以上。相对掺杂在制造商与制造商和工艺之间变化，但是通常对于变压器现有技术工艺的H-桥驱动器将使晶体管宽度匹配在1.5倍之内，而对于根据本发明的教导形成的器件，晶体管宽度变化大于2倍，有时大于2.5倍，有时大于3倍，有时大于3.5倍(例如，在一些实施例中，在2和10之间)。

通过降低共模干扰和使用H桥的风险，可以实现超过每秒5亿比特的数据速率。

因此，通过移动到用于隔离器的变压器的H-桥驱动器，并且通过实现包括降低速度和共模抑制的DC阻塞电容器，发明人在保持数据完整性的同时实现了数据吞吐量的显着增加。

本文提出的权利要求采用单一依赖格式，适合在USPTO提交。然而，应该理解，每个权利要求可以取决于任何前述权利要求，除非这显然是不可行的。

Claims (20)

1.一种数据隔离器，包括：

具有初级绕组的隔离变压器；和

H-桥变压器驱动器，所述H-桥变压器驱动器包括多个晶体管，

其中所述初级绕组具有到所述H-桥变压器驱动器的第一连接和第二连接，并且其中所述初级绕组连接到所述H-桥变压器驱动器而没有DC阻挡组件，以及

其中所述多个晶体管具有导通状态电阻，使得所述初级绕组的中点处的电压基本上处于所述H-桥变压器驱动器的共模电压。

2.如权利要求1所述的数据隔离器，其中所述隔离变压器还包括次级绕组，所述数据隔离器还包括接收器，并且其中变压器驱动器被配置为以编码形式向所述初级绕组提供数据信号，并且所述接收器被配置为解码在所述次级绕组中感应的信号以重构数据信号。

3.如权利要求2所述的数据隔离器，其中所述接收器被配置为接收单相脉冲。

4.如权利要求2所述的数据隔离器，其中所述接收器响应于所述次级绕组的第一节点和第二节点之间的电压差，并且其中超过第一阈值的电压差表示接收来自所述初级绕组的信号。

5.如权利要求4所述的数据隔离器，其中所述电压差的符号表示所述初级绕组中的电流方向的变化或电流方向。

6.如权利要求1所述的数据隔离器，其中H-桥驱动器包括第一P-型晶体管和第二P-型晶体管以及第一N-型晶体管和第二N-型晶体管。

7.如权利要求6所述的数据隔离器，其中通过在P-型晶体管中与N-型晶体管相比具有不同的掺杂浓度来匹配所述导通状态电阻。

8.如权利要求6所述的数据隔离器，其中通过使P-型晶体管的尺寸与N-型晶体管的尺寸不同来匹配所述导通状态电阻。

9.如权利要求6所述的数据隔离器，其中通过包括与P-型晶体管或N-型晶体管中的一个或多个晶体管串联的电阻来匹配所述导通状态电阻。

10.如权利要求2所述的数据隔离器，其中所述编码形式包括使用第一数量的脉冲表示所述数据信号的上升沿，并且使用不同于所述第一数量的脉冲的第二数量的脉冲表示所述数据信号的下降沿。

11.如权利要求6所述的数据隔离器，其中P-型晶体管的纵横比与N-型晶体管的纵横比相差超过2倍。

12.如权利要求11所述的数据隔离器，其中P-型晶体管的纵横比与N-型晶体管的纵横比相差超过3倍。

13.如权利要求11所述的数据隔离器，其中P-型晶体管的纵横比与N-型晶体管的纵横比相差超过3.5倍。

14.如权利要求1所述的数据隔离器，其中所述隔离变压器是微变压器。

15.如权利要求1所述的数据隔离器，其中所述数据隔离器以芯片级封装提供。

16.一种数据隔离器，所述数据隔离器具有改进的抗共模干扰能力，所述数据隔离器包括：

具有初级绕组的变压器；和

H-桥电路，所述H-桥电路包括多个晶体管，所述H-桥电路被配置为驱动所述初级绕组，其中所述H-桥电路包括可控的第一电流路径至第四电流路径，并且其中所述第一电流路径至所述第四电流路径的导通状态电阻匹配，并且其中所述多个晶体管具有导通状态电阻，使得所述初级绕组的中点处的电压基本上处于所述H-桥电路的共模电压。

17.如权利要求16所述的数据隔离器，其中所述第一电流路径至所述第四电流路径的导通状态电阻被匹配为使得当所述电路经受共模电压变化时，所述初级绕组的相对节点处的电压变化基本相等。

18.如权利要求16所述的数据隔离器，其中所述变压器是微变压器，并且所述数据隔离器以芯片级封装提供。

19.一种改进包括变压器的隔离器的共模噪声抗扰度的方法，该方法包括：

使用H-桥驱动器驱动所述变压器的初级绕组，所述H-桥驱动器包括多个晶体管，其中到所述初级绕组的第一连接和第二连接处的导通阻抗基本上匹配，并且其中所述多个晶体管具有导通状态电阻，使得所述初级绕组的中点处的电压基本上处于所述H-桥驱动器的共模电压。

20.如权利要求19所述的方法，还包括将所述变压器DC耦合到所述H-桥驱动器。

Images