KR20190073341A - 개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터 - Google Patents

개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터 Download PDF

Info

Publication number
KR20190073341A
KR20190073341A KR1020197002255A KR20197002255A KR20190073341A KR 20190073341 A KR20190073341 A KR 20190073341A KR 1020197002255 A KR1020197002255 A KR 1020197002255A KR 20197002255 A KR20197002255 A KR 20197002255A KR 20190073341 A KR20190073341 A KR 20190073341A
Authority
KR
South Korea
Prior art keywords
transformer
type transistors
primary winding
bridge
data
Prior art date
Application number
KR1020197002255A
Other languages
English (en)
Other versions
KR102363095B1 (ko
Inventor
마이클 린치
브라이언 안토니 모아네
Original Assignee
아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 filed Critical 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Publication of KR20190073341A publication Critical patent/KR20190073341A/ko
Application granted granted Critical
Publication of KR102363095B1 publication Critical patent/KR102363095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

공통 모드 간섭에 대해 개선된 내성을 가진 변압기 기반 디지털 아이솔레이터가 제공된다. 개선된 내성은 H-브리지 구동 회로에 관련하여 변압기를 위치시키며, 변압기에서 공통 모드 전압을 제어하도록 트랜지스터들의 온 상태 저항에 맞추기 위해 부가적인 노력을 취함으로써 제공된다.

Description

개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터
관련 출원들에 대한 상호-참조
본 출원은 여기에서 전체적으로 참조로서 통합되는, 대리인 문서 번호 G0766.70125US00 하에서 2016년 8월 8일에 출원된, "개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터"라는 제목의 미국 특허 출원 일련 번호 제15/230,519호의 이득을 주장하는 계속 출원이다.
개시의 분야
본 개시는 변압기와 연관된 구동기 회로가 속도 및 공통 모드 제거와 같은 파라미터들에 대하여 성능을 개선하기 위해 수정되는 변압기 기반 데이터 아이솔레이터에 관한 것이다.
제 1 전압과 제 2 전압 도메인들 사이에서 갈바닉 절연을 유지하면서 이들 전압 도메인들 사이에서 데이터를 송신하는 것이 바람직한 많은 인스턴스들이 있다. 예들은 전력 및 산업용 제어 시스템들, 모터 제어 시스템들 및 건강관리 애플리케이션들을 포함한다. 이러한 데이터 아이솔레이터들은 고속 데이터 송신 및 스퓨리어스 송신들에 대한 양호한 내성을 제공하는 것이 일반적으로 바람직하다. 스퓨리어스 데이터 송신의 하나의 소스는 공통 모드 잡음이다. 일반적으로, 스퓨리어스 송신들을 회피하는 것은 송신기에서의 공통 모드 잡음이 수신기에서 데이터 신호로서 잘못되게 검출되는 가능성이 감소되도록 변압기에 걸친 보다 큰 전압 스윙들 및 수신기에서 검출 임계치들 사이에서의 보다 큰 간격과 같은, 데이터 스루풋을 감소시키는 해법들로 설계자들을 이끈다.
공통 모드 간섭에 대한 개선된 내성을 가진 변압기 기반 디지털 아이솔레이터가 제공된다. 개선된 내성은 H-브리지 구동 회로에 관련하여 변압기를 위치시키고, 상기 변압기에서 공통 모드 전압을 제어하도록 트랜지스터들의 온 상태 저항을 맞추기 위해 부가적인 노력을 취함으로써 제공된다.
본 개시의 제 1 양상에 따르면, 절연 변압기를 포함한 데이터 아이솔레이터가 제공되고 있다. 상기 변압기는 제 1 및 제 2 권선들을 가지며, 이것은 1차 및 2차 권선들로서 간주될 수 있다. 사용 시, 송신기는 상기 1차 권선으로의 공급을 위한 신호를 인코딩하며, 상기 송신된 신호는 상기 2차 권선에 연결된 수신기에 의해 검출된다. 상기 1차 권선은 H-브리지 구성으로 배열된 제 1 내지 제 4 트랜지스터들을 포함한 구동 회로에 의해 구동된다. 상기 1차 권선은 H-브리지에 DC 결합된다.
몇몇 설계들에서, 결합 커패시터는 상기 변압기를 통한 DC 전류 흐름을 정지시키고 그에 의해 전력 소비를 감소시키도록 상기 변압기 1차와 직렬로 부가된다. 그러나, 발명자들은 커패시터가 DC 전류 흐름을 감소시키는 동안, 그것은 공통 모드 제거를 저하시키는 공통 모드 교란들에 응답하여 과도현상을 발생시킨다는 것을 인식하였다.
본 개시의 제 2 양상에 따르면, 절연 변압기를 포함한 데이터 아이솔레이터가 제공되고 있다. 상기 변압기는 제 1 및 제 2 권선들을 가지며, 이것은 1차 및 2차 권선들로 간주될 수 있다. 사용 시, 송신기는 상기 1차 권선으로의 공급을 위한 신호를 인코딩하며, 상기 송신된 신호는 상기 2차 권선에 연결된 수신기에 의해 검출된다. 상기 1차 권선은 H-브리지 구성으로 배열된 제 1 내지 제 4 트랜지스터들을 포함한 구동 회로에 의해 구동된다. 상기 트랜지스터들 중 두 개는 P-형 디바이스들이며 상기 트랜지스터들 중 두 개는 N-형 디바이스들이다. 상기 P-형 및 N-형 트랜지스터들의 온-상태 저항들은 실질적으로 공급 전압의 절반, 플러스 또는 마이너스 10 내지 20퍼센트의 적절한 허용 오차에서 공통 모드 전압을 두기 위해 매칭된다.
유리하게는, 상기 매칭은 상기 N-형 트랜지스터들의 폭과 비교하여 상기 P-형 트랜지스터들의 폭을 변경함으로써 수행된다. 부가적으로 또는 대안적으로, 상기 트랜지스터들 내에서의 상대적 도핑들은 변경될 수 있다.
일반적으로, H-브리지 구동기가 형성될 때, 상기 H-브리지의 P-형 및 N-형 트랜지스터들은 이상적으로 사이징된 트랜지스터들 또는 유사하게 사이징된 트랜지스터들을 갖고 형성된다. 따라서, 기본적인 가정은 트랜지스터들이 잘 매칭된다는 것이다. 이것은 일반적으로 사실이지만, 발명자들은 P-형 채널들을 가진 트랜지스터들과 N-형 채널들을 가진 트랜지스터들 사이에서의 온-상태 저항의 고유 차이가, 트랜지스터들이 그것들의 치수들에 대하여 동일하거나 또는 유사하도록 형성되었을지라도 H-브리지에서 구동기들의 온-상태 저항들 사이에 불일치가 있었음을 의미한다는 것을 인식하였다. 온-상태 저항에서의 이러한 차이는 감소된 공통 모드 잡음 내성을 야기한다. 더욱이, 변압기 기반 데이터 아이솔레이터의 몇몇 실시예들에서, 커패시터는 DC 전력 소비를 제한하기 위해 변압기와 직렬로 포함된다. 따라서, 상기 트랜지스터들을 매칭시키는 문제는 때때로 에지들의 상승 및 하강 시간들을 유사하게 제어할 목적으로 행하는데 양호한 것으로 지각되었다. 공통 모드 제거를 위한 트랜지스터 저항들의 선택은 몇몇 설계들에서 고려되지 않았다. 트랜지스터들의 속성들, 예를 들면 그것들의 온-상태 저항을 보다 정확하게 매칭시키기 위해 N-형 디바이스들의 폭에 대한 P-형 디바이스들의 폭을 조정하는 것은 공통 모드 과도현상들에 대한 내성의 개선을 야기한다.
본 개시의 실시예들은, 단지 비-제한적인 예로서, 수반되는 도면들을 참조하여 설명될 것이다:
도 1은 변압기 기반 아이솔레이터를 개략적으로 예시한다;
도 2는 데이터 신호의 상승 에지가 데이터 신호의 하강 에지로 상이하게 인코딩되는 코딩 기법을 개략적으로 예시한다;
도 3은 데이터 신호 및 상기 데이터 신호의 인코딩된 표현의 예를 예시한다;
도 4는 송신기에 의해 송신된 인코딩된 펄스들 내에서 상승 및 하강 에지들에 대응하는 수신기에서 수신된 단일 로브 펄스들을 개략적으로 예시한다;
도 5는 갈바닉 아이솔레이터의 수신기의 입력 스테이지에서 신호들을 개략적으로 예시한다; 및
도 6은 변압기 기반 갈바닉 아이솔레이터의 1차 권선에 연결된 구동 배열을 개략적으로 예시한다.
제 1 및 제 2 전압 도메인들 사이에서의 데이터 교환을 여전히 유지하면서 서로로부터 제 1 및 제 2 전압 도메인들을 갈바닉 절연시키도록 절연 배리어에 걸쳐 신호를 전달하는 것이 바람직한 많은 인스턴스들이 있다. 이러한 접근법은 일 전압 도메인에서의 저 전압 프로세싱 전자 장치가 또 다른 도메인에서 고 전압 전자 장치를 제어하며 선택적으로 제어 동작들의 결과에 대한 정보를 다시 고 전압 도메인으로부터 수신하도록 허용한다. 변압기 기반 아이솔레이터의 예가 도 1에 도시된다. 도 1에 도시된 바와 같이, 송신기(또는 구동기)(2)는 제 1 기판(4) 상에 형성된다. 제 1 권선(6a) 및 제 2 권선(6b)을 포함한 변압기(6)는 수신기 회로(10)와 함께 제 2 기판(8) 상에 형성된다. 와이어 리드들(12a 및 12b)은 접합 패드들(14a 및 14b)에 의해 1차 권선으로서 기능하는 제 1 권선(6a)에 구동기(2)를 연결한다. 이러한 회로는 높은 레벨들의 갈바닉 절연을 제공한다. 권선(6b)은 변압기의 2차 권선으로서 기능한다.
데이터는 송신기 측으로부터 수신기 측으로 그것을 송신하기 위해 인코딩된다. 온-오프(ON-OFF) 키잉과 같은, 단순한 인코딩 기법들이 사용될 수 있거나 또는 예를 들면, 데이터 신호에서의 상승 에지가 제 1 수의 펄스들로서 인코딩되며 하강 에지가 제 2 수 펄스들로서 인코딩되는 다중-펄스 기법과 같은, 간섭에 대한 보다 큰 강건성을 보이는 보다 복잡한 기법들이 사용될 수 있고, 여기에서 제 1 및 제 2 수들은 서로 상이하다.
도 2는 인코딩 및 디코딩 배열을 예시한다. 인코딩될 데이터는 잡음에 대한 강화된 내성을 제공하기 위해 글리치 필터(20)에서 수신된다. 글리치 필터(20)의 출력은 두 개의 단(short) 펄스들을 포함한 출력 신호를 생성하도록 구성되는 제 1 상승 에지 검출기(22)로 제공된다. 이 예에서, 각각의 펄스는 지속 기간이 대략 1ns이며 그것들은 1ns 간격만큼 분리된다. 글리치 필터의 출력은 또한 인버터(24)로 및 그 후 다시 이 예에서 대략 1ns 지속 기간의, 단일 펄스를 출력하도록 배열되는 제 2 에지 검출기(26)로 제공된다. 인버터(24)의 동작은 에지 검출기(26)가 하강 에지들에 반응하게 하는 것이다. 따라서, 상승 에지들은 두 개의 펄스들을 포함한 "set_high" 신호에 의해 인코딩되며 하강 에지들은 단일 펄스를 포함한 "set_low" 신호에 의해 인코딩된다는 것이 이해될 수 있다. 이들 신호들은 이 예에서 OR 게이트로서 도시되는, 적절한 조합 로직(28)에 의해 변압기(30)의 1차 권선으로 제공된다. 변압기(30)의 2차 권선(32)은 신호를, 일반적으로 40으로 표기된 수신기로 제공하며, 이것은 그것을 에지 검출 장치에 제공하기 전에 2차 권선으로부터 신호를 제거하기 위해 하나 이상의 비교기들(도시되지 않음) 뿐만 아니라 하나 이상의 증폭기들(도시되지 않음)을 포함할 수 있다. 이 예에서, 에지 검출 장치는 재트리거 가능하지 않은 에지 트리거 단안정(42), 제 1 D-형 플립-플롭(44), 제 2 D-형 플립-플롭(46), 및 인버터(48)를 포함한다. 이러한 회로의 동작은 US 8,736,343호에서 설명되며, 이것은 여기에서 전체적으로 참조로서 통합된다. 그러나, 간단히, 수신기에서 제 1 펄스의 수신 시, 펄스는 재트리거 가능하지 않은 에지 트리거 단안정(42)이 출력 펄스를 발생시키기 전에 제 1 플립-플롭(44)을 클로킹한다. 결과적으로, 제 1 플립-플롭(44)으로의 리셋이 활성임에 따라, 플립-플롭(44)의 Q 출력은 로우(low) 상태를 띤다. 제 2 펄스가 도착할 때, 제 1 플립-플롭(44)의 데이터 입력은 이제 재트리거 가능하지 않은 에지 트리거 단안정(42)으로부터 출력 펄스(50)를 보며 제 1 플립-플롭(44)의 Q 출력은 하이 값으로 전이된다. 단안정 펄스(50)의 하강 에지는 인버터(48)에 의해 제 2 플립-플롭(46)의 클록 입력에 결합된다. 따라서, 하강 에지 상에서, 제 1 플립-플롭(44)의 출력에서의 신호는 제 2 플립-플롭(46)으로 클로킹된다. 두 개의 펄스들이 수신되었다면, 제 1 플립-플롭(44)의 출력은 하이일 것이며, 결과적으로 제 2 플립-플롭의 데이터 아웃 신호는 하이일 것이다. 그러나, 단지 하나의 펄스만이 수신된다면, 제 1 플립-플롭(44)의 출력은 로우일 것이며 이것은 "데이터 아웃"이 로우이도록 제 2 플립-플롭(46)으로 클로킹될 것이다. 따라서, 수신기(40)는 "데이터 인" 신호 경로 상에서 수신된 입력 신호를 재생시키도록 작용한다.
완전함을 위해, 도 3a는 데이터 입력("데이터 인")에 도착한 입력 신호의 형태를 도시하며, 도 3b는 변압기(30)의 1차 권선에 제공되는 것으로서 인코딩된 신호를 도시한다. 하강 에지를 나타내는 단일 펄스는 쇄선(60)으로 둘러싸이며 변압기의 2차 권선에서 수신된 대응 신호는 도 4에 도시되고 쇄선(62)으로 둘러싸인다. 도 4는 짧은 지속 기간 펄스들을 다룰 때, 변압기의 2차 권선의 출력에서 수신된 신호가 매우 짧은 지속 기간 단상성 펄스들(또한 단일 로브 펄스들로서 알려짐)의 형태에 있을 수 있으며 여기에서 펄스(70)는 상승 에지를 나타내는 단상성 상승 펄스이며 펄스(72)는 데이터 신호의 하강 에지를 나타내는 단상성 하강 펄스임을 도시한다.
도 5는 펄스들(70 및 72)의 발생을 결정하기 위해 사용될 수 있는 수신기의 실시예를 개략적으로 예시한다. 펄스들(70 및 72)은 변압기의 2차 코일의 일 단부에 인가된 전위에 모여져야 한다. 편리함을 위해, 상기 전압은 Vref로 표시될 것이다. 수신기에서, 두 개의 비교기들(80 및 82)은 +△V 또는 -△V만큼 오프셋된 것으로서 Vref이 그것들 자신의 국소 버전을 갖고 변압기로부터의 출력을 비교함으로써 펄스(70 또는 72)가 수신되었을 때를 결정하도록 동작하며 여기에서 전압들(△V)은 히스테리시스 및 그러므로 잡음 또는 다른 스퓨리어스 신호들로 인한 트리거링에 대한 보호를 제공한다. 오프셋들(+△V 또는 -△V)은 저항기들(84 및 86)을 통해 전류(I)를 통과시킴으로써 생성될 수 있으며 여기에서 저항기들(84 및 86) 사이에서의 노드는 Vref와 관련 있으며 저항기들(84 및 86)의 대향 단부들에서의 노드는 각각 비교기들(80 및 82)로 기준 전압들을 제공한다. 따라서, 및 이 예에서, 비교기(80)는 단상 펄스(70)의 검출 시 단 펄스를 제공하며, 비교기(82)는 하강 단-상 펄스(72)의 검출 시 출력 펄스를 제공한다.
전압들(+△V 또는 -△V) 사이에서의 차이들에 의해 제공된 바와 같이 히스테리시스의 폭에 대해 송신기 내에서의 전력 소비와 속도 사이에 트레이드오프가 있다. 일반적으로, 이들 전압들 사이에서의 차이를 감소시키는 것은 송신기가 보다 빠르게 동작되지만, 잡음에 더 취약하도록 허용한다.
잡음의 하나의 소스는 송신기에서 발생하는 공통 모드 전압이다. 공통 모드 전압 과도현상은 이상적으로 변압기의 1차 권선의 어느 하나의 측에서 인가된 전압들로 하여금 어떤 전류 흐름도 1차에서 유도되지 않으며 그러므로 2차로의 스퓨리어스 신호의 송신의 위험이 적도록 일제히 올라가게 해야 한다. 그러나, 디바이스 동작 속도들이 점점 더 빨라지며, 그에 따라 수신기의 대역폭이 이들 증가된 데이터 레이트들에 대처하기 위해 증가되었으므로, 도 2에 도시된 단일 종단 구동 배열은 공통 모드 간섭에 대한 그것의 강건성에 대하여 개선될 수 있다는 것이 더 분명해졌다.
도 6은 필요하다면 다른 조합 로직과 함께, 도 2의 OR 게이트(28)의 자리를 취할 수 있는 구동기 회로를 개략적으로 예시한다. 도 6에 도시된 바와 같이, 변압기(102)의 1차 권선(100)은 제 1 트랜지스터(110)와 제 2 트랜지스터(112) 사이에서의 노드(N1)에 대해 이루어진 제 1 연결을 가지며; 1차 권선(100)의 제 2 단부는 제 3 트랜지스터(114)와 제 4 트랜지스터(116) 사이에 위치된 노드(N2)에 연결된다. 제 1 내지 제 4 트랜지스터들은 "H-브리지" 구성으로 형성된다. 따라서, 이 기술분야의 숙련자에게 알려진 바와 같이, 제 1 트랜지스터(110)는 노드(N1)에 대한 하이 측 스위치로서 동작하고, 제 2 트랜지스터(112)는 노드(N1)에 대한 로우 측 스위치로서 동작하고, 제 3 트랜지스터(114)는 노드(N2)에 대한 하이 측 스위치로서 동작하며, 제 4 트랜지스터(116)는 노드(N2)에 대한 로우 측 스위치로서 동작한다. 트랜지스터들은 그것들이 모두 오프이도록 제어될 수 있고, 제 1 및 제 4 트랜지스터들(110 및 116)은 코일에서 제 1 극성 또는 방향의 자기장을 발생시키기 위해 전도하거나, 또는 트랜지스터들(112 및 114)은 제 2 방향의 자기장을 발생시키기 위해 전도한다. 펄스들의 크기를 최대화하기 위해, 코일은 주로 전류 흐름이 코일을 통해 일 방향에 있으며 각각의 펄스의 발생에 대해 전류 흐름이 각각의 펄스의 처음에 역전되며 각각의 펄스의 끝에서 그것의 초기 방향으로 되돌아가도록 동작될 수 있다.
도시된 바와 같이, 제 1 트랜지스터(110) 및 제 3 트랜지스터(114)는 각각의 제어 신호들(C1 및 C3)에 응답하여 P-형 트랜지스터들로서 구현된다. 제 2 트랜지스터(112) 및 제 4 트랜지스터(116)는 각각의 제어 신호들(C2 및 C4)에 응답하여 N-형 트랜지스터들로서 구현된다. 1차 권선(100)은 DC 저지 커패시터의 포함 없이 노드들(N1 및 N2)에 결합된다.
데이터 송신(전력 송신과 대조적으로)의 맥락에서, DC 저지 커패시터가 포함될 수 있다. 데이터 송신이 없는 긴 시간 기간이 있다면, DC 저지 커패시터와 직렬로 변압기 1차와 H-브리지 회로의 조합은 전원 공급 장치로부터 전력을 소비하지 않을 것이다. 그러나, 도 6에서의 회로는 데이터가 송신되지 않을 때에도 전력을 소비할 것이지만, H-브리지의 트랜지스터들(110, 112, 114 및 116)의 모두를 고 임피던스로 만듦으로써 회로를 수면 상태에 두는 것이 가능할 것이다.
발명자는 직렬 연결 DC 저지 커패시터가 공급 라인들(120 및 122) 상에서의 공통 모드 간섭에 응답하여 전압 및 전류 섭동들을 도입하기 위해 트랜지스터들의 온 상태 저항들과 상호 작용한다는 것을 인식하였다. 커패시터를 제거하는 것은 속도 및 공통 모드 제거에서의 개선들을 위해 전력 소비를 트레이드하는 것으로 발견되었다.
공급 레일들(120 및 122)에 도착한 공통 모드 간섭기의 경우에, 노드들(N1 및 N2)은 실질적으로 온인 각각의 트랜지스터의 온 저항이 대략 동일하며, 오프인 이들 트랜지스터들에 걸친 기생 커패시턴스가 또한 대략 동일하다는 제 1 근사치에 관해서 서로 추적한다.
그러나, 발명자들은, H-브리지 배열이 공통 모드 잡음에 훨씬 더 양호한 내성을 제공하지만, P-형 트랜지스터들의 온 저항이 N-형 트랜지스터들의 온 저항과 동일하지 않기 때문에, 몇몇 잡음이 여전히 전파되도록 허용한다는 것을 주의한다. 저항에서의 이러한 변화는 공통 모드 전압 변화가 도달할 때 노드들(N1 및 N2)의 전압 섭동들이 서로 정확하게 추적하지 않으며, 결과적으로 이것은 변압기의 1차 권선을 통해 노드들(N1 및 N2) 사이에 전류 흐름 경로를 야기할 수 있으며 그러므로 수신기(140)로 송신되는 스퓨리어스 신호의 가능성을 야기할 수 있음을 의미한다. 유사하게, 예를 들면 P 형 트랜지스터가 N 형 트랜지스터와 비교하여 부가적인 절연 웰 안에 형성된다면(또는 그 반대), 이것은 기생 커패시턴스에서의 변화를 야기할 수 있다.
발명자는 이를 처리하기 위해 트랜지스터들의 종횡비가 그것들을 동일한 또는 유사한 크기로 만들기보다는 약간 변경되어야 한다는 것을 인식하였다. 종래 기술에서, P-형 트랜지스터(110)의 길이 및 폭은 N-형 트랜지스터(112)의 길이 및 폭과 동일하거나 또는 유사할 것이다. 그러나, P-형 이동도가 N-형 이동도보다 작기 때문에, 이것은 보다 큰 온 저항을 가진 트랜지스터를 야기한다. 발명자는 P-형 트랜지스터들이 대응하는 N-형 트랜지스터들과 비교하여 상당히 더 넓게 만들어져야 하거나, 또는 N-형 트랜지스터들이 대응하는 P-형 트랜지스터들과 비교하여 약간 더 길게 만들어져야 하거나 또는 이들 수정들 양쪽 모두가 트랜지스터들의 온-상태 저항을 수용 가능한 정확도에 매칭시키기 위해 동시에 적용될 수 있음을 인식하였다. 실제로, 온 상태 저항들은 회로의 공통 모드 전압이 실질적으로 공급 전압의 절반, 즉 라인(120) 상에서의 전압과 라인(122) 상에서의 전압 사이에서의 중간이 오차 범위를 주거나 또는 이를 취하도록 선택되어야 한다. 오차 범위는 10%, 5%, 2%, 1%, 0.5% 미만일 수 있다. 공통 모드 전압은 1차 권선(100)의 중간점에서의 전압으로서 측정될 수 있다. 결과적으로 공통 모드 간섭, 즉 동시에 라인들(120 및 122) 상에서 발생한 크기 X 볼트들의 전압 변화는, 상대적인 말로, 1차 권선의 중간점에서의 전압들 및 공급 전압들 모두는 동일한 양만큼 함께 이동하고, 오차 범위를 제공하거나 또는 이를 취하도록 변압기의 중심에서 X 볼트들의 변화를 야기해야 한다.
종종 반도체 디바이스 제조자는 구성요소들의 제조를 제조 설비에 아웃소싱한다. 이러한 제작자의 예는 TSMC(Taiwan semiconductor manufacturing company Limited)이다. 이러한 제작자들은 그것들이 제공하는 그것들 자신의 프로세스들을 개발한다. 이러한 프로세스들에 대한 지적 재산 및 노하우는 고객들이 특정 도핑 레벨들에 대한 정보 또는 이들 레벨들에 대한 제어를 얻을 수 없도록 관리되지만, 특정한 특성들을 달성하기 위해 설정 디바이스 치수들에 대한 도움 및 안내를 제공받는다. 일 예에서, H-브리지는 150 유닛들의 폭 및 0.5 유닛들의 길이에 대응하는 150/0.5의 치수를 가진 PMOS 트랜지스터들을 가진다. 디폴트 유닛 크기는 디바이스를 제작하기 위해 선택된 기술 노드에 의존한다 - 및 이 예에서 1 유닛 = 1 마이크론. H-브리지에서의 NMOS 디바이스들은 치수들(120/0.5)을 가진다. 몇몇 실시예들에서, P 형 트랜지스터들은 N 형 트랜지스터들보다 약 25% 더 넓거나, 또는 종횡비는 대략 25% 내지 30% 내로 매칭된다. 동일한 기술 노드 상에 형성된 구동기의 예에서, P-형 디바이스는 여전히 치수들(150/0.5)을 갖지만 N 형 디바이스는 40/0.5의 치수들을 가진다. P 형 디바이스는 N 형 디바이스보다 3배 이상 더 넓다는 것이 보여질 수 있다. 상대적인 도핑은 제작자마다 및 프로세스마다 달라지지만, 일반적으로 변압기에 대한 H-브리지 구동기에 대해 종래 기술의 프로세스들은 1.5배 내로 매칭되는 트랜지스터 폭들을 갖는 반면 본 개시의 교시들에 따라 형성된 디바이스들에 대해, 트랜지스터 폭들은 2배 이상만큼, 때때로 2.5 이상만큼, 때때로 3 이상만큼, 및 때때로 3.5 이상만큼(예로서, 몇몇 실시예들에서 2 내지 10 사이에서) 달라진다.
공통 모드 간섭의 위험 및 H 브리지의 사용을 감소시킴으로써, 초당 5억 비트들을 초과하는 데이터 레이트들이 달성될 수 있다.
따라서, 아이솔레이터의 변압기에 대한 H-브리지 구동기로 이동함으로써, 및 DC 저지 커패시터를 포함하는 것이 속도 및 공통 모드 제거 양쪽 모두를 저하시킨다는 것을 인식함으로써, 발명자는 데이터 무결성을 유지하면서 데이터 스루풋에서의 상당한 증가를 달성하여 왔다.
여기에서 제공된 청구항들은 USPTO에서의 출원에 적합한 단일 의존성 포맷에 있다. 그러나, 각각의 청구항은 명확히 실행 불가능하지 않다면 임의의 이전 청구항에 의존적일 수 있다는 것이 이해될 것이다.

Claims (20)

  1. 데이터 아이솔레이터에 있어서,
    1차 권선을 가진 절연 변압기; 및
    H-브리지 변압기 구동기를 포함하며,
    상기 1차 권선은 상기 H-브리지 변압기 구동기로의 제 1 및 제 2 연결들을 가지며, 상기 1차 권선은 DC 저지 구성요소 없이 상기 H-브리지 변압기 구동기에 연결되는, 데이터 아이솔레이터.
  2. 청구항 1에 있어서,
    상기 절연 변압기는 2차 권선을 더 포함하며, 상기 데이터 아이솔레이터는 수신기를 더 포함하고, 상기 변압기 구동기는 인코딩된 형태로 데이터 신호를 상기 1차 권선에 제공하도록 구성되며 상기 수신기는 상기 데이터 신호를 재구성하기 위해 상기 2차 권선에서 유도된 신호를 디코딩하도록 구성되는, 데이터 아이솔레이터.
  3. 청구항 2에 있어서,
    상기 수신기는 단상성 펄스들을 수신하도록 구성되는, 데이터 아이솔레이터.
  4. 청구항 2에 있어서,
    상기 수신기는 상기 2차 권선의 제 1 및 제 2 노드들 사이에서의 전압 차에 반응하며, 제 1 임계치를 초과하는 전압 차는 상기 1차 권선으로부터 신호의 수신을 나타내는, 데이터 아이솔레이터.
  5. 청구항 4에 있어서,
    상기 전압 차의 부호는 전류 흐름의 방향 또는 상기 1차 권선에서 전류 흐름의 방향의 변화를 나타내는, 데이터 아이솔레이터.
  6. 청구항 1에 있어서,
    상기 H-브리지 구동기는 제 1 및 제 2 P-형 트랜지스터들과 제 1 및 제 2 N-형 트랜지스터들을 포함하며, 상기 제 1 및 제 2 P-형 트랜지스터들과 제 1 및 제 2 N-형 트랜지스터들은 상기 1차 권선의 중간점에서의 전압이 실질적으로 상기 데이터 아이솔레이터의 공통 모드 전압에 있도록 온-상태 저항들을 갖는, 데이터 아이솔레이터.
  7. 청구항 6에 있어서,
    상기 온-상태 저항들은 상기 N-형 트랜지스터들과 비교하여 상기 P-형 트랜지스터들에서 상이한 도핑 농도들을 가짐으로써 매칭되는, 데이터 아이솔레이터.
  8. 청구항 6에 있어서,
    상기 온-상태 저항들은 상기 N-형 트랜지스터들과 상이한 상기 P-형 트랜지스터들의 크기를 가짐으로써 매칭되는, 데이터 아이솔레이터.
  9. 청구항 6에 있어서,
    상기 온-상태 저항들은 상기 P-형 트랜지스터들 또는 N-형 트랜지스터들 중 하나 이상과 직렬 저항을 포함함으로써 매칭되는, 데이터 아이솔레이터.
  10. 청구항 2에 있어서,
    상기 인코딩된 형태는 제 1 수의 펄스들을 가진 데이터 신호의 상승 에지 및 상기 제 1 수의 펄스들과 상이한 제 2 수의 펄스들을 가진 상기 데이터 신호의 하강 에지를 나타내는 것을 포함하는, 데이터 아이솔레이터.
  11. 청구항 6에 있어서,
    상기 P-형 트랜지스터들은 2배 이상만큼 상기 N-형 트랜지스터들의 종횡비와 상이한 종횡비를 갖는, 데이터 아이솔레이터.
  12. 청구항 11에 있어서,
    상기 P-형 트랜지스터들은 3배 이상만큼 상기 N-형 트랜지스터들의 종횡비와 상이한 종횡비를 갖는, 데이터 아이솔레이터.
  13. 청구항 11에 있어서,
    상기 P-형 트랜지스터들은 3.5배 이상만큼 상기 N-형 트랜지스터들의 종횡비와 상이한 종횡비를 갖는, 데이터 아이솔레이터.
  14. 청구항 1에 있어서,
    상기 절연 변압기는 마이크로 변압기인, 데이터 아이솔레이터.
  15. 청구항 1에 있어서,
    상기 데이터 아이솔레이터는 칩 스케일 패키지에서 제공되는, 데이터 아이솔레이터.
  16. 공통 모드 간섭에 대해 개선된 내성을 가진 데이터 아이솔레이터에 있어서,
    1차 권선을 가진 변압기; 및
    상기 1차 권선을 구동하도록 구성된 H-브리지 회로로서, 상기 H-브리지 회로는 제 1 내지 제 4 제어 가능한 전류 경로들을 포함하며, 상기 제 1 내지 제 4 전류 경로들의 온-상태 저항은 매칭되는, 상기 H-브리지 회로를 포함하는, 공통 모드 간섭에 대해 개선된 내성을 가진 데이터 아이솔레이터.
  17. 청구항 16에 있어서,
    상기 제 1 내지 제 4 전류 경로들의 상기 온-상태 저항들은 상기 1차 권선의 반대 노드들에서의 전압 변화들이 상기 회로가 공통 모드 전압 변화를 겪을 때 실질적으로 동일하도록 매칭되는, 공통 모드 간섭에 대해 개선된 내성을 가진 데이터 아이솔레이터.
  18. 청구항 16에 있어서,
    상기 변압기는 마이크로 변압기이며 상기 데이터 아이솔레이터는 칩 스케일 패키지에서 제공되는, 공통 모드 간섭에 대해 개선된 내성을 가진 데이터 아이솔레이터.
  19. 변압기를 포함한 아이솔레이터의 공통 모드 잡음 내성을 개선하는 방법에 있어서,
    H-브리지 구동기를 갖고 상기 변압기의 1차 권선을 구동하는 단계로서, 상기 1차 권선으로의 제 1 및 제 2 연결들에서의 온-상태 임피던스는 실질적으로 매칭되는, 상기 구동 단계를 포함하는, 방법.
  20. 청구항 19에 있어서,
    상기 H 브리지 구동기에 상기 변압기를 DC 결합하는 단계를 더 포함하는, 방법.
KR1020197002255A 2016-08-08 2017-08-01 개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터 KR102363095B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/230,519 2016-08-08
US15/230,519 US10205442B2 (en) 2016-08-08 2016-08-08 Galvanically isolated data isolator with improved common mode transient rejection
PCT/IB2017/001154 WO2018029539A1 (en) 2016-08-08 2017-08-01 Galvanically isolated data isolator with improved common mode transient rejection

Publications (2)

Publication Number Publication Date
KR20190073341A true KR20190073341A (ko) 2019-06-26
KR102363095B1 KR102363095B1 (ko) 2022-02-16

Family

ID=60051542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002255A KR102363095B1 (ko) 2016-08-08 2017-08-01 개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터

Country Status (5)

Country Link
US (1) US10205442B2 (ko)
EP (1) EP3497899A1 (ko)
KR (1) KR102363095B1 (ko)
CN (1) CN109565480B (ko)
WO (1) WO2018029539A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11115244B2 (en) * 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11533027B2 (en) * 2019-10-18 2022-12-20 Analog Devices, Inc. Low power receiver circuit for isolated data communications
TWI702780B (zh) 2019-12-03 2020-08-21 財團法人工業技術研究院 提升共模瞬變抗擾度的隔離器及訊號產生方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009213202A (ja) * 2008-02-29 2009-09-17 Toyota Industries Corp スイッチング電源装置
WO2011092864A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 信号伝達装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205705C1 (de) 2002-02-12 2003-05-08 Infineon Technologies Ag Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung
US6614666B1 (en) 2002-05-08 2003-09-02 Micrel, Inc. Universal output driver
US7075329B2 (en) 2003-04-30 2006-07-11 Analog Devices, Inc. Signal isolators using micro-transformers
WO2005017852A2 (en) * 2003-08-01 2005-02-24 Bae Systems Isolated control apparatus incorporating light controlled power semiconductors
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator
US8478332B2 (en) 2009-07-31 2013-07-02 Stmicroelectronics, S.R.L. Receiver for signal communication system with disturbance rejection circuit
FI20105926A0 (fi) * 2010-09-03 2010-09-03 Salcomp Oyj Piirijärjestely ja menetelmä yhteismuotoisen kohinan vähentämiseksi hakkuriteholähteessä, ja hakkuriteholähde
US8695912B2 (en) * 2011-04-19 2014-04-15 Great Stuff, Inc. Reel systems and methods for monitoring and controlling linear material slack
WO2013077888A1 (en) * 2011-11-22 2013-05-30 Quantum Fuel Systems Technologies Worldwide, Inc. Combination charger and motive power device
WO2013096295A1 (en) * 2011-12-22 2013-06-27 Enphase Energy, Inc. Method and apparatus for transmitting combined power, control and data through an isolation barrier
US9232574B2 (en) * 2012-07-06 2016-01-05 Lutron Electronics Co., Inc. Forward converter having a primary-side current sense circuit
EP2750257B1 (en) * 2012-09-17 2016-05-11 GE Energy Power Conversion Technology Ltd Circuit breakers
JP2016517258A (ja) * 2013-03-15 2016-06-09 デザイン フラックス テクノロジーズ， エルエルシーＤｅｓｉｇｎ Ｆｌｕｘ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ 動的に再構成可能なエネルギー貯蔵装置を作り出す方法および装置
US9706630B2 (en) * 2014-02-28 2017-07-11 Eagle Harbor Technologies, Inc. Galvanically isolated output variable pulse generator disclosure
US10715034B2 (en) * 2015-01-20 2020-07-14 Enphase Energy, Inc. Isolated gate driver auxiliary power supply

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009213202A (ja) * 2008-02-29 2009-09-17 Toyota Industries Corp スイッチング電源装置
WO2011092864A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 信号伝達装置

Also Published As

Publication number Publication date
KR102363095B1 (ko) 2022-02-16
WO2018029539A1 (en) 2018-02-15
US20180041200A1 (en) 2018-02-08
EP3497899A1 (en) 2019-06-19
US10205442B2 (en) 2019-02-12
CN109565480A (zh) 2019-04-02
CN109565480B (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN110729994B (zh) 抗高位准共模瞬时干扰的数字隔离器
US10536309B2 (en) Demodulation of on-off-key modulated signals in signal isolator systems
KR102363095B1 (ko) 개선된 공통 모드 과도현상 제거를 가진 갈바닉 절연 데이터 아이솔레이터
EP2996247B1 (en) Demodulation of on-off-key modulated signals in signal isolator systems
CN109560807B (zh) 高电压电平移位器电路
US9998301B2 (en) Signal isolator system with protection for common mode transients
KR20110045025A (ko) 전자 회로
US7675978B2 (en) Transformer data coupler with high common mode immunity
US7587193B2 (en) Signal transmission arrangement having a transformer and a receiver circuit
US8582669B2 (en) Noise reduction circuit in a digital isolator system
WO2006102666A1 (en) Current mode interface for off-chip high speed communication
EP2996246B1 (en) Methods and structures to generate on/off keyed carrier signals for signal isolators
US9325316B1 (en) Low-power high swing CML driver with independent common-mode and swing control
EP2282405B1 (en) Signal communication apparatus and related receiver
CN110601680A (zh) 集成磁隔离芯片的边沿转换电路和转换方法
CN210958308U (zh) 集成磁隔离芯片的边沿检测电路及边沿转换电路
CN114726393A (zh) 用于有线通信的高速分时双工收发器及其方法
WO2024057909A1 (ja) 伝送回路
US20230238964A1 (en) Transmission circuit
WO2015111124A1 (ja) 絶縁通信装置
CN110572142A (zh) 应用于集成磁隔离芯片的边沿转换方法及编解码电路
RU2714224C1 (ru) Устройство передачи данных с гальванической развязкой посредством импульсного трансформатора
US20230238963A1 (en) Transmission circuit
JP2012205041A (ja) インターフェース回路
CN210807206U (zh) 集成磁隔离芯片的边沿转换电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right