CN110601680A - 集成磁隔离芯片的边沿转换电路和转换方法 - Google Patents
集成磁隔离芯片的边沿转换电路和转换方法 Download PDFInfo
- Publication number
- CN110601680A CN110601680A CN201910776779.9A CN201910776779A CN110601680A CN 110601680 A CN110601680 A CN 110601680A CN 201910776779 A CN201910776779 A CN 201910776779A CN 110601680 A CN110601680 A CN 110601680A
- Authority
- CN
- China
- Prior art keywords
- conversion unit
- gate
- drain
- rising edge
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 230000000630 rising effect Effects 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000003708 edge detection Methods 0.000 description 4
- 102100040381 Dol-P-Glc:Glc(2)Man(9)GlcNAc(2)-PP-Dol alpha-1,2-glucosyltransferase Human genes 0.000 description 3
- 101000890957 Homo sapiens Dol-P-Glc:Glc(2)Man(9)GlcNAc(2)-PP-Dol alpha-1,2-glucosyltransferase Proteins 0.000 description 3
- 101100072644 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INO2 gene Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007600 charging Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010278 pulse charging Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
集成磁隔离芯片的边沿转换电路和转换方法，涉及集成电路技术。本发明的电路包括上升沿转换单元、下降沿转换单元，其特征在于：所述上升沿转换单元的输入端与信号输入端连接，输出端与或门的第一个输入端连接；所述下降沿转换单元的输入端与信号输入端连接，输出端与或门的第二个输入端连接；或门的输出端作为编码信号输出端；所述上升沿转换单元为上升沿——长脉冲转换单元，所述下降沿转换单元为下降沿——短脉冲转换单元；或者，所述上升沿转换单元为上升沿——短脉冲转换单元，所述下降沿转换单元为下降沿——长脉冲转换单元。本发明能大大提高信号传输速率。
Description
技术领域
本发明涉及集成电路技术。
背景技术
隔离器的作用是在医疗、通信、工业总线控制等场合中将电路系统中各具独 立功能的电路模块隔离开来，避免了各功能模块之间的相互影响，保护敏感电路 不受危险电压和电流的损坏。在图2、图3和图4中显示了两个地，即gnd1和 gnd2，gnd1和gnd2可以处于不同电势。
长期以来大量使用的电路隔离器件是光耦器件，但是光耦器件寿命短、数 据传输速率低、性能不稳定、体积过大，其缺点非常明显。
近十年来出现的一种新的隔离方式是使用片上集成变压器作为隔离器件进 行隔离，也就是磁耦隔离。片上集成变压器加工在硅片上，变压器的原端线圈与 副端线圈之间有一层隔离材料，从而起到隔离作用。磁耦隔离利用电磁感应定律， 通过两个线圈之间的变化磁场实现了在隔离层上的数据通信。磁耦隔离具有寿命 长、数据传输速率高、性能稳定、体积小等优点。
图1(a)是该类芯片架构的示意图，图中DIE1、DIE2和DIE3分别为编码 器芯片、解码器芯片和硅基变压器芯片，DIE1和DIE2使用常规的CMOS工艺设 计，DIE3使用的是自主研发的制造工艺。DIE1、DIE2和DIE3这三块裸片集成在 一个封装里面，它们之间通过封装线进行连接。
由于集成磁耦隔离器件体积小，线圈电感量小，原端线圈与副端线圈在高 频段的耦合系数更高，更利于传输信号，所以一般要对输入的低频方波信号进行 编码，对其频率进行提升，以利于其通过变压器进行传输。一种常用的提升频率 的方法就是对输入的方波信号进行边缘检测，把方波信号的上升沿和下降沿转换 为一个持续时间大约为两纳秒的短脉冲，当此脉冲通过变压器后，再把它们恢复 为方波的上升沿或下降沿。这种方法有一个问题，就是如何区分上升沿和下降沿 的问题。图1(b)为这一编解码过程的流程图。
文献【1】介绍了一种使用两个变压器分别传输上升沿脉冲和下降沿脉冲的 方法，如图2所示。在该方案中，输入方波的上升沿和下降沿都分别被转换为一 个单脉冲，然后这两个单脉冲分别用两个不同的变压器进行传输，通过变压器后， 这两个单脉冲再分别被恢复为上升沿和下降沿。这种做法的缺点就是需要用到两 个变压器，浪费了芯片面积。
文献【2】和文献【3】介绍了一种双-单脉冲编码方案，如图3所示。在该 方案中，上升沿用双脉冲表示，下降沿用单脉冲表示。这种方案的缺点是解码电 路需要辨认出双脉冲和单脉冲，双脉冲跟单脉冲之间需要有一定的距离，这样会 影响到数据的传输速率(即输入方波信号的上升沿和下降沿之间要有一定距离， 从而方波信号的频率不能太高)。同时，编码、解码电路相对来说会比较复杂。
经检索，现在市场上磁耦隔离产品的最大传输速率是150Mbps(bps为bit persecond，即比特每秒，应用于不归零信号，下同)，即75MHz方波频率(见 文献【4】)。
参考文献：
[1]B.Chen,J.Wynne,and R.Lkiger,“High speed digital isolators usingmicroscale on-chip transformers,”Elektronik Mag.,2003.
[2]B.Chen,“Fully integrated isolated DC-DC converter usingmicrotransformers,”in Proc.23rd Annual IEEE Applied Power Electronics Conf.,Feb.2008,pp.335–338.
[3]B.Chen,“Isolated half-bridge gate driver with integrated high-sidesupply,”in Proc.IEEE Power Electronics Specialists Conf.,Jun.2008,pp.3615–3618.
[4]Digital-Isolator-Product-Selection-Guide.pdf，
http://www.analog.com/media/en/technical-documentation/product-selector-card/Digi tal-Isolator-Product-Selection-Guide.pdf
发明内容
本发明所要解决的技术问题是，针对磁耦隔离技术，提出一种简单易行的编 解码方案用于区分输入方波信号的上升沿和下降沿，实现减小芯片面积(只能使 用一个变压器)的同时提高数据的传输速率。
本发明解决所述技术问题采用的技术方案是，集成磁隔离芯片的边沿转换电 路，包括上升沿转换单元、下降沿转换单元，其特征在于：
所述上升沿转换单元的输入端与信号输入端连接，输出端与或门的第一个输 入端连接；
所述下降沿转换单元的输入端与信号输入端连接，输出端与或门的第二个输 入端连接；
或门的输出端作为编码信号输出端；
所述上升沿转换单元为上升沿——长脉冲转换单元，所述下降沿转换单元为 下降沿——短脉冲转换单元；
或者，所述上升沿转换单元为上升沿——短脉冲转换单元，所述下降沿转换 单元为下降沿——长脉冲转换单元；
本发明还提供一种集成磁隔离芯片的边沿转换方法，其特征在于，包括下述 步骤：
1)检测输入的方波信号的上升沿和下降沿，将上升沿转换为长脉冲，下降 沿转换为短脉冲，并行输出长脉冲和短脉冲两路信号；
2)采用或门，将前述两路并行的信号转换为一路串行信号。
本发明利用脉冲长度的不同来区分输入方波的上升沿和下降沿，编解码电路 简单易行，并能大大提高信号传输速率。同时，实施该方案只需要一个变压器， 芯片面积小。仿真验证表明该方案的数据传输速率能达到250Mbps以上。
附图说明
图1为电路隔离器的芯片架构以及数据传输流程示意图，其中a为芯片架构 示意图，b为数据传输流程图。
图2为正向单脉冲的双变压器编解码方案。
图3为双-单脉冲编解码方案。
图4为长-短脉冲编解码方案。
图5为编码器示意图。
图6为解码器示意图。
图7为解码时序图。
图8为本发明采用的边沿检测电路的电路图。
图9为上升沿转换为脉冲信号的电路图。
图10为下降沿转换为脉冲信号的电路图。
具体实施方式
针对磁耦隔离技术，提出一种简单易行的编解码方案用于区分输入方波信号 的上升沿和下降沿，其目标是减小芯片面积(只能使用一个变压器)的同时提高 数据的传输速率。
本发明利用脉冲的长度(即脉冲高电平的持续时间)来区分输入方波的上升 沿和下降沿，长脉冲代表输入方波的上升沿，短脉冲代表输入方波的下降沿，反 之亦可。
参见图4，输入方波信号的上升沿被编码为一个长脉冲，下降沿被编码为 一个短脉冲；通过变压器后，解码电路把长脉冲恢复为上升沿，短脉冲恢复为下 降沿。长脉冲的宽度大于短脉冲，二者宽度可以自定义，只需后续电路能够区分 即可。
图5为编码电路示意图。编码电路用到了边沿检测电路，分别把上升沿和 下降沿转换为长脉冲和短脉冲。适当调节长短脉冲之间的距离，可以最大限度地 减小解码器所恢复方波的波形失真。
图6为解码电路示意图，图7为解码时序图，图7给出了图6中各个节点 (N1、N2、N3、N4和N5)对应的电压波形。施密特触发器1和施密特触发器2 用于检测变压器副端所感生出来的电压，它们的阈值电压较低，能同时恢复长、 短脉冲。施密特触发器1的输出端挂有一个容值适当的电容，当长脉冲到来时， 由于长脉冲持续时间长，电容能充电到比较高的电压；当短脉冲到来时，由于短 脉冲持续时间短，电容仅能充电到比较低的电压。施密特触发器3的阈值电压比 较高，仅能检测到比较高的电压(长脉冲到来时的充电电压)，短脉冲充电电压 由于电压值低于施密特触发器3的阈值电压，所以无法被检测到(见图7中的波 形N3)。所以在节点N3处，只有当长脉冲到来时，才会产生脉冲；而在节点N2 处，由于施密特触发器2的阈值电压比较低，而且该触发器的输出端没有挂负载 电容，所以不管长脉冲还是短脉冲到来时，都能产生输出脉冲。节点N4的波形 是节点N2波形的反相。图6中的D触发器能在时钟CK的上升沿到来时，把数 据输入端D的电平拷贝到输出端Q。结合图6的解码器示意图以及图7的解码时 序图可知，N4充当D触发器的时钟信号，而N3为D触发器的数据输入。当长 脉冲到来时，N3为高电平，时钟N4把N3的高电平拷贝到D触发器的输出端Q， N5由低电平跳变为高电平，恢复了输入方波的上升沿；当短脉冲到来时，N3为 低电平，时钟N4把N3的低电平拷贝到D触发器的输出端Q，N5由高电平跳变 为低电平，恢复了输入方波的下降沿。
实际应用中，长脉冲高电平的持续时间可设置为2纳秒，短脉冲高电平的 持续时间可设置为1纳秒，长脉冲和短脉冲之间的最短时间间隔可短至1纳秒， 也就是说，该方案可处理上升沿和下降沿之间间隔为3纳秒的方波信号，其数据 传输速率理论值可达330Mbps以上。为了兼顾到集成电路加工的工艺偏差以及 电压和温度的影响，提高芯片良率，长脉冲和短脉冲之间的距离可以适当加长。 仿真中把长脉冲和短脉冲之间的距离设置为2纳秒，数据实际传输速率达250Mbps，高于市场上现有产品。该方案所提出的电路可以使用0.5微米集成电 路制造工艺实现。
图8示出了一种采用源极开关电荷泵的边沿检测电路，包括：
第一PMOS管(M1)，其源极接参考高电平，漏极接第二PMOS管(M2) 的源极，栅极接信号输入端和第一参考点(N1)；
第二PMOS管(M2)，其漏极接第二参考点(N2)，其栅极接第三PMOS管 (M3)的栅极和漏极；
第三PMOS管(M3)，其源极接参考高电平，其漏极通过第一电流源接地；
第四NMOS管(M4)，其源极接地，栅极和漏极接第五NMOS管的栅极，漏 极还接第二电流源的输出端；
第五NMOS管(M5)，其源极接第六NMOS管(M6)的漏极，其漏极接第 二参考点(N2)，漏极还通过电容(C2)接地；
第六NMOS管(M6)，其源极接地，栅极接信号输入端。
参见图9，基于前述检测电路，形成上升沿转换单元：
第一参考点(N1)通过第一延时电路接与门的第一输入端；第二参考点 (N2)通过第二延时电路接与门的第二输入端；与门的输出端作为上升沿脉冲 输出端。
参见图10，基于前述检测电路，形成下降沿转换单元：
第一参考点(N1)通过第一延时电路接与门的第一输入端；第二参考点 (N2)通过第二延时电路接与门的第二输入端；与门的输出端作为上升沿脉冲 输出端。
调节电容C2和电流源的参数，即可实现输出脉冲宽度的调节，实现以长短 脉冲区分上升沿和下降沿的目的。
图8所示的源极开关电荷泵检测电路的优点是电流源M2和M5的漏极直接 接到输出电容C2上，电压比较稳定，没有了漏极寄生电容充放电的问题，因而 这种电荷泵的开关速度快，不存在电荷分流的问题。同时，两个MOS管M1和 M6没有直接接到输出电容上，解决了数字控制信号电荷注入的问题。
Claims (4)
1.集成磁隔离芯片的边沿转换电路，包括上升沿转换单元、下降沿转换单元，其特征在于：
所述上升沿转换单元的输入端与信号输入端连接，输出端与或门的第一个输入端连接；
所述下降沿转换单元的输入端与信号输入端连接，输出端与或门的第二个输入端连接；
或门的输出端作为编码信号输出端；
所述上升沿转换单元为上升沿——长脉冲转换单元，所述下降沿转换单元为下降沿——短脉冲转换单元；
或者，所述上升沿转换单元为上升沿——短脉冲转换单元，所述下降沿转换单元为下降沿——长脉冲转换单元。
2.如权利要求1所述的集成磁隔离芯片的边沿转换电路，其特征在于，所述上升沿转换单元包括：
第一PMOS管(M1)，其源极接参考高电平，漏极接第二PMOS管(M2)的源极，栅极接信号输入端和第一参考点(N1)；
第二PMOS管(M2)，其漏极接第二参考点(N2)，其栅极接第三PMOS管(M3)的栅极和漏极；
第三PMOS管(M3)，其源极接参考高电平，其漏极通过第一电流源接地；
第四NMOS管(M4)，其源极接地，栅极和漏极接第五NMOS管的栅极，漏极还接第二电流源的输出端；
第五NMOS管(M5)，其源极接第六NMOS管(M6)的漏极，其漏极接第二参考点(N2)，漏极还通过电容(C2)接地；
第六NMOS管(M6)，其源极接地，栅极接信号输入端；
第一参考点(N1)通过第一延时电路接与门的第一输入端；
第二参考点(N2)通过第二延时电路接与门的第二输入端；
与门的输出端作为上升沿脉冲输出端。
3.如权利要求1所述的集成磁隔离芯片的边沿转换电路，其特征在于，所述下降沿转换单元包括：
第一PMOS管(M1)，其源极接参考高电平，漏极接第二PMOS管(M2)的源极，栅极接信号输入端和第一参考点(N1)；
第二PMOS管(M2)，其漏极接第二参考点(N2)，其栅极接第三PMOS管(M3)的栅极和漏极；
第三PMOS管(M3)，其源极接参考高电平，其漏极通过第一电流源接地；
第四NMOS管(M4)，其源极接地，栅极和漏极接第五NMOS管的栅极，漏极还接第二电流源的输出端；
第五NMOS管(M5)，其源极接第六NMOS管(M6)的漏极，其漏极接第二参考点(N2)，漏极还通过电容(C2)接地；
第六NMOS管(M6)，其源极接地，栅极接信号输入端；
第一参考点(N1)通过第一延时电路接或非门的第一输入端；
第二参考点(N2)通过第二延时电路接或非门的第二输入端；
或非门的输出端作为下降沿脉冲输出端。
4.集成磁隔离芯片的边沿转换方法，其特征在于，包括下述步骤：
1)检测输入的方波信号的上升沿和下降沿，将上升沿转换为长脉冲，下降沿转换为短脉冲，并行输出长脉冲和短脉冲两路信号；
2)采用或门，将前述两路并行的信号转换为一路串行信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776779.9A CN110601680A (zh) | 2019-08-22 | 2019-08-22 | 集成磁隔离芯片的边沿转换电路和转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776779.9A CN110601680A (zh) | 2019-08-22 | 2019-08-22 | 集成磁隔离芯片的边沿转换电路和转换方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110601680A true CN110601680A (zh) | 2019-12-20 |
Family
ID=68855096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910776779.9A Pending CN110601680A (zh) | 2019-08-22 | 2019-08-22 | 集成磁隔离芯片的边沿转换电路和转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110601680A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039517A (zh) * | 2020-09-04 | 2020-12-04 | 上海川土微电子有限公司 | 基于Pulse-Coding的超低功耗电容式数字隔离器电路 |
| CN114584115A (zh) * | 2022-04-02 | 2022-06-03 | 陕西科技大学 | 一种信号边沿比较器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626319U (ja) * | 1992-08-28 | 1994-04-08 | 横河電機株式会社 | 遅延回路 |
| US20080136442A1 (en) * | 2006-07-06 | 2008-06-12 | Baoxing Chen | Signal isolator using micro-transformers |
| US20100246646A1 (en) * | 2009-03-31 | 2010-09-30 | Analog Devices, Inc. | Multi-bit digital signal isolator |
| CN105306026A (zh) * | 2015-11-05 | 2016-02-03 | 中国科学院电工研究所 | 一种可调脉宽的双脉冲发生器 |
| CN107863945A (zh) * | 2017-09-30 | 2018-03-30 | 苏州威发半导体有限公司 | 一种电容倍增rc网络 |
-
2019
- 2019-08-22 CN CN201910776779.9A patent/CN110601680A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626319U (ja) * | 1992-08-28 | 1994-04-08 | 横河電機株式会社 | 遅延回路 |
| US20080136442A1 (en) * | 2006-07-06 | 2008-06-12 | Baoxing Chen | Signal isolator using micro-transformers |
| US20100246646A1 (en) * | 2009-03-31 | 2010-09-30 | Analog Devices, Inc. | Multi-bit digital signal isolator |
| CN105306026A (zh) * | 2015-11-05 | 2016-02-03 | 中国科学院电工研究所 | 一种可调脉宽的双脉冲发生器 |
| CN107863945A (zh) * | 2017-09-30 | 2018-03-30 | 苏州威发半导体有限公司 | 一种电容倍增rc网络 |
Non-Patent Citations (2)
| Title |
|---|
| 周波: "超宽带调频收发机的分析与设计", 31 December 2015, 北京理工大学出版社, pages: 44 * |
| 胡世昌: "边沿触发器的构建原理分析", 东莞理工学院学报, 28 February 2017 (2017-02-28), pages 1 - 2 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039517A (zh) * | 2020-09-04 | 2020-12-04 | 上海川土微电子有限公司 | 基于Pulse-Coding的超低功耗电容式数字隔离器电路 |
| CN112039517B (zh) * | 2020-09-04 | 2024-03-22 | 上海川土微电子有限公司 | 基于Pulse-Coding的超低功耗电容式数字隔离器电路 |
| CN114584115A (zh) * | 2022-04-02 | 2022-06-03 | 陕西科技大学 | 一种信号边沿比较器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI549411B (zh) | 諧振開關變換器、控制電路及其自動死區時間調節的控制方法 | |
| US10171130B2 (en) | Receiver circuit | |
| CN102832917A (zh) | 开关驱动电路 | |
| CN110601680A (zh) | 集成磁隔离芯片的边沿转换电路和转换方法 | |
| CN107659300B (zh) | 用于双向数据传输的电路装置及方法 | |
| JP2017169268A (ja) | 全波整流回路 | |
| CN101146086A (zh) | 通过变压器传送数字数据的方法及系统 | |
| US8896363B2 (en) | Analog switching circuit, associated control circuit and method | |
| EP2282405A2 (en) | Signal communication apparatus and related receiver | |
| CN210958308U (zh) | 集成磁隔离芯片的边沿检测电路及边沿转换电路 | |
| CN210807206U (zh) | 集成磁隔离芯片的边沿转换电路 | |
| CN210490816U (zh) | 应用于集成磁隔离芯片的边沿转换编码电路和解码电路 | |
| CN109565480B (zh) | 具有改进的共模瞬态拒绝的电气隔离的数据隔离器 | |
| CN111726011B (zh) | 一种包含集成式隔离dc-dc的数字隔离器电路及包括该电路的数字隔离器 | |
| CN110572142A (zh) | 应用于集成磁隔离芯片的边沿转换方法及编解码电路 | |
| US20140132326A1 (en) | Pulse noise suppression circuit and pulse noise suppression method thereof | |
| JP5321000B2 (ja) | レベルシフト回路 | |
| JP6248649B2 (ja) | 絶縁通信装置 | |
| RU109621U1 (ru) | Микросхема интегральная цифровая с трансформаторной развязкой | |
| CN210402700U (zh) | 一种红外遥控接收芯片的输出信号控制系统 | |
| CN109525227B (zh) | 一种数字隔离通信电路 | |
| CN214900843U (zh) | 一种工业控制系统及其电感耦合隔离器 | |
| CN112313862B (zh) | 隔离驱动器 | |
| Ke et al. | Digital Isolator Based on On-Chip Transformer for High-Voltage SiC MOSFET | |
| CN110518899A (zh) | 集成磁隔离芯片的边沿检测电路及边沿转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |