CN109559766A - 应用于存储器系统的电路与相关方法 - Google Patents

应用于存储器系统的电路与相关方法 Download PDF

Info

Publication number
CN109559766A
CN109559766A CN201810239179.4A CN201810239179A CN109559766A CN 109559766 A CN109559766 A CN 109559766A CN 201810239179 A CN201810239179 A CN 201810239179A CN 109559766 A CN109559766 A CN 109559766A
Authority
CN
China
Prior art keywords
connecting line
memory
storage system
coupled
driving voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810239179.4A
Other languages
English (en)
Inventor
邱致嘉
吴瑞北
吴亭莹
王文山
周格至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN109559766A publication Critical patent/CN109559766A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

一种应用于一存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。

Description

应用于存储器系统的电路与相关方法
技术领域
本发明涉及一种应用于一存储器系统的电路以及相关方法。
背景技术
传统上如固态硬盘(Solid State Device,SSD)或双倍数据率(Double DataRate,DDR)的系统中的存储器通常使用一星形结构或一飞越(fly-by)结构来实现。图1显示现有技术中的星形结构以及飞越结构，如图1的子图(A)所示，一存储器系统110具有多个排列成星形结构的存储器区域FLASH1、FLASH2、FLASH3以及FLASH4，并且由控制器111(如存储器控制器)所驱动，其中每一存储器区域可包含多于一个存储器，举例来说，存储器系统110为一固态硬盘系统，且包含于其中的每一存储器为一固态硬盘(Solid State Disk,SSD)。如图1的子图(B)所示，存储器系统120具有多个排列成飞越结构的存储器M1-M8，并且由控制器121(如存储器控制器)所驱动，举例来说，存储器系统120为一双倍数据率系统，且包含于其中的每一存储器为一双倍数据率(Double Data Rate,DDR)同步动态随机存取存储器(Synchronous Dynamic Random Access Memories,SDRAM)，图1的子图(A)所示的星形结构适用于一高速应用如固态硬盘系统，而图1的子图(B)所示的飞跃结构通常具有一长导线结构，且该导线在两相邻存储器之间的长度(或阻抗)可能相同，导致距离控制器最近的存储器容易产生严重的传输线信号反射。
发明内容
本发明的目的之一在于提供一种存储器系统的电路以及相关方法以解决上述问题。
根据本发明的一实施例，公开一种应用于存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。
根据本发明的一实施例，公开一种应用于存储器系统的方法，该系统包含多个存储器。该方法包含：将多个连接线串联耦接，其中每一连接线具有一第一端以及一第二端，该第二端耦接至多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。
附图说明
图1是应用于一传统存储器系统的星形结构以及飞越结构的示意图。
图2是根据本发明一实施例的应用于一存储器系统的驱动电路的示意图。
图3是根据本发明另一实施例的应用于一存储器系统的驱动电路的示意图。
图4是根据图3中所示的驱动电路的一驱动单元的示意图。
符号说明
110、120、202 存储器系统
111、201 控制器
M1-M8 存储器
FLASH1-FLASH4 存储器区域
200 驱动电路
T1-T8 连接线
Z1-Z8、ZV1、ZV2 阻抗
N1-N8 端点
RL 负载阻抗
Rs 电阻
Vs 驱动电压源
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。
如上所述，对于应用星形结构的存储器系统而言，由于以金属连接线所形成的阻抗在用以连接存储器时，相同距离将会有相同的等效阻抗，因此将造成严重的反射使得效能下降。图2是根据本发明一实施例的应用于一存储器系统202的驱动电路200的示意图，存储器系统202包含多个存储器M1、M2、M3、M4、M5、M6、M7以及M8，本领域技术人员应能理解存储器M1-M8可以被等效为如图2所示的多个电容。需注意的是，在存储器系统202所包含的存储器的数量并非本发明的一限制，举例来说，存储器系统202可包含多于一个存储器(如2、4、6、8个或甚至更多个存储器)，取决于实际应用的需求。驱动电路200包含多个连接线T1、T2、T3、T4、T5、T6、T7以及T8，其中连接线T1-T8是由长度分别为L1、L2、L3、L4、L5、L6、L7、以及L8的金属所实现，而如图2所示，连接线T1-T8的等效阻抗分别为Z1、Z2、Z3、Z4、Z5、Z6、Z7、以及Z8。存储器系统202的存储器M1-M8中的每一存储器具有一端点耦接至连接线T1-T8的其中之一的一端，且在存储器M1-M8中每两个存储器就由连接线T1-T8的其中之一所区隔开。
驱动电路200还包含一控制器201(例如一存储器控制器)，其包含一驱动电压源Vs以及一电阻Rs，且控制器201耦接至连接线T1-T8。连接线T1与存储器M1可视为一低通滤波器，连接线T2与存储器M2可视为另一低通滤波器，依此类推。对于存储器M1而言，由具有阻抗Z1的连接线T1与存储器M1所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T1的长度来设定，使得驱动电压源Vs所产生的驱动电压信号可通过。同样地，由连接线T2与存储器M2所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T2的长度来设定，而由连接线T3与存储器M3所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T3的长度来设定，依此类推。该驱动信号则借此传送至终端电阻(例如图2所示的负载阻抗RL)，在其他实施例中，终端电阻位于距离控制器201最远的存储器中。
通过上述实施例，当自图2所示的端点N1、N2、N3、N4、N5、N6、N7以及N8所观察到该驱动信号的反射可因此被抑制/减弱，该驱动信号的最大眼图(eye diagram)将可通过测试仪器所观察到，效能因此大幅提升。
需注意的是，连接线T1-T8的阻抗不仅能通过改变长度来调整，可同样通过改变宽度或利用不同种类的金属或材料来实现。除此之外，在此实施例中，连接线T1-T8的等效阻抗以不同名称(即Z1-Z8)所标记，然而，连接线T1-T8其中的某些连接线可具有相同的等效阻抗。图3是根据本发明另一实施例的应用于一存储器系统的驱动电路200的示意图，在此实施例中，图2所示的阻抗Z1、Z3、Z5、Z7具有相同的阻抗值ZV1，而阻抗Z2、Z4、Z6、Z8具有相同的阻抗值ZV2，其中ZV1≠ZV2。参考图4，其为根据本发明又另一实施例的一存储器系统中的驱动电路的示意图，该存储器系统包含至少两个存储器(例如M1与M2)，驱动电路包含两个不同串联耦接的连接线且分别具有不同的阻抗值ZV1/2与ZV2/2(图中并未显示控制器位置)，该驱动电路以及存储器M1与M2可被视为一滤波器，用以过滤一特定频带，其中仅有具有在该频带范围中的频率的信号可允许通过或传送至存储器。如图4所示的该驱动电路可被用作一等效方框图，通过串联耦接该等效方框图可形成如图3所示的驱动电路。
在另一范例中，阻抗Z1、Z2、Z3、Z4、Z5、Z6以及Z7具有相同阻抗值ZV1而阻抗Z8具有阻抗值ZV2，其中ZV1≠ZV2。在另一范例中，所有阻抗Z1-Z8皆具有不同的阻抗值，换句话说，只要能够有效地抑制/减弱信号的反射及/或将该驱动信号的眼图最大化，阻抗Z1-Z8可具有任意阻抗值。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种应用于一存储器系统的电路，其中该存储器系统包含多个存储器，该电路包含：
多个连接线，该多个连接线为串联连接，且其中的每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器中的其中之一的一端点；
其中该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，该第一连接线与该第二连接线为串联连接。
2.如权利要求1所述的电路，还包含：
一控制器，包含：
一驱动电压源，耦接至该多个串联连接的连接线，其中该驱动电压源用以提供一驱动电压至该多个存储器；以及
一源阻抗，耦接至该多个连接线以及该驱动电压源之间。
3.如权利要求1所述的电路，其中该多个存储器为多个双倍资料率同步动态随机存取记忆体。
4.如权利要求1所述的电路，其中该多个存储器为多个固态硬盘。
5.如权利要求1所述的电路，其中该第一连接线的一长度与该第二连接线的一长度不同。
6.一种应用于一存储器系统的方法，该存储器系统包含多个存储器，其中该方法包含：
将多个连接线串联耦接，该多个连接线中的每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器中的其中之一的一端点；
其中该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，该第一连接线与该第二连接线为串联连接。
7.如权利要求6所述的方法，还包含：
利用耦接至该多个串联连接的连接线的一驱动电压源，其中该驱动电压源用以提供一驱动电压至该多个存储器；以及
将一源阻抗耦接于该驱动电压源以及该多个连接线之间。
8.如权利要求6所述的方法，其中该多个存储器为多个双倍数据率同步动态随机存取存储器。
9.如权利要求6所述的方法，其中该多个存储器为多个固态硬盘。
10.如权利要求6所述的方法，其中该第一连接线的一长度与该第二连接线的一长度不同。
CN201810239179.4A 2017-09-25 2018-03-22 应用于存储器系统的电路与相关方法 Pending CN109559766A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/713,718 2017-09-25
US15/713,718 US20190096444A1 (en) 2017-09-25 2017-09-25 Circuit for memory system and associated method

Publications (1)

Publication Number Publication Date
CN109559766A true CN109559766A (zh) 2019-04-02

Family

ID=65806802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810239179.4A Pending CN109559766A (zh) 2017-09-25 2018-03-22 应用于存储器系统的电路与相关方法

Country Status (3)

Country Link
US (1) US20190096444A1 (zh)
CN (1) CN109559766A (zh)
TW (1) TW201916014A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013401B (zh) * 2023-03-24 2023-08-11 长鑫存储技术有限公司 存储器调试方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231878A (zh) * 2007-01-22 2008-07-30 联发科技股份有限公司 存储器系统以及存储器存取方法
CN104916308A (zh) * 2014-03-14 2015-09-16 爱思开海力士有限公司 半导体器件
US20150371698A1 (en) * 2014-06-18 2015-12-24 Canon Kabushiki Kaisha Printed circuit board, and printed wiring board
US20170214372A1 (en) * 2016-01-25 2017-07-27 Analog Devices, Inc. Switched amplifiers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231878A (zh) * 2007-01-22 2008-07-30 联发科技股份有限公司 存储器系统以及存储器存取方法
CN104916308A (zh) * 2014-03-14 2015-09-16 爱思开海力士有限公司 半导体器件
US20150371698A1 (en) * 2014-06-18 2015-12-24 Canon Kabushiki Kaisha Printed circuit board, and printed wiring board
US20170214372A1 (en) * 2016-01-25 2017-07-27 Analog Devices, Inc. Switched amplifiers

Also Published As

Publication number Publication date
TW201916014A (zh) 2019-04-16
US20190096444A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP6944471B2 (ja) ラボラトリ試料分配システム及びラボラトリ試料分配システムを動作させる方法
DE102012204991B4 (de) Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung
DE112006003267B4 (de) Zeitlich multiplexierter dynamischer, schaltkreisintegrierter Abschluss
US7961003B2 (en) Multi-drop bus system
DE10229120B4 (de) Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen
KR20080106328A (ko) 메모리 에이전트 및 메모리 시스템과 메모리 에이전트의 종단부 임피던스를 동적으로 가변시키는 단계를 포함하는 방법
DE19915044A1 (de) Schnittstelle für synchrone Halbleiterspeicher
CN111199762B (zh) 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统
CN109559766A (zh) 应用于存储器系统的电路与相关方法
CN109712651A (zh) 辅助写入电路、写入电路及方法、静态存储器及电子设备
CN103399649A (zh) 一种基于kvm的数据处理方法和kvm发送装置
DE602004012113T2 (de) Befehls- und adressenbustopologie mit aufgeteiltem t-ketten-speicher
DE102005013900A1 (de) Vorrichtung und Verfahren zum Testen von Halbleitervorrichtungen
US8179158B2 (en) Printed circuit board having a termination of a T-shaped signal line
TWI352357B (en) Motherboard and memory device thereof
CN104821154B (zh) 数据传输的控制系统、方法、芯片阵列及显示器
KR20150025763A (ko) 메모리 시스템
DE102007009817B4 (de) Halbleiterspeichermodul und elektronische Vorrichtung, ein Halbleiterspeichermodul umfassend, und Verfahren zu dessen Betrieb
CN105575419A (zh) 同步动态随机存储器
KR100391990B1 (ko) 직렬 버스 구조의 메모리 모듈들을 구비한 정보 처리 시스템
CN104809091B (zh) 一种转接装置
WO2007079486A2 (en) Memory device row and/or column access efficiency
CN1214397C (zh) 双倍数据传输速度的ddr sdram与sdram的共用模块
US9524756B2 (en) Apparatuses and methods for coupling semiconductor devices of a memory module in a memory system
CN107395475B (zh) Can通讯极性控制方法、装置和系统及多联空调机组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402

WD01 Invention patent application deemed withdrawn after publication