CN109559697A - 一种移位寄存器单元及扫描电路 - Google Patents

一种移位寄存器单元及扫描电路 Download PDF

Info

Publication number
CN109559697A
CN109559697A CN201811602872.XA CN201811602872A CN109559697A CN 109559697 A CN109559697 A CN 109559697A CN 201811602872 A CN201811602872 A CN 201811602872A CN 109559697 A CN109559697 A CN 109559697A
Authority
CN
China
Prior art keywords
signal
clock signal
transistor
shift register
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811602872.XA
Other languages
English (en)
Other versions
CN109559697B (zh
Inventor
吴浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201811602872.XA priority Critical patent/CN109559697B/zh
Publication of CN109559697A publication Critical patent/CN109559697A/zh
Application granted granted Critical
Publication of CN109559697B publication Critical patent/CN109559697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种移位寄存器单元及扫描电路，用于解决现有技术中移位寄存器单元复位能力差的技术问题。其中，移位寄存器单元包括节点控制电路、扫描控制电路、单级复位电路、放电控制电路、信号输出电路以及全局复位电路，所述节点控制电路与所述扫描控制电路通过N2a节点相互电连接，所述节点控制电路与所述单级复位电路、所述放电控制端电路、所述信号输出电路通过N1节点相互电连接，所述节点控制电路与所述信号输出电路通过N2b节点相互电连接。

Description

一种移位寄存器单元及扫描电路
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器单元及扫描电路。
背景技术
目前，在液晶显示器(Liquid Crystal Display，LCD)显示时，一般通过栅极驱动电路对LCD中的栅线逐行扫描，控制薄膜晶体管(Thin-film transistor，TFT)打开以将显示电压输入像素电极，从而通过像素电极与公共电极之间的电场，控制液晶分子偏转，实现显示功能。一般栅极驱动电路由多个移位寄存器单元级联组成。
然而现有的移位寄存器单元通常在开机或关机时复位能力较差，影响显示面板的显示效果，用户体验差。
发明内容
本发明实施例提供一种移位寄存器单元及扫描电路，用于解决现有技术中移位寄存器单元复位能力差的技术问题。
第一方面，本发明实施例提供一种移位寄存器单元，包括节点控制电路、扫描控制电路、单级复位电路、放电控制电路、信号输出电路以及全局复位电路，其中所述节点控制电路与所述扫描控制电路通过N2a节点相互电连接，所述节点控制电路与所述单级复位电路、所述放电控制端电路、所述信号输出电路通过N1节点相互电连接，所述节点控制电路与所述信号输出电路通过N2b节点相互电连接；
所述扫描控制电路用于：在正扫模式时，在正向输入信号INF端的控制下将正扫信号U2D端的正扫信号U2D提供给所述N2a节点、所述N2b节点，使用所述正扫信号U2D控制将第三时钟信号输入端的时钟信号CKV3输送至所述单级复位电路；或者，在反扫模式时，在反向输入信号INB端的控制下将反扫信号D2U端的反扫信号D2U提供给所述N2a节点、所述N2b节点，使用所述反扫信号D2U控制将第一时钟信号输入端的时钟信号CKV1输送至所述单级复位电路；
所述节点控制电路用于：在正扫模式时，将所述正扫信号U2D传输给所述信号输出电路，在所述反扫信号D2U所述反扫信号D2U的控制下不传送所述第一时钟信号输入端的时钟信号CKV1；或者，在反扫模式时，将所述反扫信号D2U所述反扫信号D2U传输给所述信号输出电路，在所述正扫信号U2D的控制下不传送所述第三时钟信号输入端的时钟信号CKV3；
所述信号输出电路用于：在所述正扫信号U2D或所述反扫信号D2U的控制下将第二时钟信号输入端的时钟信号CKV2传输给所述移位寄存器单元的扫描信号输出端Gout；
所述单级复位电路用于：在所述第三时钟信号输入端的时钟信号CKV3或所述第一时钟信号输入端的时钟信号CKV1的控制下，将高电平VGH信号输送至所述节点控制电路的N1节点；
所述节点控制电路还用于：将所述N1节点的高电平VGH信号传输给所述信号输出电路；
所述信号输出电路还用于：在所述N1节点的高电平VGH信号的控制下，将低电平VGL信号传递给所述扫描信号输出端Gout；
所述放电控制电路用于：在放电控制信号GAS端和所述正向输入信号INF端的控制下，将所述低电平VGL信号传输给所述N1节点、所述N2a节点以及所述N2b；同时将所述高电平VGH信号传递给所述扫描信号输出端Gout；
所述全局复位电路用于：在全局复位信号GRESET端的控制下，将所述低电平VGL信号传递给所述扫描信号输出端Gout。
可选的，所述扫描控制电路包括晶体管TR13、晶体管TR14、晶体管TR15、晶体管TR16；
其中，所述晶体管TR13、所述晶体管TR14的第一极相互电连接，并电连接到所述N2a节点；所述晶体管TR15、所述晶体管TR16的第一极相互电连接，并电连接到所述单级复位电路；
所述晶体管TR13的栅极电连接到所述正向输入信号INF端，第二极电连接到所述正扫信号U2D端；所述晶体管TR14的栅极电连接到所述反向输入信号INB端，第二极电连接到所述反扫信号D2U端；所述晶体管TR15的栅极电连接到诉所述正扫信号U2D端，第二极电连接到所述第三时钟信号输入端；所述晶体管TR16的栅极电连接到所述反扫信号D2U端，第二极电连接到所述第一时钟信号输入端。
可选的，所述节点控制电路包括：晶体管TR1、晶体管TR3、晶体管TR7；
其中，所述晶体管TR1、所述晶体管TR3的第一极相互电连接，并电连接到所述低电平VGL端；
所述晶体管TR1的第二极、所述晶体管TR3的栅极、所述晶体管TR7的第一极电连接到所述N2a节点；
所述晶体管TR1的栅极、所述晶体管TR3的第二极电连接到所述N1节点；
所述晶体管TR7的第二极电连接到所述N2b节点，栅极电连接到所述高电平VGH端。
可选的，所述单级复位电路包括晶体管TR4；
其中，所述晶体管TR4的栅极电连接到所述扫描控制电路，第一极电连接到所述N1节点，第二极电连接到所述高电平VGH端。
可选的，所述放电控制电路包括晶体管TR10、晶体管TR12；
其中，所述晶体管TR10的栅极电连接到所述放电控制信号GAS端，第一极电连接到所述N1节点，第二极电连接到所述低电平VGL端；
所述晶体管TR12的栅极电连接到所述放电控制信号GAS端，第一极电连接到所述扫描信号输出端Gout，第二极电连接到所述高电平VGH端。
可选的，所述全局复位电路包括晶体管TR17；
其中，所述晶体管TR17的栅极电连接到所述全局复位信号GRESET端，第一极电连接到所述低电平VGL端，第二极电连接到所述扫描信号输出端Gout。
可选的，所述信号输出电路包括晶体管TR5、晶体管TR6、电容C1和电容C2；
其中，所述晶体管TR5第二极、所述晶体管TR6的第一极以及所述电容C2的第二极连接到所述扫描信号输出端Gout；
所述晶体管TR5的第一极、所述电容C1的第一极电连接到所述低电平VGL端；
所述晶体管TR5的栅极、所述电容C1的第二极电连接到所述N1节点；
所述电容C2的第一极和所述晶体管TR6的栅极电连接到所述N2b节点；
所述晶体管TR6的第二极电连接到所述第二时钟信号输入端。
第二方面，本发明实施例提供一种扫描电路，包括多个级联的如本发明实施例第一方面所述的移位寄存器单元；
其中，第8k+1级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第三时钟信号CKV3和第五时钟信号CKV5；
第8k+2级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第四时钟信号CKV4和第六时钟信号CKV6；
第8k+3级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第五时钟信号CKV5和第七时钟信号CKV7；
第8k+4级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第六时钟信号CKV6和第八时钟信号CKV8；
第8k+5级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第七时钟信号CKV7和第一时钟信号CKV1；
第8k+6级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第六时钟信号CKV6、第八时钟信号CKV8和第二时钟信号CKV2；
第8k+7级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第七时钟信号CKV7、第一时钟信号CKV1和第三时钟信号CKV3；
第8k+8级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第八时钟信号CKV8、第二时钟信号CKV2和第四时钟信号CKV4；
其中，k为大于等于零的整数；所述第一至第八时钟信号的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于8的正整数。
可选的，第1级所述移位寄存器单元的正向输入信号INF端用于输入第一垂直扫描触发信号STV1；
第2级所述移位寄存器单元的正向输入信号INF端用于输入第二垂直扫描触发信号STV2；
第2n+1级所述移位寄存器单元的正向输入信号INF端用于输入第2n-1级所述移位寄存器单元输出的扫描信号；
第2n+2级所述移位寄存器单元的正向输入信号INF端用于输入第2n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数，所述第二垂直扫描触发信号STV2滞后于所述第一垂直扫描触发信号STV1，且所述第二垂直扫描触发信号STV2和第一垂直扫描触发信号STV1在时序上存在交叠。
可选的，倒数第1级所述移位寄存器单元的反向输入信号INB端用于输入第一垂直扫描触发信号STV1；
倒数第2级所述移位寄存器单元的反向输入信号INB端用于输入第二垂直扫描触发信号STV2；
倒数第2n+1级所述移位寄存器单元的反向输入信号INB端用于输入倒数第2n-1级所述移位寄存器单元输出的扫描信号；
倒数第2n+2级所述移位寄存器单元的反向输入信号INB端用于输入倒数第2n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数，所述第二垂直扫描触发信号STV2滞后于所述第一垂直扫描触发信号STV1，且所述第二垂直扫描触发信号STV2和第一垂直扫描触发信号STV1在时序上存在交叠。
可选的，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。
可选的，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
第三方面，本发明实施例提供一种扫描电路，包括多个级联的如本发明实施例第一方面所述的移位寄存器单元；
其中，第5k+1级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第二时钟信号CKV2和第四时钟信号CKV4；
第5k+2级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第三时钟信号CKV3和第五时钟信号CKV5；
第5k+3级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第四时钟信号CKV4和第一时钟信号CKV1；
第5k+4级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第五时钟信号CKV5和第二时钟信号CKV2；
第5k+5级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第一时钟信号CKV1和第三时钟信号CKV3；
其中，k为大于等于零的整数；所述第一至第五时钟信号的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于5的正整数。
可选的，第1级所述移位寄存器单元的正向输入信号INF端用于输入第三垂直扫描触发信号STV3；
第n+1级所述移位寄存器单元的正向输入信号INF端用于输入第n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数。
可选的，倒数第1级所述移位寄存器单元的反向输入信号INB端用于输入第三垂直扫描触发信号STV3；
倒数第n+1级所述移位寄存器单元的反向输入信号INB端用于输入倒数第n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数。
可选的，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。
可选的，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、本发明实施例通过在移位寄存器单元电路中增加全局复位电路，并与扫描控制电路、节点控制电路、单级复位电路、放电控制电路以及信号输出电路相配合，可以有效提升开机或关机时显示面板的复位能力，改善显示面板的显示效果，提高了用户体验；
2、减少了移位寄存器单元中的晶体管的数量，更利于显示面板的边框的窄边化设计，可有效提高屏占比；
3、通过上述移位寄存器单元设计出的扫描电路，可使得各个移位寄存器单元输出的扫描信号在时序上相互交叠，进而有效提高显示面板的充电能力，进一步提升显示面板的显示效果，提高了用户体验。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种移位寄存器单元的结构示意图；
图2为包含图1的扫描电路的结构示意图；
图3为图2扫描电路的时序信号示意图；
图4为本发明实施例中移位寄存器单元的结构示意图；
图5为本发明实施例中移位寄存器单元的结构示意图；
图6为本发明实施例中扫描电路的一种可能的结构示意图；
图7为本发明实施例中图6扫描电路的时序信号示意图；
图8为本发明实施例中扫描电路的另一种可能的结构示意图；
图9为本发明实施例中图8扫描电路的时序信号示意图。
具体实施方式
下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
需要理解的是，在本发明实施例的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。在本发明实施例的描述中“多个”，是指两个或两个以上。
本发明实施例中的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
正如本发明背景技术所述，图1为发明人在研究过程中的一种移位寄存器单元的结构示意图。其中，该移位寄存器单元的复位功能仅依靠晶体管TR4所在的单级复位电路实现，开机或关机时复位能力会有一定问题，存在显示面板的显示效果较差的问题。
不仅如此，正如图1所示，该移位寄存器单元包括晶体管Tr1～晶体管Tr16，共16个晶体管，数量较多，不利于显示面板边框的窄边化设计。
进一步的，图2为包含图1所示移位寄存器单元的扫描电路的结构示意图，该扫描电路具体是由图1所示的移位寄存器单元构成的四级级联的扫描电路，图3为图2所示的扫描电路的信号示意图。
通过图3可以看出，移位寄存器单元通过四级级联方式输出的扫描信号G1、G2、G3以及G4的脉冲在时序是不交叠的，这将导致显示面板的充电能力非常弱，特别是将这种扫描电路应用于平板电脑、车载显示屏等具有中大尺寸显示面板的电子产品时，显示面板就会出现充电不足的问题，最终导致显示面板无法正常显示。
为了解决上述存在的技术问题，本发明实施提供一种移位寄存器单元及扫描电路。下面，通过附图以及具体实施例对本发明技术方案做详细的说明。
请参见图4，为了解决图1至图3中移位寄存器单元复位能力差、晶体管数量多的技术问题，本发明实施例提供一种移位寄存器单元。该移位寄存器单元包括：扫描控制电路41、节点控制电路42、单级复位电路43、放电控制电路44、信号输出电路45以及全局复位电路46；
其中，节点控制电路42与扫描控制电路41通过N2a节点相互电连接，节点控制电路42与单级复位电路43、放电控制端电路、信号输出电路45通过N1节点相互电连接，节点控制电路42与信号输出电路45通过N2b节点相互电连接。
扫描控制电路41用于：在正扫模式时，在正向输入信号INF端的控制下将正扫信号U2D端的正扫信号U2D提供给N2a节点、N2b节点，使用所述正扫信号U2D控制将第三时钟信号输入端的时钟信号CKV3输送至单级复位电路43；或者，在反扫模式时，在反向输入信号INB端的控制下将反扫信号D2U端的反扫信号D2U提供给N2a节点、N2b节点，使用反扫信号D2U控制将第一时钟信号输入端的时钟信号CKV1输送至单级复位电路43；
节点控制电路42用于：在正扫模式时，将正扫信号U2D传输给信号输出电路45，在反扫信号D2U反扫信号D2U的控制下不传送第一时钟信号输入端的时钟信号CKV1；或者，在反扫模式时，将反扫信号D2U传输给信号输出电路45，在正扫信号U2D的控制下不传送所述第三时钟信号输入端的时钟信号CKV3；
信号输出电路45用于：在正扫信号U2D或反扫信号D2U的控制下将第二时钟信号输入端的时钟信号CKV2传输给移位寄存器单元的扫描信号输出端Gout；
单级复位电路43用于：在第三时钟信号输入端的时钟信号CKV3或第一时钟信号输入端的时钟信号CKV1的控制下，将高电平VGH信号输送至N1节点；
节点控制电路42还用于：将N1节点的高电平VGH信号传输给信号输出电路45；
信号输出电路45还用于：在N1节点的高电平VGH信号的控制下，将低电平VGL信号传递给扫描信号输出端Gout；
放电控制电路44用于：在放电控制信号GAS端和正向输入信号INF端的控制下，将低电平VGL信号传输给N1节点、N2a节点以及N2b节点；同时将高电平VGH信号传递给扫描信号输出端Gout；
全局复位电路46用于：在全局复位信号GRESET端的控制下，将低电平VGL信号传递给扫描信号输出端Gout。
具体的，该移位寄存器单元的驱动显示面板进行扫描的过程包括如下几个阶段：
(1)第一阶段：
正扫模式时，第一时钟信号输入端的时钟信号CKV1有信号输出，第三时钟信号输入端的时钟信号CKV3没有信号输出。扫描控制电路41在正向输入信号INF端的控制下将正扫信号U2D端的正扫信号U2D提供给N2a节点、N2b节点，节点控制电路42将正扫信号U2D传输给信号输出电路45，在反扫信号D2U的控制下不传送第一时钟信号输入端的时钟信号CKV1；
反扫模式时，第一时钟信号输入端的时钟信号CKV1没有信号输出，第三时钟信号输入端的时钟信号CKV3有信号输出。扫描控制电路41在反向输入信号INB端的控制下将反扫信号D2U端的反扫信号D2U提供给N2a节点、N2b节点，节点控制电路42将反扫信号D2U传输给信号输出电路45，在正扫信号U2D的控制下不传送第三时钟信号输入端的时钟信号CKV3；
(2)第二阶段：
正扫模式时，信号输出电路45在正扫信号U2D的控制下将第二时钟信号输入端的时钟信号CKV2传输给移位寄存器单元的扫描信号输出端Gout；
反扫模式时，信号输出电路45在反扫信号D2U的控制下将第二时钟信号输入端的时钟信号CKV2传输给移位寄存器单元的扫描信号输出端Gout；
(3)第三阶段：
正扫模式时，第一时钟信号输入端的时钟信号CKV1没有信号输出，第三时钟信号输入端的时钟信号CKV3有信号输出。扫描控制电路41使用正扫信号U2D控制将第三时钟信号输入端的时钟信号CKV3输送至单级复位电路43，单级复位电路43在第三时钟信号输入端的时钟信号CKV3的控制下，将高电平VGH信号输送至N1节点；
反扫模式时，第一时钟信号输入端的时钟信号CKV1有信号输出，第三时钟信号输入端的时钟信号CKV3没有信号输出。扫描控制电路41使用反扫信号D2U控制将第一时钟信号输入端的时钟信号CKV1输送至单级复位电路43，单级复位电路43在第一时钟信号输入端的时钟信号CKV1的控制下，将高电平VGH信号输送至N1节点；
节点控制电路42将N1节点的高电平VGH信号传输给信号输出电路45，以使信号输出电路45在N1节点的高电平VGH信号的控制下，将低电平VGL信号传递给扫描信号输出端Gout；
(4)开机/关机阶段：
放电控制电路44在放电控制信号GAS端和正向输入信号INF端的控制下，将低电平VGL信号传输给N1节点、N2a节点以及N2b；同时将高电平VGH信号传递给扫描信号输出端Gout；
全局复位电路46在全局复位信号GRESET端的控制下，将低电平VGL信号传递给扫描信号输出端Gout。
在具体实施时，在本发明实施例中，上述第一、第二以及三阶段从先到后顺序执行，开机/关机阶段则可发生在第一至第三阶段中的任一阶段。
在上述方案中，通过在移位寄存器单元电路中增加全局复位电路46，并与扫描控制电路41、节点控制电路42、单级复位电路43、放电控制电路44以及信号输出电路45相配合，可以有效提升开机或关机时显示面板的复位能力，改善显示面板的显示效果，提高了用户体验。
在具体实施时，在本发明实施例中，请参照图5，扫描控制电路41具体可包括晶体管TR13、晶体管TR14、晶体管TR15以及晶体管TR16；
其中，晶体管TR13、晶体管TR14的第一极相互电连接，并电连接到N2a节点；晶体管TR15、晶体管TR16的第一极相互电连接，并电连接到单级复位电路43；
晶体管TR13的栅极电连接到正向输入信号INF端，第二极电连接到正扫信号U2D端；晶体管TR14的栅极电连接到反向输入信号INB端，第二极电连接到反扫信号D2U端；晶体管TR15的栅极电连接到诉正扫信号U2D端，第二极电连接到第三时钟信号输入端；晶体管TR16的栅极电连接到反扫信号D2U端，第二极电连接到第一时钟信号输入端。
在具体实施时，在本发明实施例中，请参照图5，节点控制电路42具体可包括：晶体管TR1、晶体管TR3以及晶体管TR7；
其中，晶体管TR1、晶体管TR3的第一极相互电连接，并电连接到低电平VGL端；
晶体管TR1的第二极、晶体管TR3的栅极、晶体管TR7的第一极电连接到N2a节点；
晶体管TR1的栅极、晶体管TR3的第二极电连接到N1节点；
晶体管TR7的第二极电连接到N2b节点，栅极电连接到高电平VGH端。
在具体实施时，在本发明实施例中，请参照图5，单级复位电路43具体可包括晶体管TR4；
其中，晶体管TR4的栅极电连接到扫描控制电路41，第一极电连接到N1节点，第二极电连接到高电平VGH端。
在具体实施时，在本发明实施例中，请参照图5，放电控制电路44具体可包括晶体管TR10、晶体管TR12；
其中，晶体管TR10的栅极电连接到放电控制信号GAS端，第一极电连接到N1节点，第二极电连接到低电平VGL端；
晶体管TR12的栅极电连接到放电控制信号GAS端，第一极电连接到扫描信号输出端Gout，第二极电连接到高电平VGH端。
在具体实施时，在本发明实施例中，请参照图5，信号输出电路45具体可包括晶体管TR5、晶体管TR6、电容C1和电容C2；
其中，晶体管TR5第二极、晶体管TR6的第一极以及电容C2的第二极连接到扫描信号输出端Gout；
晶体管TR5的第一极、电容C1的第一极电连接到低电平VGL端；
晶体管TR5的栅极、电容C1的第二极电连接到N1节点；
电容C2的第一极和晶体管TR6的栅极电连接到N2b节点；
晶体管TR6的第二极电连接到第二时钟信号输入端。
在具体实施时，在本发明实施例中，请参照图5，全局复位电路46具体可包括晶体管TR17；
其中，晶体管TR17的栅极电连接到全局复位信号GRESET端，第一极电连接到低电平VGL端，第二极电连接到扫描信号输出端Gout。
需要说明的是，在本发明实施例中提到的晶体管可以是薄膜晶体管(Thin FilmTransistor，TFT)，也可以是金属-氧化物-半导体场效应管(Metal Oxide Scmiconductor，MOS)，本发明实施例不做具体限制。
在具体实施时，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，具体在此不做具体区分。
在上述方案中，通过在移位寄存器单元电路中增加全局复位电路46，并与扫描控制电路41、节点控制电路42、单级复位电路43、放电控制电路44以及信号输出电路45相配合，可以有效提升开机或关机时显示面板的复位能力，改善显示面板的显示效果；其次，相较于现有技术，减少了移位寄存器单元中的晶体管的数量，更利于显示面板的边框的窄边化设计，有效提高屏占比。
为了解决现有技术中显示面板充电不足的问题，本发明实施例还提供一种扫描电路。其中，该扫描电路包括多个级联的如本发明实施例图4所示的移位寄存器单元。
请参见图6，图6为本发明实施例中扫描电路的一种可能的结构示意图。图6中每个移位寄存器单元的第一、第二、第三时钟信号输入端具体为图4所示移位寄存器单元电路中的RSTB端、OUT端以及RSTF端；
其中，第8k+1级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第三时钟信号CKV3和第五时钟信号CKV5；
第8k+2级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第四时钟信号CKV4和第六时钟信号CKV6；
第8k+3级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第五时钟信号CKV5和第七时钟信号CKV7；
第8k+4级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第六时钟信号CKV6和第八时钟信号CKV8；
第8k+5级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第七时钟信号CKV7和第一时钟信号CKV1；
第8k+6级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第六时钟信号CKV6、第八时钟信号CKV8和第二时钟信号CKV2；
第8k+7级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第七时钟信号CKV7、第一时钟信号CKV1和第三时钟信号CKV3；
第8k+8级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第八时钟信号CKV8、第二时钟信号CKV2和第四时钟信号CKV4；
其中，k为大于等于零的整数；请参见图7，第一至第八时钟信号(即CKV1至CKV8)的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于8的正整数。
在具体实施时，在本发明实施例中，当该扫描电路处于正扫模式时，第1级移位寄存器单元的正向输入信号INF端用于输入第一垂直扫描触发信号STV1；第2级移位寄存器单元的正向输入信号INF端用于输入第二垂直扫描触发信号STV2；第2n+1级移位寄存器单元的正向输入信号INF端用于输入第2n-1级移位寄存器单元输出的扫描信号；第2n+2级移位寄存器单元的正向输入信号INF端用于输入第2n级移位寄存器单元输出的扫描信号；
在具体实施时，在本发明实施例中，当该扫描电路处于反扫模式时，倒数第1级移位寄存器单元的反向输入信号INB端用于输入第一垂直扫描触发信号STV1；倒数第2级移位寄存器单元的反向输入信号INB端用于输入第二垂直扫描触发信号STV2；倒数第2n+1级移位寄存器单元的反向输入信号INB端用于输入倒数第2n-1级移位寄存器单元输出的扫描信号；倒数第2n+2级移位寄存器单元的反向输入信号INB端用于输入倒数第2n级移位寄存器单元输出的扫描信号；
其中，n为大于零的整数；请参照图7，第二垂直扫描触发信号STV2滞后于第一垂直扫描触发信号STV1，且第二垂直扫描触发信号STV2和第一垂直扫描触发信号STV1在时序上存在交叠。
在具体实施时，在本发明实施例中，作为一种可选的实施方式，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。例如，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
需要说明的是，在具体实施时，图6所示的扫描电路可用于单边驱动的显示面板，也可用于双边驱动的显示面板；当该扫描电路用于双边驱动的显示面板时，显示面板的左右两边同时设置有图6所示的扫描电路，且对称设置。
请参见图8，图8为本发明实施例中扫描电路的另一种可能的结构示意图。图8中每个移位寄存器单元的第一、第二、第三时钟信号输入端具体为图4所示移位寄存器单元电路中的RSTB端、OUT端以及RSTF端；
其中，第5k+1级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第二时钟信号CKV2和第四时钟信号CKV4；
第5k+2级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第三时钟信号CKV3和第五时钟信号CKV5；
第5k+3级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第四时钟信号CKV4和第一时钟信号CKV1；
第5k+4级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第五时钟信号CKV5和第二时钟信号CKV2；
第5k+5级移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第一时钟信号CKV1和第三时钟信号CKV3；
其中，k为大于等于零的整数。
请参见图9，上述第一至第五时钟信号(即CKV1至CKV5)的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于5的正整数。
在具体实施时，在本发明实施例中，当该扫描电路处于正扫模式时，第1级移位寄存器单元的正向输入信号INF端输入第三垂直扫描触发信号STV3；第n+1级移位寄存器单元的正向输入信号INF端输入第n级移位寄存器单元输出的扫描信号；
当该扫描电路处于反扫模式时，倒数第1级移位寄存器单元的反向输入信号INB端输入第三垂直扫描触发信号STV3；倒数第n+1级移位寄存器单元的反向输入信号INB端输入倒数第n级移位寄存器单元输出的扫描信号；
其中，n为大于零的整数。
在具体实施时，在本发明实施例中，作为一种可选的实施方式，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。例如，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
同样需要说明的是，在具体实施时，8所示的扫描电路可用于单边驱动的显示面板，也可用于双边驱动的显示面板；当该扫描电路用于双边驱动的显示面板时，显示面板的左右两边同时设置有图8所示的扫描电路，且对称设置。
在上述方案中，通过本发明实施例图4所示的移位寄存器单元设计出的扫描电路(包括图6所示的八级级联的扫描电路以及图8所示的五级级联的扫描电路)，可使得扫描电路中各个移位寄存器单元输出的扫描信号在时序上相互交叠，进而有效提高显示面板的充电能力，进一步提升了显示面板的显示效果，提升了用户体验。
当然，上述实施例提供的扫描电路可以运用于显示面板中，作为显示面板的栅极扫描电路，显示面板可以是液晶显示面板，其可以运用于手机、平板电脑、车载显示屏等任意具备显示功能的电子设备中，此处不再赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种移位寄存器单元，其特征在于，包括节点控制电路、扫描控制电路、单级复位电路、放电控制电路、信号输出电路以及全局复位电路，其中所述节点控制电路与所述扫描控制电路通过N2a节点相互电连接，所述节点控制电路与所述单级复位电路、所述放电控制端电路、所述信号输出电路通过N1节点相互电连接，所述节点控制电路与所述信号输出电路通过N2b节点相互电连接；
所述扫描控制电路用于：在正扫模式时，在正向输入信号INF端的控制下将正扫信号U2D端的正扫信号U2D提供给所述N2a节点、所述N2b节点，使用所述正扫信号U2D控制将第三时钟信号输入端的时钟信号CKV3输送至所述单级复位电路；或者，在反扫模式时，在反向输入信号INB端的控制下将反扫信号D2U端的反扫信号D2U提供给所述N2a节点、所述N2b节点，使用所述反扫信号D2U控制将第一时钟信号输入端的时钟信号CKV1输送至所述单级复位电路；
所述节点控制电路用于：在正扫模式时，将所述正扫信号U2D传输给所述信号输出电路，在所述反扫信号D2U所述反扫信号D2U的控制下不传送所述第一时钟信号输入端的时钟信号CKV1；或者，在反扫模式时，将所述反扫信号D2U传输给所述信号输出电路，在所述正扫信号U2D的控制下不传送所述第三时钟信号输入端的时钟信号CKV3；
所述信号输出电路用于：在所述正扫信号U2D或所述反扫信号D2U的控制下将第二时钟信号输入端的时钟信号CKV2传输给所述移位寄存器单元的扫描信号输出端Gout；
所述单级复位电路用于：在所述第三时钟信号输入端的时钟信号CKV3或所述第一时钟信号输入端的时钟信号CKV1的控制下，将高电平VGH信号输送至所述N1节点；
所述节点控制电路还用于：将所述N1节点的高电平VGH信号传输给所述信号输出电路；
所述信号输出电路还用于：在所述N1节点的高电平VGH信号的控制下，将低电平VGL信号传递给所述扫描信号输出端Gout；
所述放电控制电路用于：在放电控制信号GAS端和所述正向输入信号INF端的控制下，将所述低电平VGL信号传输给所述N1节点、所述N2a节点以及所述N2b节点；同时将所述高电平VGH信号传递给所述扫描信号输出端Gout；
所述全局复位电路用于：在全局复位信号GRESET端的控制下，将所述低电平VGL信号传递给所述扫描信号输出端Gout。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述扫描控制电路包括晶体管TR13、晶体管TR14、晶体管TR15、晶体管TR16；
其中，所述晶体管TR13、所述晶体管TR14的第一极相互电连接，并电连接到所述N2a节点；所述晶体管TR15、所述晶体管TR16的第一极相互电连接，并电连接到所述单级复位电路；
所述晶体管TR13的栅极电连接到所述正向输入信号INF端，第二极电连接到所述正扫信号U2D端；所述晶体管TR14的栅极电连接到所述反向输入信号INB端，第二极电连接到所述反扫信号D2U端；所述晶体管TR15的栅极电连接到诉所述正扫信号U2D端，第二极电连接到所述第三时钟信号输入端；所述晶体管TR16的栅极电连接到所述反扫信号D2U端，第二极电连接到所述第一时钟信号输入端。
3.如权利要求1所述的移位寄存器单元，其特征在于，所述节点控制电路包括：晶体管TR1、晶体管TR3、晶体管TR7；
其中，所述晶体管TR1、所述晶体管TR3的第一极相互电连接，并电连接到所述低电平VGL端；
所述晶体管TR1的第二极、所述晶体管TR3的栅极、所述晶体管TR7的第一极电连接到所述N2a节点；
所述晶体管TR1的栅极、所述晶体管TR3的第二极电连接到所述N1节点；
所述晶体管TR7的第二极电连接到所述N2b节点，栅极电连接到所述高电平VGH端。
4.如权利要求1所述的移位寄存器单元，其特征在于，所述单级复位电路包括晶体管TR4；
其中，所述晶体管TR4的栅极电连接到所述扫描控制电路，第一极电连接到所述N1节点，第二极电连接到所述高电平VGH端。
5.如权利要求1所述的移位寄存器单元，其特征在于，所述放电控制电路包括晶体管TR10、晶体管TR12；
其中，所述晶体管TR10的栅极电连接到所述放电控制信号GAS端，第一极电连接到所述N1节点，第二极电连接到所述低电平VGL端；
所述晶体管TR12的栅极电连接到所述放电控制信号GAS端，第一极电连接到所述扫描信号输出端Gout，第二极电连接到所述高电平VGH端。
6.如权利要求1所述的移位寄存器单元，其特征在于，所述全局复位电路包括晶体管TR17；
其中，所述晶体管TR17的栅极电连接到所述全局复位信号GRESET端，第一极电连接到所述低电平VGL端，第二极电连接到所述扫描信号输出端Gout。
7.如权利要求1所述的移位寄存器单元，其特征在于，所述信号输出电路包括晶体管TR5、晶体管TR6、电容C1和电容C2；
其中，所述晶体管TR5第二极、所述晶体管TR6的第一极以及所述电容C2的第二极连接到所述扫描信号输出端Gout；
所述晶体管TR5的第一极、所述电容C1的第一极电连接到所述低电平VGL端；
所述晶体管TR5的栅极、所述电容C1的第二极电连接到所述N1节点；
所述电容C2的第一极和所述晶体管TR6的栅极电连接到所述N2b节点；
所述晶体管TR6的第二极电连接到所述第二时钟信号输入端。
8.一种扫描电路，其特征在于，包括多个级联的如权利要求1-7任一项所述的移位寄存器单元；
其中，第8k+1级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第三时钟信号CKV3和第五时钟信号CKV5；
第8k+2级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第四时钟信号CKV4和第六时钟信号CKV6；
第8k+3级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第五时钟信号CKV5和第七时钟信号CKV7；
第8k+4级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第六时钟信号CKV6和第八时钟信号CKV8；
第8k+5级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第七时钟信号CKV7和第一时钟信号CKV1；
第8k+6级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第六时钟信号CKV6、第八时钟信号CKV8和第二时钟信号CKV2；
第8k+7级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第七时钟信号CKV7、第一时钟信号CKV1和第三时钟信号CKV3；
第8k+8级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第八时钟信号CKV8、第二时钟信号CKV2和第四时钟信号CKV4；
其中，k为大于等于零的整数；所述第一至第八时钟信号的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于8的正整数。
9.如权利要求8所述的扫描电路，其特征在于：
第1级所述移位寄存器单元的正向输入信号INF端用于输入第一垂直扫描触发信号STV1；
第2级所述移位寄存器单元的正向输入信号INF端用于输入第二垂直扫描触发信号STV2；
第2n+1级所述移位寄存器单元的正向输入信号INF端用于输入第2n-1级所述移位寄存器单元输出的扫描信号；
第2n+2级所述移位寄存器单元的正向输入信号INF端用于输入第2n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数，所述第二垂直扫描触发信号STV2滞后于所述第一垂直扫描触发信号STV1，且所述第二垂直扫描触发信号STV2和第一垂直扫描触发信号STV1在时序上存在交叠。
10.如权利要求8所述的扫描电路，其特征在于：
倒数第1级所述移位寄存器单元的反向输入信号INB端用于输入第一垂直扫描触发信号STV1；
倒数第2级所述移位寄存器单元的反向输入信号INB端用于输入第二垂直扫描触发信号STV2；
倒数第2n+1级所述移位寄存器单元的反向输入信号INB端用于输入倒数第2n-1级所述移位寄存器单元输出的扫描信号；
倒数第2n+2级所述移位寄存器单元的反向输入信号INB端用于输入倒数第2n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数，所述第二垂直扫描触发信号STV2滞后于所述第一垂直扫描触发信号STV1，且所述第二垂直扫描触发信号STV2和第一垂直扫描触发信号STV1在时序上存在交叠。
11.如权利要求8-10任一项所述的扫描电路，其特征在于，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。
12.如权利要求11所述的扫描电路，其特征在于，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
13.一种扫描电路，其特征在于，包括多个级联的如权利要求1-7任一项所述的移位寄存器单元；
其中，第5k+1级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第二时钟信号CKV2和第四时钟信号CKV4；
第5k+2级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第三时钟信号CKV3和第五时钟信号CKV5；
第5k+3级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第四时钟信号CKV4和第一时钟信号CKV1；
第5k+4级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第五时钟信号CKV5和第二时钟信号CKV2；
第5k+5级所述移位寄存器单元的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第一时钟信号CKV1和第三时钟信号CKV3；
其中，k为大于等于零的整数；所述第一至第五时钟信号的波形和周期相同，均包括多个脉冲；第i时钟信号滞后于第i-1个时钟信号，第i时钟信号上的脉冲与第i-1时钟信号上的脉冲以及第i+1时钟信号上的脉冲在时序上存在交叠，第i-1时钟信号的脉冲与第i+1时钟信号的脉冲在时序上不存在交叠，i为大于1且小于5的正整数。
14.如权利要求13所述的扫描电路，其特征在于：
第1级所述移位寄存器单元的正向输入信号INF端用于输入第三垂直扫描触发信号STV3；
第n+1级所述移位寄存器单元的正向输入信号INF端用于输入第n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数。
15.如权利要求13所述的扫描电路，其特征在于：
倒数第1级所述移位寄存器单元的反向输入信号INB端用于输入第三垂直扫描触发信号STV3；
倒数第n+1级所述移位寄存器单元的反向输入信号INB端用于输入倒数第n级所述移位寄存器单元输出的扫描信号；
其中，n为大于零的整数。
16.如权利要求13-15任一项所述的扫描电路，其特征在于，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长大于单个脉冲持续时长的三分之一。
17.如权利要求16所述的扫描电路，其特征在于，第i-1时钟信号上的脉冲与第i时钟信号上的脉冲的交叠部分的时长等于单个脉冲持续时长的一半。
CN201811602872.XA 2018-12-26 2018-12-26 一种移位寄存器单元及扫描电路 Active CN109559697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811602872.XA CN109559697B (zh) 2018-12-26 2018-12-26 一种移位寄存器单元及扫描电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811602872.XA CN109559697B (zh) 2018-12-26 2018-12-26 一种移位寄存器单元及扫描电路

Publications (2)

Publication Number Publication Date
CN109559697A true CN109559697A (zh) 2019-04-02
CN109559697B CN109559697B (zh) 2021-05-07

Family

ID=65871438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811602872.XA Active CN109559697B (zh) 2018-12-26 2018-12-26 一种移位寄存器单元及扫描电路

Country Status (1)

Country Link
CN (1) CN109559697B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179830A (zh) * 2019-07-16 2020-05-19 友达光电股份有限公司 移位寄存器、显示装置及其驱动方法
US11315485B2 (en) 2019-12-31 2022-04-26 Lg Display Co., Ltd. Shift register circuit and light emitting display device including the shift register circuit
US11545104B2 (en) * 2019-12-19 2023-01-03 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA device for reducing leakage, and display panel thereof
EP4163908A4 (en) * 2020-06-09 2024-05-15 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA CIRCUIT AND SCOREBOARD

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018107A1 (en) * 2001-10-17 2005-01-27 Junichi Uamashita Display device
CN101887757A (zh) * 2010-07-08 2010-11-17 友达光电股份有限公司 移位寄存器电路及移位寄存器
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN105139796A (zh) * 2015-09-23 2015-12-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105185411A (zh) * 2015-06-30 2015-12-23 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN105204249A (zh) * 2015-10-29 2015-12-30 深圳市华星光电技术有限公司 阵列基板上的扫描驱动电路及阵列基板
WO2017049569A1 (zh) * 2015-09-21 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN107731195A (zh) * 2017-11-22 2018-02-23 武汉华星光电技术有限公司 一种nmos型goa电路及显示面板
CN111105753A (zh) * 2018-10-29 2020-05-05 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018107A1 (en) * 2001-10-17 2005-01-27 Junichi Uamashita Display device
CN101887757A (zh) * 2010-07-08 2010-11-17 友达光电股份有限公司 移位寄存器电路及移位寄存器
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN105185411A (zh) * 2015-06-30 2015-12-23 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
WO2017049569A1 (zh) * 2015-09-21 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105139796A (zh) * 2015-09-23 2015-12-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105204249A (zh) * 2015-10-29 2015-12-30 深圳市华星光电技术有限公司 阵列基板上的扫描驱动电路及阵列基板
CN107731195A (zh) * 2017-11-22 2018-02-23 武汉华星光电技术有限公司 一种nmos型goa电路及显示面板
CN111105753A (zh) * 2018-10-29 2020-05-05 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179830A (zh) * 2019-07-16 2020-05-19 友达光电股份有限公司 移位寄存器、显示装置及其驱动方法
CN111179830B (zh) * 2019-07-16 2021-07-20 友达光电股份有限公司 移位寄存器、显示装置及其驱动方法
US11545104B2 (en) * 2019-12-19 2023-01-03 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA device for reducing leakage, and display panel thereof
US11315485B2 (en) 2019-12-31 2022-04-26 Lg Display Co., Ltd. Shift register circuit and light emitting display device including the shift register circuit
EP4163908A4 (en) * 2020-06-09 2024-05-15 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA CIRCUIT AND SCOREBOARD

Also Published As

Publication number Publication date
CN109559697B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN109559697A (zh) 一种移位寄存器单元及扫描电路
CN104795041B (zh) 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置
CN101312026B (zh) 液晶显示装置及其驱动方法
CN105489189B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN104732940B (zh) Cmos栅极驱动电路
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN103323990B (zh) 一种液晶显示面板及液晶显示装置
US9922589B2 (en) Emission electrode scanning circuit, array substrate and display apparatus
CN100495517C (zh) 液晶显示装置的驱动方法、液晶显示装置以及电子设备
CN108257578A (zh) 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN103400563B (zh) 阵列基板及液晶显示装置
CN105632441A (zh) 栅极驱动电路
CN105404033A (zh) 液晶显示装置
CN104575409A (zh) 液晶显示器及其双向移位暂存装置
CN108873530B (zh) 一种阵列基板、显示面板及显示装置
CN106842749A (zh) 液晶显示面板及液晶显示装置
CN110264934A (zh) 显示面板的驱动电路、显示面板及显示装置
CN104715730A (zh) 一种栅极驱动电路及显示装置
CN105047176A (zh) 一种显示面板及其驱动方法、显示装置
CN108364622A (zh) 移位寄存器单元及其驱动方法、驱动装置和显示装置
CN105206234B (zh) 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置
US10151957B2 (en) Array substrate and liquid crystal display panel
CN105301859B (zh) 阵列基板和液晶显示装置
CN107068074A (zh) Goa电路
CN100529856C (zh) 液晶显示面板及其驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant