CN109557733A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明实施例提供了一种阵列基板、显示面板和显示装置，该阵列基板包括第一衬底基板，位于第一衬底基板上的薄膜晶体管的源漏电极层，以及位于薄膜晶体管源漏电极层背离第一衬底基板一侧的多个像素电极；其中，第一衬底基板具有多个像素区和围绕多个像素区的遮光区，多个像素电极一一对应设置于多个像素区，该像素电极与薄膜晶体管的源极或漏极电连接，并将像素电极与薄膜晶体管的源极或漏极的电连接处内嵌于像素电极内，能够增加像素区的长度，减小遮光区的长度，从而增加像素区的面积，减小遮光区的面积，进而提高显示面板的开口率。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术

随着显示技术的发展，功能先进的显示面板渐成为现今消费电子产品的重要特色，其中液晶显示面板己经逐渐成为各种电子设备如行动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本计算机屏幕所广泛应用具有高分辨率彩色屏幕的显示面板。

目前，采用薄膜晶体管(Thin Film Transistor，TFT)驱动的液晶显示面板为最常见的液晶显示面板。TFT驱动的液晶显示面板通常包括起开关作用的TFT阵列基板和具有滤光作用的彩膜基板，以及位于TFT阵列基板与彩膜基板之间的液晶层。其中，TFT阵列基板通过各层膜的沉积、刻蚀以后，形成TFT的栅极层和源漏极层、以及像素电极层和公共电极层，且像素电极层的像素电极通过过孔与TFT的源漏极连接。然而，用于连接像素电极与TFT的源漏极的过孔会使得显示面板出现漏光。现有技术中，通过将连接像素电极与TFT的源漏极的过孔，以及扫描线和数据线等设置于像素单元周围的遮光区，以防止非正常的漏光现象。

但是，现有技术中将连接像素电极与TFT源漏极的过孔同扫描线和数据线等一起设置于像素单元周围的遮光区，且为保证该过孔不影响扫描线和数据线等的信号传输，通常该过孔在TFT基板中衬底基板上的垂直投影与扫描线和数据线等在TFT基板中衬底基板上的垂直投影不重合，由此像素单元周围的遮光区面积较大，从而降低显示面板的开口率。

发明内容

本发明实施例提供一种阵列基板、显示面板和显示装置，能够解决现有技术中显示面板的开口率较低的技术问题。

第一方面，本发明实施例提供了一种阵列基板，包括：

第一衬底基板，所述第一衬底基板包括多个像素区和围绕多个所述像素区的遮光区；

位于所述第一衬底基板上的薄膜晶体管源漏电极层；

位于所述薄膜晶体管源漏电极层背离所述第一衬底基板一侧的多个像素电极，且多个所述像素电极一一对应设置于多个所述像素区；所述像素电极与所述薄膜晶体管源漏电极层中的源极或漏极电连接；

所述像素电极与所述薄膜晶体管源漏电极层中的源极或漏极的电连接处内嵌于所述像素电极内。

第二方面，本发明实施例提供了一种显示面板，包括上述阵列基板。

第三方面，本发明实施例提供了一种显示装置，包括上述显示面板。

本发明实施例提供了一种阵列基板、显示面板和显示装置，该阵列基板包括第一衬底基板，位于第一衬底基板上的薄膜晶体管的源漏电极层，以及位于薄膜晶体管源漏电极层背离第一衬底基板一侧的多个像素电极；其中，第一衬底基板具有多个像素区和围绕多个像素区的遮光区，多个像素电极一一对应设置于多个像素区，该像素电极与薄膜晶体管的源极或漏极电连接，并将像素电极与薄膜晶体管的源极或漏极的电连接处内嵌于像素电极内，能够解决现有技术中阵列基板中遮光区面积大，影响开口率的技术问题。本发明实施例通过将像素电极与薄膜晶体管的源极或漏极的电连接出内嵌于像素电极内，一方面能够增加像素区的长度，减小遮光区的长度，从而增加像素区的面积，减小遮光区的面积，进而提高显示面板的开口率；另一方面，对于柔性显示面板开口率增加，遮光区的面积减小，在柔性显示面板弯曲后形成曲面屏时，显示黑区的面积相对减少，从而提高曲面屏的显示效果。

附图说明

图1为现有技术中阵列基板的俯视结构示意图；

图2为现有技术中显示面板的剖面结构示意图；

图3是本发明实施例提供的一种阵列基板的俯视结构示意图；

图4是本发明实施例提供的一种阵列基板的子像素的俯视结构示意图；

图5是本发明实施例提供的一种阵列基板的子像素的截面结构示意图；

图6是本发明实施例提供的再一种阵列基板的子像素的俯视结构示意图；

图7是本发明实施例提供的又一种阵列基板的子像素的俯视结构示意图；

图8是本发明实施例提供的一种像素电极的结构示意图；

图9是本发明实施例提供的另一种像素电极的结构示意图；

图10是本发明实施例提供的又一种像素电极的结构示意图；

图11是本发明实施例提供的再一种像素电极的结构示意图；

图12是本发明实施例提供的一种显示面板的结构示意图；

图13是本发明实施例提供的一种显示面板的剖面结构示意图；

图14是本发明实施例提供的一种彩膜基板的俯视结构示意图；

图15是本发明实施例提供的另一种彩膜基板的俯视结构示意图；

图16是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本实施例提供了一种阵列基板，该阵列基板包括第一衬底基板，该第一衬底基板包括多个像素区和围绕多个所述像素区的遮光区；位于第一衬底基板上的薄膜晶体管源漏电极层；位于薄膜晶体管源漏电极层背离第一衬底基板一侧的多个像素电极，且多个像素电极一一对应设置于多个像素区；像素电极与薄膜晶体管源漏电极层中的源极或漏极电连接；像素电极与薄膜晶体管源漏电极层中的源极或漏极的电连接处内嵌于像素电极内。

图1为现有技术中阵列基板的俯视结构示意图，图2为现有技术中显示面板的剖面结构示意图。结合图1和图2，阵列基板具有像素区101和围绕像素区101的遮光区102，像素区101中设置有像素电极15等，遮光区102中设置有开关元件10和金属走线等，开关元件10包括有源层12、栅极13、源漏电极14，该金属走线例如可以为扫描线13、数据线112。阵列基板的遮光区102的开关元件10和金属走线等能够驱动显示面板的像素区101进行显示发光，通常开关元件10为薄膜晶体管。该薄膜晶体管10的栅极连接扫描线13，且可与扫描线13同层设置，源漏电极14中的源极或漏极连接数据线112源漏电极14中的漏极或源极连接像素区101的像素电极15。

在显示面板显示发光时，为防止遮光区102中设置的薄膜晶体管10、金属走线、以及薄膜晶体管10的漏极或源极与像素电极15电连接的过孔113等发生漏光现象，在阵列基板的遮光区102设置的薄膜晶体管10、金属走线、以及过孔113等，在彩膜基板上的垂直投影位于彩膜基板的黑矩阵17内；且彩膜基板的色阻图案18在阵列基板的垂直投影对应于阵列基板的像素区101，以使薄膜晶体管10驱动像素电极15时，显示面板能够显示相应颜色的信息。如此，在Z方向上，被黑矩阵17在阵列基板上的垂直投影覆盖的遮光区102的长度包括过孔113、薄膜晶体管10和金属走线等的长度之和。若在X方向上像素区101的宽度为a1，在Z方向上像素区的长度为b1，则此时像素区101的面积为a1×b1，如此将影响显示面板的开口率。

本发明实施例提供的阵列基板通过将像素电极与薄膜晶体管的源极或漏极的电连接出内嵌于像素电极内，一方面能够增加像素区的长度，减小遮光区的长度，从而增加像素区的面积，减小遮光区的面积，进而提高开口率；另一方面，当阵列基板的遮光区面积减小时，将阵列基板应用于曲面显示时，因像素区与遮光区对位不准确而产生的显示黑区的面积减小，从而提高曲面屏的显示效果。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图3是本发明实施例提供的一种阵列基板的俯视结构示意图，图4是本发明实施例提供的一种阵列基板的子像素的俯视结构示意图，图5是本发明实施例提供的一种阵列基板的子像素的截面结构示意图。结合图3、图4和图5，阵列基板20包括第一衬底基板21、位于第一衬底基板21上的薄膜晶体管源漏电极层231、位于薄膜晶体管源漏电极层231背离第一衬底基板21一侧的多个像素电极24；其中，衬底基板21具有多个像素区201和围绕多个像素区的遮光区202，多个像素电极24一一对应设置于多个像素区201，且像素电极24与薄膜晶体管源漏电极层231中的源极或漏极电连接；像素电极24与薄膜晶体管源漏电极层231中的源极或漏极的电连接处25内嵌于像素电极24内。

具体的，阵列基板20的衬底基板21具有多个像素区201和围绕像素区201的遮光区202，其中，一个像素区201对应一个像素单元。由于薄膜晶体管(图中未示出)不透光，因此将薄膜晶体管设置于遮光区，并将薄膜晶体管源漏电极层231的源极或漏极与像素区201的像素电极24电连接，以在薄膜晶体管打开时，为像素电极24提供相应的驱动信号。通过将像素电极24与薄膜晶体管源漏电极层231的源极或漏极电连接的电连接处25内嵌于像素电极24内，在Z方向上衬底基板21上像素区201的长度为b2，在X方向上衬底基板21上像素区201的宽度为a2，则阵列基板20一个像素区201的面积为a2×b2。如此，相对于图1的现有技术，在Z方向上衬底基板21上像素区201的长度增加了Δb，在X方向上衬底基板21上像素区201的宽度保持不变，即a1等于a2，示例性的，像素电极的宽度a2可选为30μm～60μm。相应地，像素区201的增加的面积为：

ΔS＝Δb×(a2-Δa)

其中，Δa为电连接处25在X方向上的长度。如此，相对于现有技术，增大了像素区201的面积，从而提高了开口率。

此外，对于应用于曲面显示的阵列基板，由于弯曲时对位不准确，遮光区与像素区产生错位，致使显示时未准确对位的遮光区202所在区域表现为黑画面，影响显示效果。将阵列基板20应用于曲面显示时，由于阵列基板20的像素区201的面积增大，而遮光区202的面积相对减小，从而使得未准确对位的遮光区202所在区域的面积相对减小，显示时黑画面区域的面积减小，进而提高显示效果。

可选的，如图5，在薄膜晶体管源漏电极层231与多个像素电极24所在膜层之间还设置有绝缘层22；绝缘层22设置有过孔，该过孔露出薄膜晶体管源漏电极层231中的源极或漏极；像素电极24通过过孔与薄膜晶体管源漏电极层231中的源极或漏极电连接。

具体的，薄膜晶体管源漏电极层231与像素电极24所在膜层之间设置绝缘层22，以使薄膜晶体管源漏电极层231与像素电极24所在膜层之间电绝缘。通过设置贯穿在绝缘层22过孔，且该过孔露出薄膜晶体管源漏电极层231的源极或漏极，以使位于绝缘层22上的像素电极24能够通过贯穿绝缘层22的过孔与薄膜晶体管源漏电极层231的源极或漏极电连接，实现薄膜晶体管对像素电极24的驱动作用。其中，贯穿绝缘层22的过孔所在的位置对应像素电极24与薄膜晶体管源漏电极层231的源极或漏极电连接的电连接处25。此时，贯穿绝缘层22的过孔内嵌于像素电极24内，相对于图2的现有技术，在Z方向上，阵列基板20的像素区201的长度增加，使得像素区201的面积增大，对应遮光区202的面积减小，从而提高了开口率。同时，将阵列基板20应用于曲面显示时，由于阵列基板20的遮光区202的面积减小，因弯曲未准确对位的遮光区202所在区域的面积相对减小，以使显示黑区的面积减小，从而提高显示效果。

需要说明的是，像素电极24与薄膜晶体管源漏电极层231的源极或漏极的连接方式还可以为，将薄膜晶体管电极层231的源极或漏极通过引线的方式引出至像素电极24所在膜层的电连接处25，再与像素电极24电连接。本发明实施例中对于像素电极24与薄膜晶体管源漏电极层231的源极或漏极电连接的方式不做限定，本发明实施例中均以通过过孔连接的方式为例进行说明。此外，如图4，在X方向上，电连接处25位于像素电极24一侧边缘的中间位置，同样地，在不影响显示的前提下，电连接处25可内嵌于像素电极24的任何位置。

可选的，图6是本发明实施例提供的再一种阵列基板的子像素的俯视结构示意图。如图6，像素电极24包括多个像素电极分支243、第一连接部241和第二连接部242，相邻的像素电极分支243之间具有间隙；多个像素电极分支243的第一端均通过第一连接部241连接；至少部分像素电极分支243的第二端均通过第二连接部242连接，且该第二连接部242通过过孔与薄膜晶体管源漏电极层(图中未示出)中的源极或漏极电连接。

具体的，像素电极24具有多个像素电极分支243，且各像素电极分支243之间具有间隙，以能够产生横向电场效应，在显示时能够减小色偏，提高色彩还原度、响应速度、对比度、以及视角宽度等。示例性的，一个像素区中像素电极24的像素电极分支243的个数可以为4～7。同时，像素电极24第一连接部241将各像素电极分支243的第一端连接在一起，第二连接部242仅连接部分像素电极分支243的第二端，且第二连接部242通过过孔与薄膜晶体管源漏电极层的源极和漏极电连接。在薄膜晶体管打开时，能够使得驱动信号经薄膜晶体管源漏电极层的源极和漏极经第二连接部242和与第二连接部242连接的像素电极分支243发送至第一连接部241，再由第一连接部241发送至各像素电极分支，实现薄膜晶体管对像素电极的驱动功能。

同时，在Z方向上，若第二连接部242的长度为L3，与第二连接部242连接的像素电极分支243的长度为L1，未与第二连接部连接的像素电极分支243的长度为L2，则L2可以大于等于L1+L3，以使得第二连接部242与薄膜晶体管源漏电极层的源极或漏极的电连接处25对应的过孔内嵌于像素电极24中。如此，将会增加像素电极24所在区域的面积，提高开口率，进而提高显示效果。

可选的，图7是本发明实施例提供的又一种阵列基板的子像素的俯视结构示意图。如图7，像素电极24包括多个像素电极分支243、第一连接部241和第二连接部242，相邻的像素电极分支243之间具有间隙；多个像素电极分支243的第一端均通过第一连接部241连接；多个像素电极分支243的第二端均通过第二连接部242连接；第二连接部242包括第一区域2421和第二区域2422；第一区域2421的第二连接部242通过过孔与薄膜晶体管源漏电极层中的源极或漏极电连接；沿像素电极分支延伸方向Z，第一区域2421的长度L4大于第二区域2422的长度L3。

具体的，像素电极24具有多个像素电极分支243，且各像素电极分支243之间具有间隙，以能够产生横向电场效应，在显示时能够减小色偏，提高色彩还原度、响应速度、对比度、以及视角宽度等。同时，像素电极24第一连接部241将各像素电极分支243的第一端连接在一起，第二连接部242将像素电极分支243的第二端连接在一起，且第二连接部242包括第一区域2421和第二区域2422。在Z方向上，该第二连接部242的第一区域2421的长度L4大于第二连接部242的第二区域2422的长度L3，如此可将用于电连接像素电极24和薄膜晶体管源漏电极层的源极或漏极的过孔设置于第二连接部242的第一区域2421内，一方面能够保证源极或漏极与像素电极24的第二连接部242的电连接性，防止因第二连接部242的第一区域2421的长度L4较小，造成源极或漏极与像素电极24的虚连或漏连，从而影响驱动信号的传输，进而影响显示效果；另一方面，过孔设置于第二连接部242的第一区域内2421，以使过孔内嵌于像素电极24内，能够增加像素电极在Z方向上的长度，从而增加像素电极24所在区域的面积，降低遮光区的面积，进而提高开口率和显示效果。

可选的，参考图6和图7，在像素电极分支243延伸方向Z的垂直方向X上，过孔内嵌于像素电极24的中间位置。

具体的，如图6，在X方向上，像素电极24的第二连接部242连接位于中间位置的像素电极分支243的第二端，从而能够使驱动信号由薄膜晶体管源漏电极层的源极和漏极和第二连接部242对称地向各像素电极分支243传输，以提高显示画面的均匀性，进而提高显示效果。相应的，如图7，在X方向上，像素电极24的第二连接部242的第一区域2421与中间位置的像素电极分支243的第二端电连接，从而能够使驱动信号由薄膜晶体管源漏电极层的源极和漏极和第二连接部242的第一区域2421对称地向各像素电极分支243传输，以提高显示画面的均匀性，进而提高显示效果。

需要说明的是，图6和图7中，在Z方向上，各像素电极分支243的延伸方向相互平行。此外，各像素电极分支243的也可以其它的方式排列，在实现本发明目的地前提下，均为本发明实施例的保护范围，在此不做限定。

可选的，图8是本发明实施例提供的一种像素电极的结构示意图。如图8，像素电极24的像素电极分支243包括第一直线部2431和第二直线部2432；第一直线部2431的延伸方向与第二直线部2432的延伸方向具有第二夹角β，其中，90°<β<180°。

具体的，像素电极24中像素电极分支243的第一直线部2431的延伸方向与第二直线部2432的延伸方向具有第二夹角β，该第二夹角β的存在使得像素电极24的像素电极分支表现为“V”字形，且第一直线部2431和第二直线部2432位于一个像素区内，且第一直线部2431与第二直线部2432直接互相连接，以实现双畴的像素结构，可以在两个视角方向进行透过率补偿，获得更好的视角，从而能够提高显示的视角宽度。

此外，可选的，图9是本发明实施例提供的另一种像素电极的结构示意图。如图9，像素电极24第一直线部2431与第二直线部2432之间还包括“<”形连接部，该“<”形连接部的夹角γ小于第一直线部2431的延伸方向与第二直线部2432的延伸方向的夹角β。即，第一直线部2431与第二直线部2432并不是直接相连的，位于第一直线部2431与第二直线部2432的相互靠近一端的拐角部2433与拐角部2434之间直接连接，即拐角部2433与拐角部2434构成“<”形连接部，用以连接第一直线部2431与第二直线部2432。并且该“<”形连接部的夹角γ小于第一直线部2431的延伸方向与第二直线部2432的延伸方向的夹角β。采用该结构的阵列基板，由于“<”形连接部的设置，可以增强在第一直线部2431与第二直线部2432连接区域的电场强度，改善在该区域的显示不均现象。

其中，图8和图9均以像素电极24的第二连接部242连接所有像素电极分支243的第二端，并采用第二连接部242的第一区域2421通过过孔与薄膜晶体管源漏电极层的源极或漏极电连接，且该过孔位于第一区域2421内，以在Z方向上增加像素电极24所在区域的长度，增加像素区的面积，减小遮光区的面积，提高开口率。同时，对于曲面显示的阵列基板，遮光区面积减小，对位不准产生的显示黑区的面积减小，从而提高显示效果。

需要说明的是，本发明实施例仅以图8和图9进行示例性的说明，对于像素电极的第二连接部连接部分像素电极分支的第二端的情况，图8和图9所示的像素电极分支结构同样适用，其技术原理与图8和图9所述的技术方案类似，再次不再赘述。

可选的，像素电极的像素电极分支具有分支延伸部和位于分支延伸部至少一端的拐角部，分支延伸部与拐角部连接，拐角部与分支延伸部之间具有第一夹角α；其中，90°<α<180°。

示例性的，图10是本发明实施例提供的又一种像素电极的结构示意图。如图10，像素电极24的像素电极分支243的分支延伸部2436具有第一直线部2431与第二直线部2432，且第一直线部2431与第二直线部2432的一端通过“<”形连接部2433和2434连接在一起，在第一直线部2431和部分第二直线部2432的另一端设置拐角部2435，且拐角部2435的延伸方向与第一直线部2431的延伸方向和第二直线部2432的延伸方向具有夹角α，从而能够增强拐角部2435所在区域的电场强度，进而改善在拐角部2435的显示不均现象。

图11是本发明实施例提供的再一种像素电极的结构示意图，如图11像素电极24的像素电极分支243的分支延伸部2436具有第一直线部2431与第二直线部2432，且第一直线部2431与第二直线部2432的一端通过“<”形连接部2433和2434连接在一起，在第一直线部2431和第二直线部2432的另一端均设置有拐角部2435，且拐角部2435的延伸方向与第一直线部2431的延伸方向和第二直线部2432的延伸方向具有夹角α，从而能够增强拐角部2435所在区域的电场强度，进而改善在拐角部2435的显示不均现象。

需要说明的是，图10和图11仅为本发明实施例示例性地附图，在像素电极与薄膜晶体管源漏电极层的源极或漏极的电连接处内嵌于像素电极的前提下，其它具有像素电极分支的像素电极结构均可以包括分支延伸部和拐角部，且分支延伸部与拐角部之间具有夹角。如此设置，一方面，能够增强拐角部所在区域的电场强度，进而改善在拐角部的显示不均现象；另一方面，设置过孔的区域内嵌于像素电极，以增加像素区的面积，减小遮光区的面积，提高开口率。同时，对于曲面显示的阵列基板，遮光区面积减小，对位不准产生的显示黑区的面积减小，从而提高显示效果。本发明实施例提供的其它具有拐角部的像素电极结构的技术原理均与图10和图11所述的技术方案的技术原理类似，在此不再赘述。

本发明实施例还提供了一种显示面板，该显示面板包括本发明实施例提供的阵列基板。图12是本发明实施例提供的一种显示面板的结构示意图。如图12，显示面板100包括本发明实施例提供的阵列基板20。通过将阵列基板20中像素电极与薄膜晶体管源漏电极层的源极或漏极的电连接处内嵌于像素电极，使得像素电极所在区域的面积增加，遮光区的面积减小，从而提高显示面板100的开口率。

同时，在显示面板100为曲面的显示面板时，弯曲的阵列基板20与显示面板100的其它基板的像素区和遮光区会发生对位不准，遮光区对应的像素区位置出现显示黑区，影响显示面板的显示效果。当阵列基板20的遮光区的面积减小时，遮光区对应的像素区的面积减小，从而使得显示黑区的面积减小，进而提高显示面板的显示效果。

可选的，图13是本发明实施例提供的一种显示面板的剖面结构示意图，图14是本发明实施例提供的一种彩膜基板的俯视结构示意图。结合图13和图14，显示面板100还包括与阵列基板20相对设置的彩膜基板30；该彩膜基板30包括第二衬底基板31、位于第二衬底基板31靠近阵列基板20一侧的遮光层33、以及位于第二衬底基板31靠近阵列基板20一侧的多个色阻图案32；其中，第二衬底基板31具有与阵列基板20的第一衬底基板21对应的多个像素区301和围绕多个像素区301的遮光区302；遮光层33对应设置于遮光区302，且遮光层33在阵列基板20上的垂直投影，覆盖阵列基板20的遮光区、以及阵列基板20的像素电极24与薄膜晶体管源漏电极层231的源极或漏极的电连接处；多个色阻图案32一一对应设置于多个像素区301，且色阻图案32在阵列基板20上的垂直投影至少覆盖阵列基板20的像素电极24。

具体的，显示面板100包括阵列基板20和彩膜基板30，且阵列基板20与彩膜基板30相对设置。彩膜基板30的第二衬底基板31上包括与阵列基板20的第一衬底基板21对应的多个像素区301和围绕多个像素区301的遮光区302，彩膜基板30的遮光层33设置于遮光区302，该遮光层33例如可以为彩膜基板30上的黑矩阵，能够防止遮光区302产生不必要的漏光。彩膜基板30的色阻图案32设置于像素区301，该色阻图案32可以包括红色子色阻图案、蓝色子色阻图案和绿色子色阻图案，以进行不同颜色的图像或文字的显示。

由于阵列基板20的像素电极24与薄膜晶体管源漏电极层的源极或漏极的电连接处内嵌于像素电极24内，从而增大像素电极24的覆盖面积。且遮光层33在阵列基板20上的垂直投影，仅覆盖遮光区和像素电极24与薄膜晶体管源漏电极层231的源极或漏极的电连接处，从而使得显示面板像素区的面积增大，提高显示面板的开口率。同时，通过将彩膜基板30的色阻图案32在阵列基板20上的垂直投影至少覆盖阵列基板20的像素电极24，即在Z方向上色阻图案32的长度W2至少等于像素电极2的长度W1，以使彩膜基板30的像素区301对应于阵列基板20的像素区的面积，彩膜基板30的遮光区302对应于阵列基板20的遮光区的面积，从而能够增加彩膜基板30的像素区301的面积，减小彩膜基板30的遮光区303的面积，进一步提高显示面板的开口率。

此外，对于曲面的显示面板100，在弯曲时，阵列基板20的遮光区与彩膜基板30的遮光区302会发生对位不准确的现象，致使在进行显示时，显示面板100的显示面上，阵列基板20的遮光区与彩膜基板30的遮光区302未准确对位的位置会出现黑画面，影响显示面板100的显示效果。当阵列基板20和彩膜基板30的遮光区面积同时减小时，显示面板100的显示面上黑画面的面积对应减小，从而提高显示面板100的显示效果。

可选的，图15是本发明实施例提供的另一种彩膜基板的俯视结构示意图。如图15，彩膜基板30的色阻图案32具有开口区域321，且开口区域321在第二衬底基板上的垂直投影位于遮光层33在第二衬底基板上的垂直投影内；像素电极与薄膜晶体管源漏电极层的源极或漏极的电连接处在色阻图案32平面的垂直投影位于开口区域321内。如此，一方面，在彩膜基板30的色阻图案32上设置对应阵列基板上电连接处的开口区域321，遮光层33在第二衬底基板上的垂直投影覆盖开口区域321在第二衬底基板上的垂直投影，能够降低因彩膜基板30上色阻图案32的面积大于阵列基板上像素电极的面积，而产生的漏光现象，从而提高显示面板的显示效果；另一方面，阵列基板上的电连接处的垂直投影位于彩膜基板30的色阻图案32的开口区域内，能够同时增加彩膜基板30和阵列基板的像素区的面积，从而提高显示面板的显示效果。同时，当阵列基板和彩膜基板30的像素区面积增加时，遮光区面积同相对减小，显示面板的显示面上黑画面的面积对应减小，从而提高显示面板的显示效果。

本发明实施例还提供了一种显示装置，该显示装置，包括本发明实施例提供的显示面板。图16是本发明实施例提供的一种显示装置的结构示意图。如图16，显示装置200包括本发明实施例提供的显示面板100，该显示装置200例如可以为车载曲面显示装置。

本发明实施例提供的显示装置的显示面板中阵列基板的像素电极与薄膜晶体管源漏电极层的源极或漏极的电连接处内嵌于像素电极，使得阵列基板的像素区面积增加，遮光区的面积减小，从而提高显示面板的开口率，进而提高显示装置的开口率。同时对于曲面的显示装置，显示面板弯曲时，显示面板的阵列基板与显示面板的其它基板的像素区和遮光区对位不准而产生显示黑区，当阵列基板的遮光区面积减小时，显示黑区的面积相对减小，从而提高显示装置的显示效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种阵列基板，其特征在于，包括：

第一衬底基板，所述第一衬底基板包括多个像素区和围绕多个所述像素区的遮光区；

位于所述第一衬底基板上的薄膜晶体管源漏电极层；

位于所述薄膜晶体管源漏电极层背离所述第一衬底基板一侧的多个像素电极，且多个所述像素电极一一对应设置于多个所述像素区；所述像素电极与所述薄膜晶体管源漏电极层中的源极或漏极电连接；

所述像素电极与所述薄膜晶体管源漏电极层中的源极或漏极的电连接处内嵌于所述像素电极内。

2.根据权利要求1所述的阵列基板，其特征在于，在所述薄膜晶体管源漏电极层与所述多个像素电极所在膜层之间还设置有绝缘层；

所述绝缘层设置有过孔；所述过孔露出所述薄膜晶体管源漏电极层中的源极或漏极；所述像素电极通过所述过孔与所述薄膜晶体管源漏电极层中的源极或漏极电连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极包括多个像素电极分支、第一连接部和第二连接部，相邻的所述像素电极分支之间具有间隙；

多个所述像素电极分支的第一端均通过所述第一连接部连接；至少部分所述像素电极分支的第二端均通过所述第二连接部连接，所述第二连接部通过所述过孔与所述薄膜晶体管源漏电极层中的源极或漏极电连接。

4.根据权利要求2所述的阵列基板，其特征在于，所述像素电极包括多个像素电极分支、第一连接部和第二连接部，相邻的所述像素电极分支之间具有间隙；

多个所述像素电极分支的第一端均通过所述第一连接部连接；多个所述像素电极分支的第二端均通过所述第二连接部连接；所述第二连接部包括第一区域和第二区域；所述第一区域的所述第二连接部通过所述过孔与所述薄膜晶体管源漏电极层中的源极或漏极电连接；

沿所述像素电极分支延伸方向，所述第一区域的长度大于所述第二区域的长度。

5.根据权利要求3或4所述的阵列基板，其特征在于，所述像素电极分支包括分支延伸部和位于所述分支延伸部至少一端的拐角部，所述分支延伸部与所述拐角部连接，所述拐角部与所述分支延伸部之间具有第一夹角α；其中，90°<α<180°。

6.根据权利要求3或4所述的阵列基板，其特征在于，在所述像素电极分支延伸方向的垂直方向上，所述过孔内嵌于所述像素电极的中间位置。

7.根据权利要求3或4所述的阵列基板，其特征在于，所述像素电极分支包括第一直线部和第二直线部；

所述第一直线部的延伸方向与所述第二直线部的延伸方向具有第二夹角β，其中，90°<β<180°。

8.一种显示面板，其特征在于，包括：权利要求1～7任一项所述的阵列基板。

9.根据权利要求8所述的显示面板，其特征在于，还包括：

与所述阵列基板相对设置的彩膜基板；

所述彩膜基板包括：

第二衬底基板，所述第二衬底基板包括与所述阵列基板的第一衬底基板对应的多个像素区和围绕多个所述像素区的遮光区；

位于所述第二衬底基板靠近所述阵列基板一侧的遮光层，所述遮光层对应设置于所述遮光区；所述遮光层在所述阵列基板上的垂直投影，覆盖所述阵列基板的遮光区、以及所述阵列基板的像素电极与薄膜晶体管源漏电极层的源极或漏极的电连接处；

位于所述第二衬底基板靠近所述阵列基板一侧的多个色阻图案，且多个所述色阻图案一一对应设置于多个所述像素区，

所述色阻图案在所述阵列基板上的垂直投影至少覆盖所述像素电极。

10.根据权利要求9所述的显示面板，其特征在于，所述色阻图案具有开口区域；所述开口区域在所述第二衬底基板上的垂直投影位于所述遮光层在所述第二衬底基板上的垂直投影内；

所述像素电极与所述薄膜晶体管源漏电极层的源极或漏极的电连接处在所述色阻图案所在平面的垂直投影位于所述开口区域内。

11.一种显示装置，其特征在于，包括权利要求8～10任一项所述的显示面板。