CN109548269A - 一种晶体电路布局的静电防护结构 - Google Patents

一种晶体电路布局的静电防护结构 Download PDF

Info

Publication number
CN109548269A
CN109548269A CN201811314433.9A CN201811314433A CN109548269A CN 109548269 A CN109548269 A CN 109548269A CN 201811314433 A CN201811314433 A CN 201811314433A CN 109548269 A CN109548269 A CN 109548269A
Authority
CN
China
Prior art keywords
load capacitance
welding section
crystal
area
circuit layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811314433.9A
Other languages
English (en)
Other versions
CN109548269B (zh
Inventor
罗进宇
许传停
张坤
冯杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Amlogic Inc
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201811314433.9A priority Critical patent/CN109548269B/zh
Publication of CN109548269A publication Critical patent/CN109548269A/zh
Application granted granted Critical
Publication of CN109548269B publication Critical patent/CN109548269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Elimination Of Static Electricity (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种晶体电路布局的静电防护结构，包括晶体焊接区及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘相邻设置。本发明的有益效果在于：一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量。

Description

一种晶体电路布局的静电防护结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶体电路布局的静电防护结构。
背景技术
目前在电子系统中通常采用晶体电路布局来提供基准工作频率，但是目前的晶体电路布局对静电放电(ESD)的抗干扰能力较弱，同时静电放电容易损坏晶体电路布局的内部结构，从而引发晶体电路布局失效，进而造成人力财力的不必要损失，因此如何提升晶体电路布局的抗静电放电的能力一直是公认的难题。
现有技术中采用增加屏蔽的方式和对晶体模块包地处理的方式来提升晶体电路布局的抗静电放电的能力，但是上述两种结构都需要较高的成本，并且在现有技术中，印刷电路板的两个负载电容焊接区的接地焊盘通常是相背设置，从而导致两个负载电容焊接区的接地焊盘构建的信号回路较长，进而导致信号回路的受干扰路劲的影响较大，因此现有技术中的晶体电路布局的抗静电放电的干扰能力较弱。因此在静电放电产生的电压达到0.5KV时，晶体电路布局所在的系统会出现卡死或重启现象，由此可见，现有技术中的上述两种方式无法成为有效的抗静电放电结构。
发明内容
针对现有技术中存在的上述问题，现提供一种旨在通过将一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量的晶体电路布局的静电防护结构。
具体技术方案如下：
一种晶体电路布局的静电防护结构，其中，包括晶体焊接区及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘相邻设置。
优选的，晶体电路布局的静电防护结构，其中，第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘形成在同一金属导体区域上。
优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第一负载电容的接地焊盘和接地区域形成在同一金属导体区域上。
优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第二负载电容的接地焊盘和接地区域形成在同一金属导体区域上。
优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第一负载电容的接地焊盘、第二负载电容的接地焊盘和接地区域形成在同一金属导体区域上。
优选的，晶体电路布局的静电防护结构，其中，第一负载电容焊接区和第二负载电容焊接区设置在晶体焊接区的一侧。
优选的，晶体电路布局的静电防护结构，其中，还包括第一反馈电阻焊接区，第一反馈电阻焊接区和第一负载电容焊接区相邻设置。
优选的，晶体电路布局的静电防护结构，其中，第一反馈电阻焊接区设置于第一负载电容焊接区背向晶体焊接区的一侧。
优选的，晶体电路布局的静电防护结构，其中，还包括第二反馈电阻焊接区，第二反馈电阻焊接区和第二负载电容焊接区相邻设置。
优选的，晶体电路布局的静电防护结构，其中，第二反馈电阻焊接区设置于第二负载电容焊接区背向晶体焊接区的一侧。
上述技术方案具有如下优点或有益效果：通过将一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明晶体电路布局的静电防护结构实施例的结构示意图。
附图标记：11-第一负载电容焊接区，12-第二负载电容焊接区，2-接地焊盘，31-第一反馈电阻焊接区，32-第二反馈电阻焊接区，4-晶体焊接区，5-接地区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种晶体电路布局的静电防护结构，如图1所示，包括晶体焊接区4及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区11和第二负载电容焊接区12；第一负载电容焊接区11的接地焊盘2和第二负载电容焊接区12的接地焊盘2相邻设置。
进一步地，在优选的实施方式中，在印刷电路板6中，通过调整负载电容焊接区的第一负载电容焊接区11的接地焊盘2和第二负载电容焊接区12的接地焊盘2，并且使第一负载电容焊接区11的接地焊盘2和第二负载电容焊接区12的接地焊盘2相邻设置。从而构建最短信号回路，并且减小现有技术中的信号回路的受干扰路劲的影响，从而提高印刷电路板6的抗静电放电的干扰能力，进而降低了静电发生击伤的风险。
需要说明的是，信号回路为晶体的模拟信号回路。
上述实施方式的有益效果在于通过调整调整负载电容焊接区的第一负载电容焊接区11的接地焊盘2和第二负载电容焊接区12的接地焊盘2并使其相邻设置就可以实现构建更短的信号回路，从而降低成本，进而适合于推广使用，提高用户的体验感。
需要说明的是，图1中的白色区域均为接地焊盘。
进一步地，作为优选的实施方式，将本发明采用的晶体电路布局的静电防护结构进行接触静电放电实验，在持续加压过程中，本结构可以在静电放电产生的电压达到1.2KV时稳定工作，从而使整个印刷电路板6静电的耐压量提高，进而提高印刷电路板6的抗静电放电的干扰能力并且使整个印刷电路板的工作更稳定。
进一步地，在上述实施例中，第一负载电容焊接区11的接地焊盘2和第二负载电容焊接区12的接地焊盘2形成在同一金属导体区域上，该金属导体区域定义为第一金属导体区域，其中第一金属导体区域处于一片金属导体层上。从而间接增大了接地焊盘的线宽宽度，进而构建最短信号回路，减小信号回路的电阻，增强了信号回路的的静电耐压量，并且减小信号回路的受干扰路劲的影响和提高印刷电路板6的抗静电放电的干扰能力以及降低了静电发生击伤的风险。
进一步地，在上述实施例中，晶体焊接区4包括一接地区域5，第一负载电容的接地焊盘2和接地区域5形成在同一金属导体区域上，该金属导体区域定义为第二金属导体区域，其中第二金属导体区域处于一片金属导体层上。从而使接地区域5和第一负载电容的接地焊盘2构建的信号回路中的接地焊盘的线宽宽度增大，这样的连接结构使得多个接地区域5依次相连，进而构建最短信号回路，减少了信号回路的受干扰路劲的影响，保证了静电在信号回路中的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高印刷电路板6的抗静电放电的干扰能力。
需要说明的是，接地区域5中包括多个接地焊盘2。
进一步地，在上述实施例中，晶体焊接区4包括一接地区域5，第二负载电容的接地焊盘2和接地区域5形成在同一金属导体区域上，该金属导体区域定义为第三金属导体区域，其中第三金属导体区域处于一片金属导体层上。从而使接地区域5和第二负载电容的接地焊盘2构建的信号回路中的接地焊盘的线宽宽度增大，这样的连接结构使得多个接地区域5依次相连，进而构建最短信号回路，减少了信号回路的受干扰路劲的影响，保证了静电在信号回路中的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高印刷电路板6的抗静电放电的干扰能力。
进一步地，在上述实施例中，晶体焊接区4包括一接地区域5，第一负载电容的接地焊盘2、第二负载电容的接地焊盘2和接地区域5形成在同一金属导体区域上，该金属导体区域定义为第四金属导体区域，其中第四金属导体区域处于一片金属导体层上。从而使接地区域5，第一负载电容的接地焊盘2和第二负载电容的接地焊盘2构建的信号回路中的接地焊盘的线宽宽度增大，这样的连接结构使得多个接地区域5依次相连，进而构建最短信号回路，减少了信号回路的受干扰路劲的影响，保证了静电在信号回路中的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高印刷电路板6的抗静电放电的干扰能力。
需要说明的是，第一金属导体区域，第二金属导体区域，第三金属导体区域以及第四金属导体区域共同处于一片面积较大的金属导体层上。
进一步地，在上述实施例中，第一负载电容焊接区11和第二负载电容焊接区12设置在晶体焊接区4的一侧。从而将第一负载电容焊接区11和第二负载电容焊接区12连接为一个整体，更节省空间，同时使得整个信号回路更短，保证了静电在相邻的接地焊盘2的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高晶体电路布局的抗静电放电的干扰能力。
进一步地，在上述实施例中，还包括一第一反馈电阻焊接区31，第一反馈电阻焊接区31和第一负载电容焊接区11相邻设置，并且第一反馈电阻焊接区31设置于第一负载电容焊接区11背向晶体焊接区4的一侧。从而将第一反馈电阻焊接区31，第一负载电容焊接区11和晶体焊接区4依次连接为一个整体，更节省空间，同时使得整个信号回路更短，保证了静电在相邻的接地焊盘2的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高晶体电路布局的抗静电放电的干扰能力。
进一步地，在上述实施例中，还包括一第二反馈电阻焊接区32，第二反馈电阻焊接区32和第二负载电容焊接区12相邻设置，并且第二反馈电阻焊接区32设置于第二负载电容焊接区12背向晶体焊接区4的一侧。从而将第二反馈电阻焊接区32，第二负载电容焊接区12和晶体焊接区4依次连接为一个整体，更节省空间，同时使得整个信号回路更短，保证了静电在相邻的接地焊盘2的传输路径最短，缩短了静电释放的时间，从而减少的静电的放电次数，进而提高晶体电路布局的抗静电放电的干扰能力。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种晶体电路布局的静电防护结构，其特征在于，包括晶体焊接区及负载电容焊接区，所述负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；所述第一负载电容焊接区的接地焊盘和所述第二负载电容焊接区的接地焊盘相邻设置。
2.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，所述第一负载电容焊接区的接地焊盘和所述第二负载电容焊接区的接地焊盘形成在同一金属导体区域上。
3.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，所述晶体焊接区包括一接地区域，所述第一负载电容的接地焊盘和所述接地区域形成在同一金属导体区域上。
4.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，所述晶体焊接区包括一接地区域，所述第二负载电容的接地焊盘和所述接地区域形成在同一金属导体区域上。
5.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，所述晶体焊接区包括一接地区域，所述第一负载电容的接地焊盘、所述第二负载电容的接地焊盘和所述接地区域形成在同一金属导体区域上。
6.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，所述第一负载电容焊接区和所述第二负载电容焊接区设置在所述晶体焊接区的一侧。
7.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，还包括一第一反馈电阻焊接区，所述第一反馈电阻焊接区和所述第一负载电容焊接区相邻设置。
8.如权利要求7所述的晶体电路布局的静电防护结构，其特征在于，所述第一反馈电阻焊接区设置于所述第一负载电容焊接区背向所述晶体焊接区的一侧。
9.如权利要求1所述的晶体电路布局的静电防护结构，其特征在于，还包括一第二反馈电阻焊接区，所述第二反馈电阻焊接区和所述第二负载电容焊接区相邻设置。
10.如权利要求9所述的晶体电路布局的静电防护结构，其特征在于，所述第二反馈电阻焊接区设置于所述第二负载电容焊接区背向所述晶体焊接区的一侧。
CN201811314433.9A 2018-11-06 2018-11-06 一种晶体电路布局的静电防护结构 Active CN109548269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811314433.9A CN109548269B (zh) 2018-11-06 2018-11-06 一种晶体电路布局的静电防护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811314433.9A CN109548269B (zh) 2018-11-06 2018-11-06 一种晶体电路布局的静电防护结构

Publications (2)

Publication Number Publication Date
CN109548269A true CN109548269A (zh) 2019-03-29
CN109548269B CN109548269B (zh) 2021-08-10

Family

ID=65846164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811314433.9A Active CN109548269B (zh) 2018-11-06 2018-11-06 一种晶体电路布局的静电防护结构

Country Status (1)

Country Link
CN (1) CN109548269B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471229A (zh) * 2002-07-10 2004-01-28 精工爱普生株式会社 振荡电路、电子设备、时钟
CN102119485A (zh) * 2008-08-11 2011-07-06 日立金属株式会社 带通滤波器、高频部件以及通信装置
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
CN203352935U (zh) * 2013-05-21 2013-12-18 东莞市盈聚电子有限公司 一种低电磁干扰的开关电源印刷电路板
CN104426480A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体集成电路以及振荡系统
CN106156396A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种检测晶体振荡器电路是否起振的方法和电路结构
CN107294506A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 晶体振荡器电路
CN207884966U (zh) * 2018-03-06 2018-09-18 深圳市冠粤精密电路有限公司 一种pcb线路板结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471229A (zh) * 2002-07-10 2004-01-28 精工爱普生株式会社 振荡电路、电子设备、时钟
CN102119485A (zh) * 2008-08-11 2011-07-06 日立金属株式会社 带通滤波器、高频部件以及通信装置
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
US20140232476A1 (en) * 2010-12-24 2014-08-21 Renesas Electronics Corporation Crystal Oscillation Device and Semiconductor Device
CN203352935U (zh) * 2013-05-21 2013-12-18 东莞市盈聚电子有限公司 一种低电磁干扰的开关电源印刷电路板
CN104426480A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体集成电路以及振荡系统
CN106156396A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种检测晶体振荡器电路是否起振的方法和电路结构
CN107294506A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 晶体振荡器电路
CN207884966U (zh) * 2018-03-06 2018-09-18 深圳市冠粤精密电路有限公司 一种pcb线路板结构

Also Published As

Publication number Publication date
CN109548269B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US7508647B2 (en) Multilayer capacitor
JP3055136B2 (ja) プリント回路基板
US5450278A (en) Chip type capacitor for removing radio frequency noise
US7251115B2 (en) Multilayer capacitor
US20030142460A1 (en) Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board
US8188812B2 (en) Elastic wave device and ladder filter device
US20160266687A1 (en) Touch sensor
US11805630B2 (en) Display substrate and display device
US7528433B2 (en) Capacitor structure
US8031460B2 (en) Multilayer capacitor
EP0589704A1 (en) Microwave filter
CN109548269A (zh) 一种晶体电路布局的静电防护结构
JP6464580B2 (ja) 電力変換装置
JP2004015706A (ja) 伝送線路型ノイズフィルタ
EP1906484A1 (en) Distributed capacitive component in strip lines, filter, transformer, resonator and divider arrangements
CN202772566U (zh) 射频端口电路的防护装置和pcb
JP6843312B1 (ja) 回路基板及び電子機器
JP2011077560A (ja) 積層型電子部品
KR19990078274A (ko) 탄성 표면파 필터
US10327317B2 (en) Mobile wireless terminal
CN113573465B (zh) 电路组件和电子设备
US20140285731A1 (en) Touch panel with electrode bridging structure
JP2002016368A (ja) 多層配線基板
CN103841754A (zh) 一种改善电磁干扰的电子装置
JP4190040B2 (ja) 回路基板装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant