CN109545858A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109545858A
CN109545858A CN201811048948.9A CN201811048948A CN109545858A CN 109545858 A CN109545858 A CN 109545858A CN 201811048948 A CN201811048948 A CN 201811048948A CN 109545858 A CN109545858 A CN 109545858A
Authority
CN
China
Prior art keywords
film
semiconductor device
insulating film
semiconductor layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811048948.9A
Other languages
English (en)
Other versions
CN109545858B (zh
Inventor
神例信贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN109545858A publication Critical patent/CN109545858A/zh
Application granted granted Critical
Publication of CN109545858B publication Critical patent/CN109545858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供抑制在氧化物半导体与绝缘膜的界面中产生的缺陷、实现高可靠性且高迁移率的半导体装置。半导体装置具备：控制电极；氧化物半导体层，其包含铟(In)和锡(Sn)中的至少任一种；绝缘膜，其设置于控制电极与氧化物半导体层之间，包含氧化硅；和金属氧化物膜，其设置在绝缘膜与氧化物半导体层之间，与绝缘膜和氧化物半导体层相接，包含选自由镓(Ga)、钨(W)、锗(Ge)、铝(Al)、钼(Mo)和钛(Ti)组成的组中的至少一种。

Description

半导体装置
本申请以日本专利申请2017-181248(申请日2017年9月21日)为基础，从该申请享受优先的利益。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
以往提出了将由多种元素的化合物形成的氧化物半导体应用于沟道层的薄膜晶体管。在薄膜晶体管中，要求抑制在沟道层与栅极绝缘膜的界面产生的缺陷(界面态，interface states)，形成良好的界面。
发明内容
本发明的实施方式提供一种抑制在氧化物半导体与绝缘膜的界面产生的缺陷、实现高可靠性且高迁移率的半导体装置。
根据本发明的实施方式，半导体装置具备：控制电极；氧化物半导体层，其包含铟(In)和锡(Sn)中的至少任一种；绝缘膜，其设置在所述控制电极与所述氧化物半导体层之间且包含氧化硅；以及金属氧化物膜，其设置在所述绝缘膜与所述氧化物半导体层之间，与所述绝缘膜和所述氧化物半导体层接触，包含选自由镓(Ga)、钨(W)、锗(Ge)、铝(Al)、钼(Mo)和钛(Ti)组成的组中的至少一种。
附图说明
图1是表示本发明的实施方式的半导体装置的示意剖面图。
图2是表示在非晶氧化物的局部结构的模拟解析中使用的计算模型的表。
图3是表示由In原子、Ga原子、Si原子及O原子构成的非晶结构的模型的模拟结果的曲线图。
图4(a)及(b)是表示由In原子、Ga原子、Si原子及O原子构成的非晶结构的模型的模拟结果的曲线图。
图5是其他实施方式的半导体装置的示意立体图。
图6(a)是其他实施方式的半导体装置的示意剖面图，图6(b)是表示图6(a)中的A-A剖面的示意图。
图7是表示元素(离子)的电荷数、配位数和离子半径的表。
符号说明
12…栅电极、13…栅极绝缘膜、14…金属氧化物膜、15…氧化物半导体层、20…氧化物半导体层、31…隧道绝缘膜、32…电荷蓄积膜、70…字电极(word electrodes)
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在各图中，对相同的要素标注相同的符号并适当省略详细的说明。另外，附图是示意性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实相同。另外，即使在表示相同部分的情况下，也存在根据附图而相互的尺寸、比率不同地表示的情况。
图1是表示本发明的实施方式的半导体装置的示意剖面图。图1所示的半导体装置例如是底栅型薄膜晶体管。
在基板10上设置基底膜11，在基底膜11上设置栅电极12作为控制电极。例如，基板10是硅基板，基底膜11是硅氧化物膜或硅氮化物膜，栅电极12包含金属。
在基底膜11和栅电极12上设置栅极绝缘膜13。栅极绝缘膜13包含氧化硅(Si-O键)作为主要成分。栅极绝缘膜13例如是硅氧化物膜(SiO2膜)。栅极绝缘膜13只要是含有氧化硅(Si-O键)作为主成分的材料，例如也可以是硅氧氮化物膜(SiOxNy膜)。
栅极绝缘膜13和金属氧化物膜14设置在栅电极12与氧化物半导体层15之间。金属氧化物膜14设置在栅极绝缘膜13与氧化物半导体层15之间。
金属氧化物膜14与栅极绝缘膜13和氧化物半导体层15相接。金属氧化物膜14的厚度比栅极绝缘膜13的厚度薄，比氧化物半导体层15的厚度薄。金属氧化物膜14的厚度依赖于金属原子与氧原子形成的团簇(cluster)的配位结构，但考虑到对栅极绝缘膜的介电常数的影响，优选为3nm以下。
保护膜16设置在氧化物半导体层15上。保护膜16是保护氧化物半导体层15的表面的绝缘膜。
在氧化物半导体层15和保护膜16上设置源电极17和漏电极18。源电极17以及漏电极18与氧化物半导体层15相接，与氧化物半导体层15电连接。
氧化物半导体层15作为薄膜晶体管的沟道层发挥功能。通过向栅电极12施加电压，控制在源电极17与漏电极18之间的氧化物半导体层15内流动的电流(载流子)。
氧化物半导体层15包含铟(In)和锡(Sn)中的至少一种。氧化物半导体层15包含金属原子与氧原子的键、即In-O键和Sn-O键中的至少任一种。
此外，氧化物半导体层15可以包含选自由镓(Ga)、硅(Si)、锗(Ge)、铝(Al)、钨(W)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、铌(Nb)、锑(Sb)和锌(Zn)组成的组中的至少一种。
金属氧化物膜14包含选自由镓(Ga)、钨(W)、锗(Ge)、铝(Al)、钼(Mo)和钛(Ti)组成的组中的至少一种。金属氧化物膜14包含选自由金属原子与氧原子的键、即Ga-O键、W-O键、Ge-O键、Al-O键、Mo-O键和Ti-O键组成的组中的至少一种。
在将氧化物半导体用于沟道层的薄膜晶体管中，在氧化物半导体与栅极绝缘膜(例如硅氧化物膜)的界面产生缺陷(界面态)。因此，存在阈值电压的偏差或变动、载流子迁移率的降低等薄膜晶体管的电特性不稳定的情况。
与此相对，根据本发明的实施方式，在氧化物半导体层15与栅极绝缘膜13之间具备金属氧化物膜14。如后所述，金属氧化物膜14具有使氧化物半导体层15与栅极绝缘膜13的界面的局部结构变得匹配的效果，作为界面控制层发挥功能。通过设置金属氧化物膜14，能够在不损害栅极绝缘膜13的膜质的情况下抑制在氧化物半导体层15与栅极绝缘膜13的界面产生的缺陷。在使用具备这样的界面控制层的氧化物半导体的情况下，半导体装置的可靠性提高，并且实现高迁移率。
氧化物半导体是金属和氧的化合物。由于金属原子与氧原子的电负性存在大的差异，因此在氧化物半导体中通常离子键性增强。若将金属离子视为带正电的刚体球，将氧离子视为带负电的刚体球，则氧化物半导体的结构能够通过离子团簇模型进行说明。这基于被假定为带电的刚体球的离子进行静电性相互作用的想法。
如果假设氧化物半导体是金属原子和氧原子形成的团簇的集合体，则各个团簇的配位结构可以认为是在一个金属原子的周围配位多个氧原子的多面体。由于金属原子能够取得的配位数依赖于元素固有的性质，因此能够根据配位数预测氧化物团簇的配位结构。
通常，在一个金属原子(离子)采取不同的配位结构的情况下，离子半径与配位数成正比，与电荷数成反比。因此，认为离子半径大的金属元素容易形成高配位结构的团簇，离子半径小的金属元素容易形成低配位结构的团簇。
图7是表示从R.D.Shannon的数据库引用的元素(离子)的电荷数、配位数和离子半径的表。关于离子半径，以配位数为6的O2-离子(140pm)为基准。
在氧化物半导体中，大多使用主量子数较大的金属元素，例如多使用In、Sn。In、Sn均离子半径大，因此氧化铟、氧化锡的团簇一般成为高配位结构。例如，已知氧化铟(In2O3)形成在In原子的周围配位6个氧原子而成的八面体的团簇。与此相对，Si的离子半径极小，因此例如在氧化硅(SiO2)中，在Si原子的周围配位4个氧原子而成的四面体的团簇是支配性的。
在将使用In或Sn的氧化物半导体作为沟道层的薄膜晶体管中，例如在将硅氧化物膜应用于栅极绝缘膜的情况下，由于团簇的配位结构存在背离，因此推断在沟道层与栅极绝缘膜的界面处产生由结合性不良引起的缺陷(界面态)。
因此，为了在不同种类的氧化物接触的界面处抑制由结合性不良引起的缺陷，在包含高配位结构的团簇的氧化物半导体层与包含低配位结构的团簇的栅极绝缘膜之间需要使界面的局部结构匹配的界面控制层。
具体而言，优选在包含In和Sn中的至少任一种的氧化物半导体层15与含有氧化硅的栅极绝缘膜13之间设置含有金属元素的氧化物(金属氧化物膜14)，所述金属元素具有相当于In或Sn的离子半径与Si的离子半径的中间程度的离子半径(26pm以上且62pm以下)、且配位数为4以上且6以下。
根据图7，配位数为4、5、6的Ga、配位数为4、6的Ge、配位数为4、5、6的Al、配位数为4、5、6的W、配位数为4、5、6的Mo、以及配位数为4、5、6的Ti满足上述条件。因此，优选为含有选自由Ga、Ge、Al、W、Mo和Ti组成的组中的至少一种的金属氧化物膜。由此，氧化物半导体层15和栅极绝缘膜13双方所包含的团簇的连结变得容易，能够使界面的局部结构匹配。
为了明确局部结构中的秩序性，将由In原子、Ga原子、Si原子和O(氧)原子构成的非晶结构模型化，使用第一性原理分子动力学法进行温度300开尔文下的局部结构解析。非晶结构的模拟模型通过Melt and Quench法制作。
图2是表示在非晶氧化物的局部结构中的模拟解析中使用的计算模型的表。在模型L中，In的原子数为16，Ga的原子数为16，Si的原子数为4，O的原子数为56。在模型U中，In的原子数为12，Ga的原子数为12，Si的原子数为10，O的原子数为56。关于O的原子数，基于In、Ga及Si的价数，设定为满足电荷中性条件的值。
图3是由In、Ga、Si和O构成的非晶结构的模型的模拟结果。表示模型L(虚线)以及模型U(实线)的径向分布函数。横轴表示Si与O的原子间距离(Si-O)、Ga与O的原子间距离(Ga-O)、以及In与O的原子间距离(In-O)。纵轴的RDF(Radial Distribution Function)是以原子数进行标准化的存在比。
由图3可知，在模型L、模型U的任意一个中，In-O的结合距离最长，Si-O的结合距离最短。另外，Si-O的径向分布中的半值宽度与In-O的半值宽度相比极其窄。这样的径向分布函数是反映了离子半径大的In和离子半径小的Si的性质的妥当的结果。相对于此，可知Ga-O的径向分布位于Si-O与In-O的大致中间。
图4(a)和(b)是由In、Ga、Si和O构成的非晶结构的模型的模拟结果。图4(a)是模型L的结果，图4(b)是模型U的结果，关于In原子、Ga原子以及Si原子，示出了各自的第一配位中的配位数分布。
在此，将原子假定为刚体球。基于图3所示的径向分布函数，根据从关注的原子到半径0.26nm的范围内存在的O原子的数量进行标准化。通过分析In原子、Ga原子和Si原子各自的第一配位中的配位数，可以鉴定团簇的配位结构。
在图4(a)的Si少的模型L的情况下，In-O团簇主要是6配位或5配位结构，Ga-O团簇主要是4配位或5配位结构。Si-O团簇的4配位结构是支配性的。由此，认为In-O团簇与Ga-O团簇主要通过5配位结构连结，Si-O团簇主要与4配位结构的Ga-O团簇连结。
在图4(b)的增加了Si的模型U的情况下，Ga-O团簇的4配位结构增加，In-O团簇的5配位增加，均为低配位化。可知Si-O团簇与模型L同样地4配位结构是支配性的。
根据图4(a)和(b)的配位数的解析结果，解释为Si-O团簇不依赖于组成而保持稳健的四面体结构，因此Ga通过改变配位结构而实现了结构缓和。
根据以上的模拟解析的结果，发现由金属原子和氧原子形成的团簇的配位结构由元素固有的性质决定，是决定团簇间的连结形态的重要因素。认为Ga-O团簇与低配位结构的团簇、高配位结构的簇都容易连结，作为氧化物半导体与绝缘膜的界面控制层是有效的。
因此，通过将包含Ga的金属氧化物膜14设置在氧化物半导体层15与栅极绝缘膜13之间，能够抑制在氧化物半导体层15与栅极绝缘膜13的界面中因结合性不良而引起的缺陷。
通过在氧化物半导体层15与栅极绝缘膜13之间设置包含与Ga同样的金属元素、即Ge、Al、W、Mo、Ti的金属氧化物膜14，也能使界面的局部结构匹配，所述金属元素具有相当于In或Sn的离子半径与Si的离子半径的中间程度的离子半径(26pm以上且62pm以下)、且配位数为4以上且6以下。由此，能够在氧化物半导体层15与栅极绝缘膜13的界面中抑制由结合性不良引起的缺陷。
另外，例如，Ga和W的离子半径非常接近，因此含有Ga和W的复合氧化物的金属氧化物膜也作为氧化物半导体层15与栅极绝缘膜13之间的界面控制层是有效的。因此，金属氧化物膜14也可以含有选自由Ga、Ge、Al、W、Mo和Ti组成的组中的多种元素。
图5是其他实施方式的半导体装置的示意立体图。
图6(a)是图5所示的半导体装置的示意横剖面图，图6(b)是图6(a)中的A-A剖面图。
图5、图6(a)以及(b)所例示的半导体装置例如是三维构造的存储设备。
多层的字电极(控制电极)70隔着绝缘体(绝缘层或气隙)而层叠。多个柱状部CL贯穿包含这些多层的字电极70的层叠体。字电极70围绕在柱状部CL的侧面的周围。
如图6(a)和图6(b)所示，柱状部CL包括存储器膜、氧化物半导体层20和绝缘性的核膜50。氧化物半导体层(氧化物半导体主体)20形成为管状，在其内侧设置有核膜50。存储器膜设置在字电极70与氧化物半导体层20之间，包围氧化物半导体层20的周围。
与上述氧化物半导体层15同样，氧化物半导体层20包含铟(In)和锡(Sn)中的至少任一种。即，氧化物半导体层20包含In(铟)-O(氧)键和Sn(锡)-O(氧)键中的至少任一种。
进而，氧化物半导体层20可以包含选自由镓(Ga)、硅(Si)、锗(Ge)、铝(Al)、钨(W)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、铌(Nb)、锑(Sb)和锌(Zn)组成的组中的至少一种。
存储器膜为包含金属氧化物膜14、隧道绝缘膜31、电荷蓄积膜32和阻挡绝缘膜33的层叠膜。在字电极70与氧化物半导体层20之间，从字电极70侧起依次设置有阻挡绝缘膜33、电荷蓄积膜32、隧道绝缘膜31以及金属氧化物膜14。
氧化物半导体层20、存储器膜和字电极70构成存储单元MC。字电极70作为存储单元MC的控制电极起作用。存储单元MC具有字电极70隔着存储器膜将氧化物半导体层20的周围包围的纵型晶体管构造。在该纵型晶体管构造的存储单元MC中，氧化物半导体层20作为沟道层发挥功能，电荷蓄积膜32作为蓄积从氧化物半导体层20注入的电荷的数据存储层而发挥功能。
这样的半导体装置是能够电学上自由地进行数据的删除、写入，即使切断电源也能够保持存储内容的非易失性半导体存储装置。
存储单元MC例如是电荷捕获型的存储单元。电荷蓄积膜32是在绝缘性的膜中具有多个捕获电荷的捕获位点的膜，例如包含硅氮化物膜。
当从氧化物半导体层20向电荷蓄积膜32注入电荷时，或者在电荷蓄积膜32中蓄积的电荷被放出到氧化物半导体层20时，隧道绝缘膜31成为势垒。
隧道绝缘膜31包含以氧化硅(Si-O键)为主成分的硅氧化物膜(SiO2膜)。
阻挡绝缘膜33防止蓄积在电荷蓄积膜32中的电荷向字电极70放出。此外，阻挡绝缘膜33防止电荷从字电极70向柱状部CL的反向隧穿(back tunneling)。阻挡绝缘膜33例如包含硅氧化物膜。
金属氧化物膜14与隧道绝缘膜31的硅氧化物膜和氧化物半导体层20接触。金属氧化物膜14的厚度比隧道绝缘膜31的厚度薄。金属氧化物膜14的厚度依赖于金属原子与氧原子形成的团簇的配位结构，但考虑到对隧道绝缘膜31的介电常数的影响，优选为3nm以下。
与上述实施方式相同，金属氧化物膜14包含选自由镓(Ga)、钨(W)、锗(Ge)、铝(Al)、钼(Mo)以及钛(Ti)组成的组中的至少一种。
在图5、图6(a)以及(b)所示的存储器器件中，也能够在氧化物半导体层20与隧道绝缘膜31之间设置金属氧化物膜14。金属氧化物膜14作为使氧化物半导体层20与隧道绝缘膜31的界面的局部结构匹配的界面控制层发挥功能。由此，在氧化物半导体层20与隧道绝缘膜31的界面中，能够抑制由结合性不良引起的缺陷。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (15)

1.一种半导体装置，其具备：
控制电极；
氧化物半导体层，其包含铟(In)和锡(Sn)中的至少任一种；
绝缘膜，其设置在所述控制电极与所述氧化物半导体层之间，包含氧化硅；和
金属氧化物膜，其设置在所述绝缘膜与所述氧化物半导体层之间，与所述绝缘膜和所述氧化物半导体层相接，包含选自由镓(Ga)、钨(W)、锗(Ge)、铝(Al)、钼(Mo)和钛(Ti)组成的组中的至少一种。
2.根据权利要求1所述的半导体装置，其中，所述金属氧化物膜包含离子半径为26pm以上且62pm以下的金属元素。
3.根据权利要求1所述的半导体装置，其中，所述金属氧化物膜包含配位数为4以上且6以下的金属元素。
4.根据权利要求1所述的半导体装置，其中，所述氧化物半导体层还包含选自由镓(Ga)、硅(Si)、锗(Ge)、铝(Al)、钨(W)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、铌(Nb)、锑(Sb)和锌(Zn)组成的组中的至少一种。
5.根据权利要求1所述的半导体装置，其中，所述金属氧化物膜的厚度比所述绝缘膜的厚度薄。
6.根据权利要求1所述的半导体装置，其中，所述金属氧化物膜的厚度比所述氧化物半导体层的厚度薄。
7.根据权利要求1所述的半导体装置，其中，所述控制电极包含金属。
8.根据权利要求1所述的半导体装置，其中，还具备与所述氧化物半导体层接触的源电极和漏电极。
9.根据权利要求1所述的半导体装置，其中，还具备设置在所述控制电极与所述绝缘膜之间的电荷蓄积膜。
10.根据权利要求9所述的半导体装置，其中，所述电荷蓄积膜包含硅氮化物膜。
11.根据权利要求9所述的半导体装置，其中，多层的所述控制电极隔着绝缘体层叠，
包含所述氧化物半导体层、所述绝缘膜、所述金属氧化物膜以及所述电荷蓄积膜的柱状部贯穿所述多层的控制电极。
12.根据权利要求11所述的半导体装置，其中，所述金属氧化物膜包围管状的所述氧化物半导体层的周围，
所述绝缘膜包围所述金属氧化物膜的周围，
所述电荷蓄积膜包围所述绝缘膜的周围。
13.根据权利要求12所述的半导体装置，其中，还具备设置在所述管状的氧化物半导体层的内侧的绝缘性的核膜。
14.根据权利要求9所述的半导体装置，其中，还具备设置在所述控制电极与所述电荷蓄积膜之间的阻挡绝缘膜。
15.根据权利要求14所述的半导体装置，其中，所述阻挡绝缘膜包含硅氧化物膜。
CN201811048948.9A 2017-09-21 2018-09-10 半导体装置 Active CN109545858B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-181248 2017-09-21
JP2017181248A JP6930885B2 (ja) 2017-09-21 2017-09-21 半導体装置

Publications (2)

Publication Number Publication Date
CN109545858A true CN109545858A (zh) 2019-03-29
CN109545858B CN109545858B (zh) 2022-07-29

Family

ID=65721139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811048948.9A Active CN109545858B (zh) 2017-09-21 2018-09-10 半导体装置

Country Status (3)

Country Link
US (1) US11075305B2 (zh)
JP (1) JP6930885B2 (zh)
CN (1) CN109545858B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20110127520A1 (en) * 2009-11-30 2011-06-02 Chun-Gi You Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
US20160079268A1 (en) * 2014-09-17 2016-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
CN107068766B (zh) * 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
JP6904907B2 (ja) * 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 酸化物及び半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20110127520A1 (en) * 2009-11-30 2011-06-02 Chun-Gi You Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
US20160079268A1 (en) * 2014-09-17 2016-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US11075305B2 (en) 2021-07-27
CN109545858B (zh) 2022-07-29
US20190088795A1 (en) 2019-03-21
JP6930885B2 (ja) 2021-09-01
JP2019057622A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
KR101201891B1 (ko) 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
KR100731236B1 (ko) 비휘발성 반도체 메모리 소자 및 그의 제조 방법
US10193065B2 (en) High K scheme to improve retention performance of resistive random access memory (RRAM)
CN101589461B (zh) 用于电子装置的电子阻断层
US10186658B2 (en) Memory device and method of manufacturing memory device
Mori et al. ONO inter-poly dielectric scaling for nonvolatile memory applications
KR20120088594A (ko) 반도체 장치 및 반도체 장치를 제어하는 방법
KR101903347B1 (ko) 커패시터 및 반도체 장치
US10304850B2 (en) Semiconductor memory device
US8559216B2 (en) Nonvolatile semiconductor memory device
CN109545858A (zh) 半导体装置
US20180233664A1 (en) Memory device
Chakraborty et al. Effect of size and position of gold nanocrystals embedded in gate oxide of SiO2/Si MOS structures
Hur et al. Universal Memory Characteristics and Degradation Features of ZrO2‐Based Bipolar Resistive Memory
Wu et al. Conduction and Breakdown Mechanisms in Low-k Spacer and Nitride Spacer Dielectric Stacks in Middle of Line Interconnects
KR101355624B1 (ko) 공통 산화물 반도체 채널을 갖는 투명 유연 비휘발성 메모리 셀 및 그 제조 방법
US10840445B2 (en) Memory device
KR101328509B1 (ko) 투명 유연 비휘발성 메모리 셀
WO2014003388A1 (ko) 투명 유연 메모리
US10727277B2 (en) Storage device
WO2008079684B1 (en) Electron blocking layers for electronic devices
US9825184B2 (en) Non-volatile semiconductor memory device
KR102262604B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102107616B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20230238460A1 (en) Transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant