CN109545670A - 肖特基接触的制备方法和半导体器件的制备方法 - Google Patents

肖特基接触的制备方法和半导体器件的制备方法 Download PDF

Info

Publication number
CN109545670A
CN109545670A CN201811315381.7A CN201811315381A CN109545670A CN 109545670 A CN109545670 A CN 109545670A CN 201811315381 A CN201811315381 A CN 201811315381A CN 109545670 A CN109545670 A CN 109545670A
Authority
CN
China
Prior art keywords
layer
preparation
metal material
schottky
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811315381.7A
Other languages
English (en)
Inventor
贺冠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Founder Microelectronics Co Ltd filed Critical Shenzhen Founder Microelectronics Co Ltd
Priority to CN201811315381.7A priority Critical patent/CN109545670A/zh
Publication of CN109545670A publication Critical patent/CN109545670A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0495Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体器件技术领域,具体涉及一种肖特基接触的制备方法和半导体器件的制备方法。该肖特基接触的制备方法包括如下步骤:提供碳化硅晶圆;在所述碳化硅晶圆上制备肖特基接触金属材料层;在所述肖特基接触金属材料层上制备用于防止所述肖特基接触金属材料层中的金属被氧化的保护层;其中,所述保护层包括二氧化硅层和氮化硅层中的至少一种;将覆盖有所述保护层的肖特基接触金属材料层在惰性气氛中进行退火处理;以及刻蚀去除所述保护层。该制备方法可以使肖特基接触金属材料层中的金属在高温退火过程中不会与环境中的氧气或氮气接触,从而不被氧化,因此与碳化硅晶圆形成良好的肖特基接触。

Description

肖特基接触的制备方法和半导体器件的制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种肖特基接触的制备方法和半导体器件的制备方法。
背景技术
碳化硅(SiC)作为新一代的宽禁带半导体材料,在功率半导体领域具有极其优异的性能表现,是功率半导体器件发展的前沿和未来方向。作为第三代宽带隙半导体材料的代表,碳化硅单晶材料具有禁带宽度大(~Si的3倍)、热导率高(~Si的3.3倍或GaAs的10倍)、电子饱和迁移速率高(~Si的2.5倍)和击穿电场高(~Si的10倍或GaAs的5倍)等性质。SiC器件在高温、高压、高频、大功率电子器件领域有着不可替代的优势,弥补了传统半导体材料器件在实际应用中的缺陷,正逐渐成为功率半导体的主流。
肖特基接触是指金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒,势垒的存在才导致了大的界面电阻。肖特基势垒是具有整流特性的金属-半导体接触,就如同二极管具有整流特性,在金属-半导体边界上形成具有整流作用的区域。肖特基二极管(Schottky Barrier Diode,缩写成SBD)是利用金属与半导体接触形成的金属-半导体结原理制作的,因此,SBD也称为金属-半导体(接触)二极管或表面势垒二极管,它是一种热载流子二极管。
在碳化硅器件的生产过程中,作为肖特基势垒的金属钛不可避免的要经过一步或多步的高温退火过程,由于目前通用的高温退火通常是氮气气氛,必然会造成碳化硅晶圆表面的金属钛在高温中与环境中的氮气生产氮化钛的现象,势必会恶化碳化硅器件的电学参数的性能,从而降低产品的良率和可靠性,提高碳化硅器件的生产成本。
因此,现有技术有待改进。
发明内容
本发明的目的在于克服现有技术的上述不足,提供一种肖特基接触的制备方法和半导体器件的制备方法,旨在解决现有碳化硅晶圆上作为肖特基势垒的金属材料在高温退火过程容易被氧化的技术问题。
为实现上述发明目的,本发明采用的技术方案如下:
本发明一方面提供一种肖特基接触的制备方法,包括如下步骤:
提供碳化硅晶圆;
在所述碳化硅晶圆上制备肖特基接触金属材料层;
在所述肖特基接触金属材料层上制备用于防止所述肖特基接触金属材料层中的金属被氧化的保护层;其中,所述保护层包括二氧化硅层和氮化硅层中的至少一种;
将覆盖有所述保护层的肖特基接触金属材料层在惰性气氛中进行退火处理;以及
刻蚀去除所述保护层。
本发明另一方面提供一种半导体器件的制备方法,所述半导体器件为肖特基二极管,所述半导体器件的制备方法包括利用本发明的上述肖特基接触的制备方法在碳化硅衬底上制备肖特基接触。
本发明提供的肖特基接触的制备过程中,在碳化硅晶圆上的肖特基接触金属材料层的表面制备了一保护层(该保护层包括二氧化硅层和氮化硅层中的至少一种),因该保护层使肖特基接触金属材料层与环境中的气氛有效隔绝,这样当进行退火处理步骤时,该肖特基接触金属材料层中的金属在高温退火过程中不会与环境中的氧气或氮气接触,从而不被氧化,因此金属与碳化硅晶圆形成良好的肖特基接触,这样得到的器件具有稳定的电学参数性能,从而提高产品的生产良率和可靠性,降低生产成本,提高碳化硅半导体产品的市场竞争力。
本发明提供的半导体器件的制备方法包括利用本发明的上述肖特基接触的制备方法在碳化硅衬底上制备肖特基接触;因本发明的肖特基接触的制备方法可以使肖特基接触金属材料层中的金属在高温退火过程中不会与环境中的氧气或氮气接触,从而不被氧化,可以与碳化硅晶圆形成良好的肖特基接触,这样利用该方法得到的半导体器件具有稳定的电学参数性能,这样提高了产品的生产良率和可靠性,降低生产成本,从而提高了碳化硅半导体产品的市场竞争力。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1中的肖特基接触的制备过程的结构变化图;其中,(a)为沉积肖特基接触金属材料层的结构图,(b)为沉积二氧化硅层的结构图,(c)为沉积氮化硅层的结构图,(d)为退火处理后的结构图,(e)为刻蚀处理后的结构图;
其中,图中各附图标记:
1-碳化硅晶圆;2-肖特基接触金属材料层;3-二氧化硅层;4-氮化硅层。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
一方面,本发明实施例提供了一种肖特基接触的制备方法,包括如下步骤:
S01:提供碳化硅晶圆;
S02:在所述碳化硅晶圆上制备肖特基接触金属材料层;
S03:在所述肖特基接触金属材料层上制备用于防止所述肖特基接触金属材料层中的金属被氧化的保护层;其中,所述保护层包括二氧化硅层和氮化硅层中的至少一种;
S04:将覆盖有所述保护层的肖特基接触金属材料层在惰性气氛中进行退火处理;以及
S05:刻蚀去除所述保护层。
本发明实施例提供的肖特基接触的制备过程中,在碳化硅晶圆上的肖特基接触金属材料层的表面制备了一保护层(该保护层包括二氧化硅层和氮化硅层中的至少一种),因该保护层使肖特基接触金属材料层与环境中的气氛有效隔绝,这样当进行退火处理步骤时,该肖特基接触金属材料层中的金属在高温退火过程中不会与环境中的氧气或氮气接触,从而不被氧化,因此使肖特基接触金属材料层中的金属与碳化硅晶圆形成良好的肖特基接触,这样得到的器件具有稳定的电学参数性能,从而提高产品的生产良率和可靠性,降低生产成本,提高碳化硅半导体产品的市场竞争力。
在本发明一实施例中,所述肖特基接触金属材料层中的金属包括钛、镍、金和银中任意一种。即该肖特基接触金属材料层可以是金属钛层、金属镍层、金属金层或金属银层等各种可形成肖特基接触的金属材料层。在本发明一优选实施例中,该肖特基接触金属材料层为金属钛层。保护层可以防止金属钛层中的钛在氮气气氛中退火时生成氮化钛。
在本发明一实施例中,在所述肖特基接触金属材料层上制备的保护层可以是一层氮化硅层,或者一层二氧化硅层,或者是二氧化硅层和氮化硅层的不同厚度的多层叠加组成的保护层,只要有二氧化硅层和氮化硅层中的至少一种,该保护层就可用于防止所述肖特基接触金属材料层中的金属被氧化。
在一可选实施例中,所述保护层为二氧化硅层。进一步地,所述二氧化硅层的厚度为50-1000埃因氢氟酸只与二氧化硅反应,因此当保护层为二氧化硅层时,后续在进行退火处理后,可以利用氢氟酸溶液刻蚀去除所述二氧化硅层;具体地,可用质量百分含量为1%的氢氟酸溶液去除二氧化硅。
在一可选实施例中,所述保护层为氮化硅层。进一步地,所述氮化硅层的厚度为100-1000埃;因磷酸只与氮化硅反应,因此当保护层为氮化硅层时,后续在进行退火处理后,可以利用磷酸溶液刻蚀去除所述氮化硅层。
在一优选实施例中,所述保护层由二氧化硅层和氮化硅层组成;且所述保护层的制备过程包括:先在所述肖特基接触金属材料层上制备二氧化硅层,然后在所述二氧化硅层上制备氮化硅层。先在所述肖特基接触金属材料层上制备二氧化硅层,既可以使肖特基接触金属材料层与环境空气隔绝,又可以为后续的氮化硅层提供缓冲应力,从而形成良好的保护层;然后再二氧化硅层上制备氮化硅层,由二氧化硅层和氮化硅层组成的保护层对肖特基接触金属材料层的防氧化效果最佳。
本发明上述优选的实施例中,因保护层由二氧化硅层和氮化硅层组成,氮化硅层厚度不可以太厚,因为氮化硅的应力很大,厚度太厚(如大于1000埃)可能会引起碳化硅晶圆裂片,氮化硅层的厚度应根据高温退火的温度和时间制定。本发明实施例中,退火温度可以在400-1100℃之间选择,退火时间可以在5s-30mins之间选择,而氮化硅层的厚度可以在100-1000埃之间选择。在上述范围内,温度越高,退火时间越长,对应的氮化硅层的厚度相应越厚,从而以保证隔绝肖特基接触金属与环境中的氮气或氧气发生反应,而且不会引起碳化硅晶圆裂片。更优选地,所述保护层由100埃的二氧化硅层和1000埃的氮化硅层组成。
因上述优选的保护层由二氧化硅层和氮化硅层组成,后续在进行退火处理后,刻蚀去除所述保护层的步骤包括:先利用磷酸溶液刻蚀去除所述氮化硅层,然后利用氢氟酸溶液刻蚀去除所述二氧化硅层。对于氢氟酸溶液腐蚀的时间可按照二氧化层层的厚度的105%~120%除以氢氟酸的实际腐蚀速率得到;在本发明一实施例中,氢氟酸溶液腐蚀速率选择为1~2埃/秒,优选为1埃/秒,所以,如果是1000埃的二氧化硅层厚度,腐蚀时间大约是1050秒,如果是100埃的二氧化硅层厚度,腐蚀时间大约是105秒。这样保证肖特基接触金属材料层表面二氧化硅层去除干净的同时,没有过多地腐蚀其他正常结构的二氧化硅材料。同时,因为肖特基接触金属材料层中的金属在高温退火的过程中已经充分与碳化硅晶圆进行了反应形成合金势垒(形成肖特基接触),不会再与氢氟酸发生反应,如此就可以在防止碳化硅晶圆表面的肖特基接触金属材料层被氧化的同时,还能保证正常器件结构的完整。
在本发明一实施例中,退火处理的温度在400-1100℃之间选择,退火处理的时间在5s-30mins之间选择;一优选实施例中,所述退火处理的温度为500-600℃,时间为6min-10min。在该温度和时间范围内,肖特基接触金属材料层中的金属(优选钛)可以与碳化硅晶圆形成良好的肖特基接触。另外,退火处理时的惰性气氛优选为氮气气氛。
进一步地,本发明实施例提供的肖特基接触的制备过程中,肖特基接触金属材料层、保护层中的二氧化硅层和/或氮化硅层,均可以用化学气相沉积的方法制备。
另一方面,本发明实施例还提供了一种半导体器件的制备方法,所述半导体器件为肖特基二极管,所述半导体器件的制备方法包括利用本发明实施例的上述肖特基接触的制备方法在碳化硅衬底上制备肖特基接触。
本发明实施例提供的半导体器件的制备方法包括利用本发明实施例的上述肖特基接触的制备方法在碳化硅衬底上制备肖特基接触;因该肖特基接触的制备方法可以使肖特基接触金属材料层中的金属在高温退火过程中不会与环境中的氧气或氮气接触,从而不被氧化,因此与碳化硅晶圆形成良好的肖特基接触,这样利用该方法得到的半导体器件具有稳定的电学参数性能,这样提高了产品的生产良率和可靠性,降低生产成本,从而提高了碳化硅半导体产品的市场竞争力。
本发明先后进行过多次试验,现举一部分试验结果作为参考对发明进行进一步详细描述,下面结合具体实施例进行详细说明。
实施例1
一种肖特基接触的制备方法,如图1所示,包括如下步骤:
1、在碳化硅晶圆上制备肖特基接触金属材料层(金属钛层);
提供碳化硅晶圆1,利用化学气相沉积法在碳化硅晶圆1表面生长金属钛得到肖特基接触金属材料层2(即金属钛层),如图1(a)所示。
2、在肖特基接触金属材料层(金属钛层)上制备保护层;
在肖特基接触金属材料层2的表面使用化学气象沉积的方法生长一层很薄的二氧化硅层3,如图1(b)所示。厚度约50-1000埃,可为接下来作业的氮化硅层提供缓冲应力。
再在二氧化硅层3的表面使用化学气象沉积的方法生长一层很薄的氮化硅层4,如图1(c)所示。厚度约100-1000埃。
二氧化硅层3和氮化硅层4即组成防止肖特基接触金属材料层2中的金属钛被氧化的保护层。
3、进行氮气气氛中的高温退火;
在氮气气氛中高温退火处理,使肖特基接触金属材料层2中金属钛与碳化硅晶圆1之间发生反应形成合金势垒,从而金属钛与碳化硅晶圆1表面之间形成肖特基接触。如图1(d)所示。
4、刻蚀去除保护层
在高温退火之后,使用磷酸溶液将表面的氮化硅层4完全去除。再用1%的氢氟酸溶液去除金属钛表面的二氧化硅层3,如图1(e)所示。
后续可以继续其他常规生产工艺步骤。
实施例2
一种半导体器件的制备方法,所述半导体器件为肖特基二极管,所述半导体器件的制备方法包括利用上述实施例1中的肖特基接触的制备方法在碳化硅衬底上制备肖特基接触。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种肖特基接触的制备方法,其特征在于,包括如下步骤:
提供碳化硅晶圆;
在所述碳化硅晶圆上制备肖特基接触金属材料层;
在所述肖特基接触金属材料层上制备用于防止所述肖特基接触金属材料层中的金属被氧化的保护层;其中,所述保护层包括二氧化硅层和氮化硅层中的至少一种;
将覆盖有所述保护层的肖特基接触金属材料层在惰性气氛中进行退火处理;以及
刻蚀去除所述保护层。
2.如权利要求1所述的制备方法,其特征在于,所述保护层为二氧化硅层。
3.如权利要求2所述的制备方法,其特征在于,所述二氧化硅层的厚度为50-1000埃;和/或
在进行所述退火处理后,利用氢氟酸溶液刻蚀去除所述二氧化硅层。
4.如权利要求1所述的制备方法,其特征在于,所述保护层为氮化硅层。
5.如权利要求4所述的制备方法,其特征在于,所述氮化硅层的厚度为100-1000埃;和/或
在进行所述退火处理后,利用磷酸溶液刻蚀去除所述氮化硅层。
6.如权利要求1所述的制备方法,其特征在于,所述保护层由二氧化硅层和氮化硅层组成;且所述保护层的制备过程包括:
先在所述肖特基接触金属材料层上制备二氧化硅层,然后在所述二氧化硅层上制备氮化硅层。
7.如权利要求6所述的制备方法,其特征在于,所述保护层由100埃的二氧化硅层和1000埃的氮化硅层组成。
8.如权利要求6所述的制备方法,其特征在于,刻蚀去除所述保护层的步骤包括:先利用磷酸溶液刻蚀去除所述氮化硅层,然后利用氢氟酸溶液刻蚀去除所述二氧化硅层。
9.如权利要求1-8任一项所述的制备方法,其特征在于,所述肖特基接触金属材料层中的金属包括钛、镍、金和银中任意一种;和/或
所述退火处理的温度为500-600℃,时间为6-10min。
10.一种半导体器件的制备方法,所述半导体器件为肖特基二极管,其特征在于,所述半导体器件的制备方法包括利用权利要求1-9任一项所述的制备方法在碳化硅衬底上制备肖特基接触。
CN201811315381.7A 2018-11-06 2018-11-06 肖特基接触的制备方法和半导体器件的制备方法 Pending CN109545670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811315381.7A CN109545670A (zh) 2018-11-06 2018-11-06 肖特基接触的制备方法和半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811315381.7A CN109545670A (zh) 2018-11-06 2018-11-06 肖特基接触的制备方法和半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN109545670A true CN109545670A (zh) 2019-03-29

Family

ID=65844438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811315381.7A Pending CN109545670A (zh) 2018-11-06 2018-11-06 肖特基接触的制备方法和半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN109545670A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768946A (zh) * 2012-07-05 2012-11-07 中国电子科技集团公司第五十五研究所 一种碳化硅器件背面欧姆接触的快速退火方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
CN104538294A (zh) * 2015-01-04 2015-04-22 中国科学院半导体研究所 一种碳化硅欧姆接触电极及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768946A (zh) * 2012-07-05 2012-11-07 中国电子科技集团公司第五十五研究所 一种碳化硅器件背面欧姆接触的快速退火方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
CN104538294A (zh) * 2015-01-04 2015-04-22 中国科学院半导体研究所 一种碳化硅欧姆接触电极及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LISA M. PORTER, ET AL.: "A critical review of ohmic and rectifying contacts for silicon carbide", 《MATERIALS SCIENCE AND ENGINEERING B》 *
O.J. GUY,ET AL: "Improved Schottky contacts to annealed 4H-SiC using a protective carbon", 《DIAMOND & RELATED MATERIALS》 *

Similar Documents

Publication Publication Date Title
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
US4028149A (en) Process for forming monocrystalline silicon carbide on silicon substrates
JP6345247B2 (ja) ダイヤモンドをサーマルビア内に選択的に蒸着させる方法
KR100532277B1 (ko) 피형 실리콘 카바이드용 전극
JP2003514393A (ja) SiC半導体層およびショットキーコンタクトの表面を処理するための方法
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
CN110518074B (zh) 阴阳极交替的大电流GaN肖特基二极管及其制作方法
CN104752494A (zh) 金刚石材料欧姆接触电极及其制备方法和应用
TWI803485B (zh) 用於垂直氮化鎵蕭特基二極體的方法
CN103021840B (zh) 防止钝化层过刻蚀的方法
CN111192825A (zh) 碳化硅肖特基二极管及其制造方法
CN109545670A (zh) 肖特基接触的制备方法和半导体器件的制备方法
CN103866380A (zh) 一种使用图形化退火多孔结构进行GaN单晶生长的方法
CN112038213B (zh) 一种SiC衬底双面生长SiC外延层的方法及应用
TWI246204B (en) Electrode for p-type SiC
CN117790301B (zh) 一种具有二维ReS2电极的整流芯片及其制备方法
JPH10107338A (ja) ガンダイオード及びその製造方法
WO1993002475A1 (en) High temperature rectifying contact and method for making same
CN110233174A (zh) 绝缘栅介质层的制备方法及其碳化硅器件和碳化硅器件的制备方法
JPH0757904A (ja) ダイヤモンド半導体装置
CN215680607U (zh) 一种复合半导体衬底
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
CN109119333B (zh) 氮化镓外延层的制备方法及氮化镓外延层
CN104538284A (zh) 一种在硅片上集成化合物半导体器件的工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329

RJ01 Rejection of invention patent application after publication