CN109542158A - 一种应用于高频头供电电源的梯形电流产生电路 - Google Patents

Abstract

本发明一种应用于高频头供电电源的梯形电流产生电路，其特征在于，包括基准电压源、电压转换电流电路、上升下降时间控制电路、梯形电压产生电路、第一运算放大器和第二运算放大器，本发明电路设计简单、功耗低，可以有效地提高高频头(LNB)供电电源的可靠性，改善信号噪声。

Description

一种应用于高频头供电电源的梯形电流产生电路

技术领域

本发明涉及电源领域，具体而言，涉及一种应用于高频头供电电源的梯形电流产生电路。

背景技术

目前，全球卫星电视节目源越来越多，卫星电视接收系统的需求也越来越大，同时信源的可靠性接收需求也日益强烈。高频头(LNB)为卫星电视接收系统的前端部件，其供电电源的可靠性和信号噪声直接影响着系统的接收灵敏度。高频头(LNB)供电电源多种多样，包括线性电源(LDO)、DCDC升压电源(BOOST)、分立元件控制电路及一些新兴电源控制电路。

发明内容

为了解决上述技术问题，本发明提出以下技术方案：

一种应用于高频头供电电源的梯形电流产生电路，包括基准电压源、电压转换电流电路、上升下降时间控制电路、梯形电压产生电路、第一运算放大器和第二运算放大器；

其中基准电压源的输出端VrefH和VrefL分别与上升下降时间控制电路的输入端VrefH和VrefL相连，基准电压源输出端Vb与梯形电压产生电路的输入端Vb相连，基准电压源的输出端Vref与第二运算放大器的相连，上升下降时间控制电路的输入端EXTM与方波信号EXTM相连，上升下降时间控制电路的输入端Vcomp与梯形电压产生电路的输出端Vcomp相连，上升下降时间控制电路的输出端Trise和Tfall分别与梯形电压产生电路的输入端Trise和Tfall相连，梯形电压产生电路的输出端VT与第一运算放大器VINP相连，第一运算放大器和第二运算放大器的输出端分别与电压转换电流电路连接。

进一步方案，

方波信号EXTM为50％占空比的方波信号。

进一步方案，

电压转换电流电路包括四个N型MOS管具体为mn1、mn2、mn3和mn4，还包括两个P型MOS管具体为mp1和mp2，还包括电阻r和电流源i，

mn1的漏极、mp1的源极、mp2的源极与电源连接，mn1栅极与第一运算放大器的输出端VOUT连接，mn1源极、电阻r的一端与第一运算放大器的输入端VINN连接，mn2的漏极、电阻r的另一端与第二运算放大器的输入端VINP连接，mn2的栅极与第二运算放大器的输出端VOUT连接，mn2的源极、mn3的漏极、mn3的栅极与mn4的栅极连接，mn3的源极、mn4的源极与地连接，mp1的栅极、mp1的漏极、mp2的栅极与电流源i连接，mp2的漏极、mn4的漏极与输出端IT连接，输出一个梯形电流。

进一步方案，

上升下降时间控制电路包括六个P型MOS管具体为MP1、MP2、MP3、MP4、MP5和MP6，还包括六个N型MOS管具体为MN1、MN2、MN3、MN4、MN5和MN6，还包括一个电流源I、一个与非门NAND和一个或非门NOR，还包括两个反相器具体为反相器INV1和反相器INV2；

MP1的源极、MP2的源极、MP3的源极、MP4的源极均与电源连接，MP1的栅极、MP1的漏极、MP2的栅极与MN3的漏极连接，MP2的漏极、MP3的栅极与MN4的漏极连接，MP3的漏极、MP4的栅极与MN5的漏极连接，MP4的漏极、MP6的漏极、与非门NAND的输入端B、或非门NOR的输入端B与反相器INV1的输入端A连接，MP5的漏极与输入信号VrefH连接，MP5的栅极、反相器INV1的输出端Y与反相器INV2的输入端A连接，MP5的源极、MP6的漏极与MN3的栅极连接，MP6的栅极与反相器INV2的输出端Y连接，MP6的源极与输入信号VrefL连接，MN1的源极、MN2的源极、MN5的源极、MN6的源极与地连接，MN1的漏极、MN1的栅极、MN2的栅极、MN5的栅极、MN6的栅极与电流源I连接，MN2的漏极、MN3的源极与MN4的源极连接，MN4的栅极与输入信号Vcomp连接，与非门NAND的输入端A、或非门NOR的输入端A与输入信号EXTM连接，与非门NAND的输出端Y与输出信号Tfall连接，或非门NOR的输出端Y与输出信号Trise连接。

进一步方案，

梯形电压产生电路包括：八个P型MOS管具体为mP1、mP2、mP3、mP4、mP5、mP6、mP7和mP8，三个N型MOS管具体为mN1、mN2和mN3、一个电阻R、一个电容C和一个电流源I1；

mP1的源极、mP2的源极、mP3的源极、mP4的源极、mP5的源极与电容C的上极板连接，mP1的栅极、mP1的漏极、mP2的栅极、mP3的栅极、mP4的栅极、mP5的栅极与电流源I1连接，mP2的漏极、mN1的漏极、mN1的栅极与mN2的栅极连接，mP3的漏极与mP6的源极连接，mP4的漏极、电阻R的一端与输出信号VT连接，mP5漏极、mP8的源极与输出信号Vcomp连接，mP6的栅极与输入信号Tfall连接，mP6的漏极、电容C的下极板、mN3的漏极、mP7的栅极、mP8的栅极与输入信号Vb连接，mP7的源极与电阻R的另一端连接，mN2的漏极与mN3的源极连接，mN3的栅极与输入信号Trise连接，mN1的源极、mN2的源极、mP7的漏极、mP8的漏极与地连接。

进一步方案，

第一运算放大器为具体为放大器AMP1，第二运算放大器具体为放大器AMP2，AMP1和AMP2相同，具体包括：四个P型MOS管分别为Mp1、Mp2、Mp3和Mp4、八个N型MOS管分别为Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8、一个电容C1和一个电流源I2；

Mp1的源极、Mp2的源极、Mp3的源极、Mp4的源极与电源连接，Mp1的栅极、Mp1的漏极、Mp4的栅极与Mn3的漏极连接，Mp2的栅极、Mp2的漏极、Mp3的栅极与Mn4的漏极连接，Mp3的漏极、Mn5的漏极、Mn5的栅极与Mn6的栅极连接，Mp4的漏极、Mn6的漏极、电容C1的上极板与输出信号VOUT连接，Mn1的漏极、Mn1的栅极、Mn2的栅极与电流源Ibias连接，Mn2的漏极、Mn3的源极与Mn4的源极连接，Mn3的栅极与输入信号VINP连接，Mn4的栅极与输入信号VINN连接，Mn5的源极、Mn7的漏极、Mn7的栅极与Mn8的栅极连接，Mn6的源极与Mn8的漏极连接，Mn1的源极、Mn2的源极、Mn7的源极、Mn8的源极、电容C1的下极板与地连接。

采用上述技术方案的有益效果是：

本发明电路设计简单、功耗低，可以有效地提高高频头(LNB)供电电源的可靠性，改善信号噪声。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本发明一种应用于高频头(LNB)供电电源的梯形电流产生电路；

图2是本发明上升下降时间控制电路；

图3是本发明梯形电压产生电路；

图4是本发明运算放大器电路；

图5是本发明梯形电流产生过程中不同节点的波形示意图。

具体实施方式

下面结合附图，对本发明的一种应用于高频头(LNB)供电电源的梯形电流产生电路作详细的说明。

如图1所示，一种应用于高频头供电电源的梯形电流产生电路，包括基准电压源、电压转换电流电路、上升下降时间控制电路、梯形电压产生电路、第一运算放大器和第二运算放大器；

基准电压源为后续电路提供不同的基准参考电压，其中基准电压源的输出端VrefH和VrefL分别与上升下降时间控制电路的输入端VrefH和VrefL相连，基准电压源输出端Vb与梯形电压产生电路的输入端Vb相连，基准电压源的输出端Vref与第二运算放大器的相连，上升下降时间控制电路的输入端EXTM与方波信号EXTM相连，上升下降时间控制电路的输入端Vcomp与梯形电压产生电路的输出端Vcomp相连，上升下降时间控制电路的输出端Trise和Tfall分别与梯形电压产生电路的输入端Trise和Tfall相连，梯形电压产生电路的输出端VT与第一运算放大器VINP相连，第一运算放大器和第二运算放大器的输出端分别与电压转换电流电路连接，方波信号EXTM为50％占空比的方波信号。

如图1所示，电压转换电流电路包括四个N型MOS管具体为mn1、mn2、mn3和mn4，还包括两个P型MOS管具体为mp1和mp2，还包括电阻r和电流源i，

mn1的漏极、mp1的源极、mp2的源极与电源连接，mn1栅极与第一运算放大器的输出端VOUT连接，mn1源极、电阻r的一端与第一运算放大器的输入端VINN连接，mn2的漏极、电阻r的另一端与第二运算放大器的输入端VINP连接，mn2的栅极与第二运算放大器的输出端VOUT连接，mn2的源极、mn3的漏极、mn3的栅极与mn4的栅极连接，mn3的源极、mn4的源极与地连接，mp1的栅极、mp1的漏极、mp2的栅极与电流源i连接，mp2的漏极、mn4的漏极与输出端IT连接，输出一个梯形电流。

如图2所示，上升下降时间控制电路包括六个P型MOS管具体为MP1、MP2、MP3、MP4、MP5和MP6，还包括六个N型MOS管具体为MN1、MN2、MN3、MN4、MN5和MN6，还包括一个电流源I、一个与非门NAND和一个或非门NOR，还包括两个反相器具体为反相器INV1和反相器INV2；

MP1的源极、MP2的源极、MP3的源极、MP4的源极均与电源连接，MP1的栅极、MP1的漏极、MP2的栅极与MN3的漏极连接，MP2的漏极、MP3的栅极与MN4的漏极连接，MP3的漏极、MP4的栅极与MN5的漏极连接，MP4的漏极、MP6的漏极、与非门NAND的输入端B、或非门NOR的输入端B与反相器INV1的输入端A连接，MP5的漏极与输入信号VrefH连接，MP5的栅极、反相器INV1的输出端Y与反相器INV2的输入端A连接，MP5的源极、MP6的漏极与MN3的栅极连接，MP6的栅极与反相器INV2的输出端Y连接，MP6的源极与输入信号VrefL连接，MN1的源极、MN2的源极、MN5的源极、MN6的源极与地连接，MN1的漏极、MN1的栅极、MN2的栅极、MN5的栅极、MN6的栅极与电流源I连接，MN2的漏极、MN3的源极与MN4的源极连接，MN4的栅极与输入信号Vcomp连接，与非门NAND的输入端A、或非门NOR的输入端A与输入信号EXTM连接，与非门NAND的输出端Y与输出信号Tfall连接，或非门NOR的输出端Y与输出信号Trise连接。

通过Vcomp与不同的基准参考电压进行比较，产生一个方波，再与方波信号EXTM进行与非和或非运算，从而产生两个方波信号Trise和Tfall，从而控制梯形电压的上升时间和下降时间。

如图3所示，梯形电压产生电路包括：八个P型MOS管具体为mP1、mP2、mP3、mP4、mP5、mP6、mP7和mP8，三个N型MOS管具体为mN1、mN2和mN3、一个电阻R、一个电容C和一个电流源I1；

梯形电压产生电路包括：八个P型MOS管、三个N型MOS管、一个电阻、一个电容和一个电流源，mP1的源极、mP2的源极、mP3的源极、mP4的源极、mP5的源极与电容C的上极板连接，mP1的栅极、mP1的漏极、mP2的栅极、mP3的栅极、mP4的栅极、mP5的栅极与电流源I1连接，mP2的漏极、mN1的漏极、mN1的栅极与mN2的栅极连接，mP3的漏极与mP6的源极连接，mP4的漏极、电阻R的一端与输出信号VT连接，mP5漏极、mP8的源极与输出信号Vcomp连接，mP6的栅极与输入信号Tfall连接，mP6的漏极、电容C的下极板、mN3的漏极、mP7的栅极、mP8的栅极与输入信号Vb连接，mP7的源极与电阻R的另一端连接，mN2的漏极与mN3的源极连接，mN3的栅极与输入信号Trise连接，mN1的源极、mN2的源极、mP7的漏极、mP8的漏极与地连接。

通过上升下降时间控制电路产生的两个方波信号Trise和Tfall，控制电容的充放电，从而得到一个梯形电压VT。

如图4所示，第一运算放大器为具体为放大器AMP1，第二运算放大器具体为放大器AMP2，AMP1和AMP2相同，具体包括：四个P型MOS管分别为Mp1、Mp2、Mp3和Mp4、八个N型MOS管分别为Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8、一个电容C1和一个电流源I2；

Mp1的源极、Mp2的源极、Mp3的源极、Mp4的源极与电源连接，Mp1的栅极、Mp1的漏极、Mp4的栅极与Mn3的漏极连接，Mp2的栅极、Mp2的漏极、Mp3的栅极与Mn4的漏极连接，Mp3的漏极、Mn5的漏极、Mn5的栅极与Mn6的栅极连接，Mp4的漏极、Mn6的漏极、电容C1的上极板与输出信号VOUT连接，Mn1的漏极、Mn1的栅极、Mn2的栅极与电流源Ibias连接，Mn2的漏极、Mn3的源极与Mn4的源极连接，Mn3的栅极与输入信号VINP连接，Mn4的栅极与输入信号VINN连接，Mn5的源极、Mn7的漏极、Mn7的栅极与Mn8的栅极连接，Mn6的源极与Mn8的漏极连接，Mn1的源极、Mn2的源极、Mn7的源极、Mn8的源极、电容C1的下极板与地连接。

运算放大器通过与电压转换电流电路的晶体管连接为单位增益运算放大器，从而将梯形电压和一个基准参考电压作用在电压转换电流电路的电阻r上，产生一个梯形电流，再通过电流镜镜像从而得到一个梯形电流输出IT，如图5所示。

虽然在上文中已经参考了一些实施例对本发明进行描述，然而在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效无替换其中的技术点，尤其是，只要不存在技术冲突，本发明所纰漏的各种实施例中的各项特征均可通过任一方式结合起来使用，在本发明中未对这些组合的情况进行穷举行的描述仅仅是处于省略篇幅和节约资源的考虑。因此，本发明并不局限于文中公开的特定实施例，而且包括落入权利要求。

Claims (6)

1.一种应用于高频头供电电源的梯形电流产生电路，其特征在于，包括基准电压源、电压转换电流电路、上升下降时间控制电路、梯形电压产生电路、第一运算放大器和第二运算放大器；

其中所述基准电压源的输出端VrefH和VrefL分别与所述上升下降时间控制电路的输入端VrefH和VrefL相连，所述基准电压源输出端Vb与所述梯形电压产生电路的输入端Vb相连，所述基准电压源的输出端Vref与所述第二运算放大器的相连，所述上升下降时间控制电路的输入端EXTM与方波信号EXTM相连，所述上升下降时间控制电路的输入端Vcomp与所述梯形电压产生电路的输出端Vcomp相连，所述上升下降时间控制电路的输出端Trise和Tfall分别与所述梯形电压产生电路的输入端Trise和Tfall相连，所述梯形电压产生电路的输出端VT与所述第一运算放大器VINP相连，所述第一运算放大器和第二运算放大器的输出端分别与电压转换电流电路连接。

2.根据权利要求1所述的应用于高频头供电电源的梯形电流产生电路，其特征在于，所述方波信号EXTM为50％占空比的方波信号。

3.根据权利要求1所述的应用于高频头供电电源的梯形电流产生电路，其特征在于，所述电压转换电流电路包括四个N型MOS管具体为mn1、mn2、mn3和mn4，还包括两个P型MOS管具体为mp1和mp2，还包括电阻r和电流源i，

mn1的漏极、mp1的源极、mp2的源极与电源连接，mn1栅极与第一运算放大器的输出端VOUT连接，mn1源极、电阻r的一端与第一运算放大器的输入端VINN连接，mn2的漏极、电阻r的另一端与第二运算放大器的输入端VINP连接，mn2的栅极与第二运算放大器的输出端VOUT连接，mn2的源极、mn3的漏极、mn3的栅极与mn4的栅极连接，mn3的源极、mn4的源极与地连接，mp1的栅极、mp1的漏极、mp2的栅极与电流源i连接，mp2的漏极、mn4的漏极与输出端IT连接，输出一个梯形电流。

4.根据权利要求1所述的应用于高频头供电电源的梯形电流产生电路，其特征在于，所述上升下降时间控制电路包括六个P型MOS管具体为MP1、MP2、MP3、MP4、MP5和MP6，还包括六个N型MOS管具体为MN1、MN2、MN3、MN4、MN5和MN6，还包括一个电流源I、一个与非门NAND和一个或非门NOR，还包括两个反相器具体为反相器INV1和反相器INV2；

MP1的源极、MP2的源极、MP3的源极、MP4的源极均与电源连接，MP1的栅极、MP1的漏极、MP2的栅极与MN3的漏极连接，MP2的漏极、MP3的栅极与MN4的漏极连接，MP3的漏极、MP4的栅极与MN5的漏极连接，MP4的漏极、MP6的漏极、与非门NAND的输入端B、或非门NOR的输入端B与反相器INV1的输入端A连接，MP5的漏极与输入信号VrefH连接，MP5的栅极、反相器INV1的输出端Y与反相器INV2的输入端A连接，MP5的源极、MP6的漏极与MN3的栅极连接，MP6的栅极与反相器INV2的输出端Y连接，MP6的源极与输入信号VrefL连接，MN1的源极、MN2的源极、MN5的源极、MN6的源极与地连接，MN1的漏极、MN1的栅极、MN2的栅极、MN5的栅极、MN6的栅极与电流源I连接，MN2的漏极、MN3的源极与MN4的源极连接，MN4的栅极与输入信号Vcomp连接，与非门NAND的输入端A、或非门NOR的输入端A与输入信号EXTM连接，与非门NAND的输出端Y与输出信号Tfall连接，或非门NOR的输出端Y与输出信号Trise连接。

5.根据权利要求1所述的应用于高频头供电电源的梯形电流产生电路，其特征在于，所述的梯形电压产生电路包括：八个P型MOS管具体为mP1、mP2、mP3、mP4、mP5、mP6、mP7和mP8，三个N型MOS管具体为mN1、mN2和mN3、一个电阻R、一个电容C和一个电流源I1；

mP1的源极、mP2的源极、mP3的源极、mP4的源极、mP5的源极与电容C的上极板连接，mP1的栅极、mP1的漏极、mP2的栅极、mP3的栅极、mP4的栅极、mP5的栅极与电流源I1连接，mP2的漏极、mN1的漏极、mN1的栅极与mN2的栅极连接，mP3的漏极与mP6的源极连接，mP4的漏极、电阻R的一端与输出信号VT连接，mP5漏极、mP8的源极与输出信号Vcomp连接，mP6的栅极与输入信号Tfall连接，mP6的漏极、电容C的下极板、mN3的漏极、mP7的栅极、mP8的栅极与输入信号Vb连接，mP7的源极与电阻R的另一端连接，mN2的漏极与mN3的源极连接，mN3的栅极与输入信号Trise连接，mN1的源极、mN2的源极、mP7的漏极、mP8的漏极与地连接。

6.根据权利要求1或3所述的应用于高频头供电电源的梯形电流产生电路，其特征在于，所述的第一运算放大器为具体为放大器AMP1，所述第二运算放大器具体为放大器AMP2，所述AMP1和AMP2相同，具体包括：四个P型MOS管分别为Mp1、Mp2、Mp3和Mp4、八个N型MOS管分别为Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8、一个电容C1和一个电流源I2；

Mp1的源极、Mp2的源极、Mp3的源极、Mp4的源极与电源连接，Mp1的栅极、Mp1的漏极、Mp4的栅极与Mn3的漏极连接，Mp2的栅极、Mp2的漏极、Mp3的栅极与Mn4的漏极连接，Mp3的漏极、Mn5的漏极、Mn5的栅极与Mn6的栅极连接，Mp4的漏极、Mn6的漏极、电容C1的上极板与输出信号VOUT连接，Mn1的漏极、Mn1的栅极、Mn2的栅极与电流源Ibias连接，Mn2的漏极、Mn3的源极与Mn4的源极连接，Mn3的栅极与输入信号VINP连接，Mn4的栅极与输入信号VINN连接，Mn5的源极、Mn7的漏极、Mn7的栅极与Mn8的栅极连接，Mn6的源极与Mn8的漏极连接，Mn1的源极、Mn2的源极、Mn7的源极、Mn8的源极、电容C1的下极板与地连接。