CN101728940B - 自动获取最大电压源的电路 - Google Patents
自动获取最大电压源的电路 Download PDFInfo
- Publication number
- CN101728940B CN101728940B CN2009102171634A CN200910217163A CN101728940B CN 101728940 B CN101728940 B CN 101728940B CN 2009102171634 A CN2009102171634 A CN 2009102171634A CN 200910217163 A CN200910217163 A CN 200910217163A CN 101728940 B CN101728940 B CN 101728940B
- Authority
- CN
- China
- Prior art keywords
- voltage
- voltage source
- source
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明揭示一种自动获取最大电压源的电路，该电路包括第一晶体管(Mp1)和第二晶体管(Mp2)，比较器模块，第一控制模块(Mp1)及第二控制模块(Mp2)，以及第一电压源(V1)和第二电压源(V2)；比较器模块的两输入端分别与第一电压源(V1)和第二电压源(V2)相接，输出端与第一控制模块(Mp1)及第二控制模块(Mp2)相接，比较器模块根据比较出的第一电压源(V1)和第二电压源(V2)的大小，通过第一控制模块及第二控制模块的控制使得第一晶体管和第二晶体管中的其中之一完全导通，从而始终将第一电压源和第二电压源中电压较大者进行自动输出，保证了后续电路的正常工作。
Description
技术领域
本发明涉及集成电路领域，尤其涉及有多个电压源供电的集成电路中自动获取最大电压源的电路。
背景技术
一般的半导体集成电路都用一个电源供电。然而在有些特殊的半导体集成电路中，可能需要两个或多个适合该电路的电源来供电，而这两个或多个电源的电压在一些情况下并不是固定不变的，其大小会发生相对的变化。比如，在以电源V1和电源V2同时供电的某一集成电路中，在一些时间里电源电压V1大于V2，在另一些时间里V1小于V2，而其他时间里V1等于V2。
而在这些半导体集成电路中，有些电路要求在任意的时间里，都尽可能的用最高的电源来供电，否则电路会出现一些故障而影响电路的正常的工作，这就要求设计一种在任意时间总是能自动地把多个电源中的具有最大电压的电源挑选出来并自动输出给后续电路供电的电路。
发明内容
本发明的目的就是当半导体集成电路有多个电压源供电时，提供一种能自动获取最大电压源的电路，并将该最大电压源自动输出的电路，以保证后续电路的正常工作。
为实现上述目的，本发明提出如下技术方案：一种自动获取最大电压源的电路，该电路包括第一晶体管(Mp1)和第二晶体管(Mp2)，比较器模块，第一控制模块(Mp1控制)及第二控制模块(Mp2控制)，以及第一电压源(V1)和第二电压源(V2)；比较器模块的两输入端分别与第一电压源(V1)和第二电压源(V2)相接，输出端与第一控制模块(Mp1控制)及第二控制模块(Mp2控制)相接；比较器模块根据比较出的第一电压源(V1)和第二电压源(V2)的大小，通过第一控制模块(Mp1控制)及第二控制模块(Mp2控制)的控制使得第一晶体管(Mp1)和第二晶体管(Mp2)中的其中之一完全导通，从而将第一电压源(V1)和第二电压源(V2)中电压较大者进行输出。
其中，所述第一晶体管(Mp1)和第二晶体管(Mp2)的漏极分别与第一电压源(V1)和第二电压源(V2)相接，其源极与输出电压(Vout)相接，栅极分别与所述第一控制模块(Mp1控制)及第二控制模块(Mp2控制)相接。
所述第一控制模块的输入电压分别为第一电压源(V1)和输出电压(Vout)，第二控制模块的输入电压分别为第二电压源(V2)和输出电压(Vout)。
当第一电压源(V1)的电压大于第二电压源(V2)的电压时，第一晶体管(Mp1)完全导通，第二晶体管(Mp2)完全关断，输出电压(Vout)为第一电压源(V1)的电压。
当第一电压源(V1)的电压等于第二电压源(V2)的电压时，第一晶体管(Mp1)和第二晶体管(Mp2)中的两者之一完全导通。
所述比较器模块包括第三晶体管(Mp3)和第四晶体管(Mp4)，该第三晶体管(Mp3)和第四晶体管(Mp4)的源极分别与第一电压源(V1)和第二电压源(V2)相接，漏极分别与第一电流源(I1)和第二电流源(I2)相接，两栅极相接到一起后与其中之一漏极相接，另一漏极则为比较器的输出。
所述第一晶体管(Mp1)和第二晶体管(Mp2)均为PMOS管。
所述第一晶体管(Mp1)和第二晶体管(Mp2)的宽长比满足当其中任意一个导通时，第一电压源(V1)和第二电压源(V2)中电压较大者减去该晶体管的电压降后能满足输出电压(Vout)的要求。
所述电路还包括第三电压源，该第三电压源的电压与所述第一电压源及第二电压源中的电压较大者再进行依次类推的比较后将电压最大的进行输出。
本发明还提出了另一种自动获取最大电压源的电路，该电路包括第一晶体管(Mp1)和第二晶体管(Mp2)，第一电压源(V1)和第二电压源(V2)；第一晶体管(Mp1)的漏极分别与第一电压源(V1)和第二晶体管(Mp2)的栅极相接，第二晶体管(Mp2)漏极分别与第二电压源(V2)和第一晶体管(Mp1)的栅极相接，第一晶体管(Mp1)和第二晶体管(Mp2)的源极与输出电压(Vout)相接。
其中，所述第一晶体管(Mp1)和第二晶体管(Mp2)均为PMOS管。
所述第一电压源(V1)和第二电压源(V2)间的电压差大于PMOS管的门槛电压(Vt)。
本发明所揭示的自动获取最大电压源的电路，满足了具有多个电源供电的半导体集成电路需要始终将最大的电源电压进行输出的需求，保证了该类电路的正常工作。
附图说明
图1为本发明第一实施例的电路示意图；
图2为本发明第二实施例的电路示意图；
图3为本发明第二实施例中比较器的电路示意图；
图4为本发明第一实施例及第二实施例输出电压及流过体二极管的电流的仿真结果示意图。
具体实施方式
如图1所示，为本发明所揭示的自动获取最大电压源的电路的第一种实施方式，该电路包括两个PMOS晶体管Mp1和Mp2，其中，第一晶体管Mp1的漏极与第一电压源V1及第二晶体晶体管Mp2的栅极相接，第二晶体管Mp2的漏极与第二电压源V2及第一晶体管Mp1的栅极相接，两个晶体管Mp1和Mp2的源极又与输出电压Vout相接。
当第一电压源V1和第二电压源V2间的电压相差较大(即大于PMOS管的门槛电压Vt)时，此时，输出电压Vout的电压将总是与第一电压源V1和第二电压源V2中电压较大的相一致，即当第一电压源V1的电压值大于第二电压源V2的电压值超过门槛电压Vt时，输出电压Vout将为接近第一电压源V1的电压值；当第二电压源V1的电压值大于第一电压源V2的电压值超过门槛电压Vt时，输出电压Vout将为接近第二电压源V1的电压值，且在这种情况下，两个PMOS晶体管Mp1和Mp2中总会有一个完全导通。
其中，两个PMOS晶体管Mp1和Mp2的宽长比W/L应该为：当其中任意一个晶体管导通时，第一电压源V1和第二电压源V2中电压较大者减去该PMOS管的电压降落后能满足输出电压Vout大小的需求。
第一种实施方式的电路虽然能将第一电压源V1和第二电压源V2中的电压较大者输出给输出电压Vout，但这一电路只适用于两个或多个电压源间的电压差大于一个PMOS管的门槛电压Vt，且输出电压Vout输出电流较小的场合。因为图1中，如果第一电压源V1与第二电压源V2的电压差不大于一个PMOS管的门槛电压Vt时，两个PMOS晶体管Mp1和Mp2将没有一个完全导通，当其中的一个关断时，另一PMOS管的体二极管会开通，而由于体二极管导通时的电压降较大，所以，这种情况下的输出电压Vout会比第一电压源V1和第二电压源V2都小。且此时如果输出电压Vout在向其他电路提供大电流时，该电流将完全经由体二极管流动，对PMOS管而言，有引起锁死(Latch-up)的危险。
图2为本发明所揭示的第二种实施方式，该电路包括PMOS管Mp1和Mp2，比较器模块，以及Mp1控制模块及Mp2控制模块。第一PMOS管Mp1和第二PMOS管Mp2的漏极分别与第一电压源V1和第二电压源V2相接，栅极分别与Mp1控制模块及Mp2控制模块相接，而源极与输出电压Vout相接。
比较器模块的两输入端分别接第一电压源V1及第二电压源V2，其输出端与Mp1控制模块及Mp2控制模块相接，PMOS管Mp1和Mp2的宽长比的要求与第一实施例中的相同。Mp1控制模块的电源输入端为第一电压源V1和输出电压Vout，Mp2控制模块的电源输入端为第二电压源V2和输出电压Vout。Mp1控制模块及Mp2控制模块根据比较器模块的输出分别控制第一PMOS管Mp1和第二PMOS管Mp2的开通与关断。
当第一电压源V1的电压大于第二电压源V2的电压，即V1＞V2时，通过比较器模块的比较将电压较大的第一电压源V1选出，并使得Mp1控制模块将第一PMOS管Mp1的栅极电压拉到地，Mp2控制模块将第二PMOS管Mp2的栅极电压拉到最高，从而使得第一PMOS管Mp1完全导通，Mp2完全关断，输出电压Vout为第一电压源V1的电压；
当第一电压源V1的电压小于第二电压源V2的电压，即V1＜V2时，则相反地使Mp2完全导通，Mp1完全关断，输出电压Vout为第二电压源V2的电压；
当第一电压源V1的电压等于第二电压源V2的电压，即V1＝V2时，则通过电路的控制使得Mp1与Mp2两者至少其中之一完全导通。
由此可见，在该第二实施例所揭示的电路中，无论第一电压源V1与第二电压源V2的相对电压的大小无论如何，第一PMOS管Mp1和第二PMOS管Mp2中与较大电压相连者总能完全导通，而无需依靠体二极管的导通来输出电流，也不受输出电压Vout端的输出电流的大小限制，因此，其应用范围更为广泛。
图3是一比较器的电路示例图。其中，晶体管Mp3和Mp4的源极分别连接第一电压源V1与第二电压源V2，当然也可通过电阻网络间接连到V1和V2；漏极分别连到电流源I1和I2；Mp3和Mp4的栅极连在一起后，接在二者之一的漏极，而另一漏极为比较器的输出。
图4所示为图1所示的第一实施例及图2所示的第二实施例的两种电路的性能比较。图中下部分为第一电压源V1和第二电压源V2随时间的变化折线，其分别在2V与5V间变化，图中的上部分为对应第一电压源V1和第二电压源V2的变化而流过体二极管的电流。由图中可以看出，V1和V2在15us和25us时分别相交，流过体二极管的电流及输出电压Vout与输入电压V1和V2的关系比较如下表：
| 图1中的电路 | 图2中的电路 | |
| 流过体二极管的电流 | 很大 | 几乎为零，可以忽略 |
| 输出电压Vout | 某些情况下大大低于输入电压V1和V2 | 基本上等于输入电压V1和V2 |
需要说明的是，图2的电路输出电压Vout基本上等于输入电压V1和V2，只是在很短的时间里(小于1us)输出电压Vout略小于输入电压V1和V2，这是由于非理想开关引起的，在一般电路的应用中并不会造成任何影响，在高端的电路中，可以通过加大开关的速度予以消除。
以上第一实施例及第二实施例所揭示的电路中，都是以电路具有两个电压源为例进行说明的，对于电路有两个以上电压源时，是通过将两个输入电压比较的结果中的较大者再与第三个电压源以同样的方法进行比较，依次类推而得到最大的输入电压并进行输出。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
Claims (8)
1.一种自动获取最大电压源的电路，其特征在于：该电路包括第一晶体管(Mp1)和第二晶体管(Mp2)，比较器模块，第一控制模块(Mp1控制)及第二控制模块(Mp2控制)，以及第一电压源(V1)和第二电压源(V2)；比较器模块的两输入端分别与第一电压源(V1)和第二电压源(V2)相接，输出端与第一控制模块(Mp1控制)及第二控制模块(Mp2控制)相接；第一晶体管(Mp1)和第二晶体管(Mp2)的漏极分别与第一电压源(V1)和第二电压源(V2)相接，其源极与输出电压(Vout)相接，栅极分别与所述第一控制模块(Mp1控制)及第二控制模块(Mp2控制)相连接；比较器模块根据比较出的第一电压源(V1)和第二电压源(V2)的大小，通过第一控制模块(Mp1控制)及第二控制模块(Mp2控制)的控制使得第一晶体管(Mp1)和第二晶体管(Mp2)中的其中之一完全导通，从而将第一电压源(V1)和第二电压源(V2)中电压较大者进行输出。
2.如权利要求1所述的自动获取最大电压源的电路，其特征在于：所述第一控制模块的输入电压分别为第一电压源(V1)和输出电压(Vout)，第二控制模块的输入电压分别为第二电压源(V2)和输出电压(Vout)。
3.如权利要求1至2中任意一项所述的自动获取最大电压源的电路，其特征在于：当第一电压源(V1)的电压大于第二电压源(V2)的电压时，第一晶体管(Mp1)完全导通，第二晶体管(Mp2)完全关断，输出电压(Vout)为第一电压源(V1)的电压。
4.如权利要求1至2中任意一项所述的自动获取最大电压源的电路，其特征在于：当第一电压源(V1)的电压等于第二电压源(V2)的电压时，第一晶体管(Mp1)和第二晶体管(Mp2)中的两者之一完全导通。
5.如权利要求1所述的自动获取最大电压源的电路，其特征在于：所述比较器模块包括第三晶体管(Mp3)和第四晶体管(Mp4)，该第三晶体管(Mp3)和第四晶体管(Mp4)的源极分别与第一电压源(V1)和第二电压源(V2)相接，漏极分别与第一电流源(I1)和第二电流源(I2)相接，两栅极相接到一起后与其中之一漏极相接，另一漏极则为比较器模块的输出。
6.如权利要求1所述的自动获取最大电压源的电路，其特征在于：所述第一晶体管(Mp1)和第二晶体管(Mp2)均为PMOS管。
7.如权利要求6所述的自动获取最大电压源的电路，其特征在于：所述第一晶体管(Mp1)和第二晶体管(Mp2)的宽长比满足当其中任意一个晶体管导通时，第一电压源(V1)和第二电压源(V2)中电压较大者减去该晶体管的电压降后能满足输出电压(Vout)的要求。
8.如权利要求1所述的自动获取最大电压源的电路，其特征在于：所述电路还包括第三电压源，该第三电压源的电压与所述第一电压源及第二电压源中的电压较大者再进行比较后将电压最大的进行输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102171634A CN101728940B (zh) | 2009-12-31 | 2009-12-31 | 自动获取最大电压源的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102171634A CN101728940B (zh) | 2009-12-31 | 2009-12-31 | 自动获取最大电压源的电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728940A CN101728940A (zh) | 2010-06-09 |
| CN101728940B true CN101728940B (zh) | 2012-11-21 |
Family
ID=42449333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102171634A Active CN101728940B (zh) | 2009-12-31 | 2009-12-31 | 自动获取最大电压源的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728940B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104569557A (zh) * | 2014-03-26 | 2015-04-29 | 深圳市依崇微电子科技有限公司 | 轨到轨峰值检测电路及其方法 |
| US10921839B2 (en) * | 2017-08-30 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switchable power supply |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992674A (en) * | 1988-05-24 | 1991-02-12 | Dallas Semiconductor Corporation | Controlled slew peak detector |
| EP0926623A1 (fr) * | 1997-12-23 | 1999-06-30 | EM Microelectronic-Marin SA | Transpondeur actif commutable en transpondeur passif |
| CN1732418A (zh) * | 2003-01-17 | 2006-02-08 | 飞思卡尔半导体公司 | 电源管理系统 |
-
2009
- 2009-12-31 CN CN2009102171634A patent/CN101728940B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992674A (en) * | 1988-05-24 | 1991-02-12 | Dallas Semiconductor Corporation | Controlled slew peak detector |
| EP0926623A1 (fr) * | 1997-12-23 | 1999-06-30 | EM Microelectronic-Marin SA | Transpondeur actif commutable en transpondeur passif |
| CN1732418A (zh) * | 2003-01-17 | 2006-02-08 | 飞思卡尔半导体公司 | 电源管理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728940A (zh) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102043417B (zh) | 低压降稳压器、直流对直流转换器以及低压降稳压方法 | |
| CN105391280B (zh) | 用于生成备用电压的系统和方法 | |
| CN206759147U (zh) | 电源切换电路及电源电路 | |
| CN103856205B (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
| CN102577062B (zh) | 驱动电路、具有驱动电路的半导体器件以及采用驱动电路和半导体器件的开关调节器和电子设备 | |
| CN101515751A (zh) | 电源电路 | |
| CN103872716A (zh) | 一种冗余电源供电系统 | |
| CN103219893A (zh) | 开关电源控制器以及开关电源电路 | |
| CN101728940B (zh) | 自动获取最大电压源的电路 | |
| CN109194126A (zh) | 一种电源切换电路 | |
| CN104682702B (zh) | 一种电源电路及电子产品 | |
| CN202495920U (zh) | 复位电路及具有该电路的机顶盒 | |
| CN207265645U (zh) | 一种驱动负载的短路保护电路 | |
| CN102761257A (zh) | 升压转换器及其控制方法 | |
| CN103269217A (zh) | 输出缓冲器 | |
| CN203193605U (zh) | 用于驱动高压器件的驱动电路 | |
| CN103488226B (zh) | 一种输出电压控制电路 | |
| CN104020809B (zh) | 多电源供电选择电路 | |
| CN209231806U (zh) | 一种应用于高频头供电电源的梯形电流产生电路 | |
| CN208971390U (zh) | 电源切换电路 | |
| CN107017874B (zh) | 半导体装置以及选择电路 | |
| CN102298408A (zh) | 稳压电路 | |
| CN108696113A (zh) | 一种开关电源关机延时线路 | |
| CN104094526B (zh) | 电平转换电路、和带电平转换功能的逻辑电路 | |
| CN206471913U (zh) | 供电系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20100609 Assignee: Hanfeng Science & Technology Development Co., Ltd., Suzhou Assignor: Suzhou Huaxin Microelectronics Co., Ltd. Contract record no.: 2014320010113 Denomination of invention: Circuit capable of automatically acquiring maximum voltage source Granted publication date: 20121121 License type: Exclusive License Record date: 20140618 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model |