CN109522671B - 用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 - Google Patents
用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 Download PDFInfo
- Publication number
- CN109522671B CN109522671B CN201811451258.8A CN201811451258A CN109522671B CN 109522671 B CN109522671 B CN 109522671B CN 201811451258 A CN201811451258 A CN 201811451258A CN 109522671 B CN109522671 B CN 109522671B
- Authority
- CN
- China
- Prior art keywords
- clock
- type
- layout layer
- types
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于纳米量子元胞自动机电路的二维时钟结构及其设计方法,包括时钟信号源、时钟金属线布局层、量子元胞自动机元胞布局层和金属薄片层;时钟信号源输出4路时钟信号,并作为量子元胞自动机电路的外部时钟源;时钟金属线布局层包含四类时钟金属线,量子元胞自动机元胞布局层中包含四类时钟区域,且每类时钟区域的面积为2L×L;金属薄片层覆盖在量子元胞自动机元胞布局层上,并与时钟金属线布局层中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层中四类时钟区域。本发明既能保有当前通用、灵活、高效的最优时钟结构的优点,又能解决时钟金属线交叉问题,从而减少纳米量子自动机电路的制造困难度和复杂度。
Description
技术领域
本发明涉及基于纳米量子元胞自动机电路设计领域,尤其涉及一种用于纳米量子元胞自动机电路的二维时钟结构及其设计方法,即纳米量子元胞自动机电路中时钟布局。
背景技术
传统的集成电路正经历一个从微电子时代到纳米电子时代的转变,随着CMOS器件的特征尺寸缩小到20纳米以内,传统CMOS技术很快将达到其物理极限。由于纳米尺寸引起的问题,通过现有的工艺技术也难以解决。所以在集成电路设计上,缩小功耗,提高集成度,必须要研究新的纳米级新兴器件。作为一种可以替代传统CMOS技术的新兴纳米电子器件,量子元胞自动机(Quantum-dot Cellular Automata,QCA)技术具有尺寸小,集成度高,运行速度快,超低功耗等特点,因此被列为可以替代传统CMOS技术的一种革命性电子器件。
自从量子元胞自动机概念首次提出来,国内外很多学者,在试验和理论研究都有了巨大的进步。电QCA和磁性QCA已经在实验室中成功验证。研究表明,磁QCA可以实现室温下稳定的运行。分子QCA的运行速率可达太赫兹。QCA技术提供了一种革命性的方法来利用器件和器件之间相互作用来进行信息计算和传递,与传统CMOS技术利用电压和电路来表示和处理信息的方法有着本质上的区别。从根本上避免高功耗的可能。
随着量子元胞自动机技术的发展,目前大部分的量子元胞自动机电路的设计无规律时钟结构,对于有规律的时钟结构的研究非常少,当前最优的有规律时钟结构是Campos、Marciano等人提出的一种通用的、灵活的、高效的时钟结构用于纳米量子元胞自动机电路设计中,这种时钟结构无疑是纳米量子元胞自动机电路自动化设计不可缺少部分,遗憾的这种时钟结构中存在时钟金属线有交叉问题,这样增加了纳米量子自动机电路制造困难和复杂度。
发明内容
本发明为克服现有技术存在的不足之处,提供一种用于纳米量子元胞自动机电路的二维时钟结构及其设计方法,以期既能保有当前通用、灵活、高效的最优时钟结构的优点,又能解决时钟金属线交叉问题,从而减少纳米量子自动机电路的制造困难度和复杂度。
本发明为达到上述发明目的,采用如下技术方案:
本发明一种用于量子元胞自动机电路的二维时钟结构的特点是由下至上依次为时钟金属线布局层、量子元胞自动机元胞布局层和金属薄片层;
所述时钟金属线布局层包含四类时钟金属线,分别为第I类时钟金属线、第II类时钟金属线、第III类时钟金属线和第IV类时钟金属线;
所述时钟金属线布局层中的四类时钟金属线是以所述第I类时钟金属线、第III类时钟金属线、第II类时钟金属线、第IV时钟金属线的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
设置一时钟信号源并输出4路时钟信号,分别为第一时钟、第二时钟、第三时钟和第四时钟,并作为所述量子元胞自动机电路的外部时钟源;
所述时钟金属线布局层中所有第I类时钟金属线与所述第一时钟连接、所述时钟金属线布局层中所有第II类时钟金属线与所述第二时钟连接、所述时钟金属线布局层中所有第III类时钟金属线与所述第三时钟连接、所述时钟金属线布局层中所有第IV类时钟金属线与所述第四时钟连接;
所述四类时钟金属线涂有绝缘层,且在所述四类时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体;
所述量子元胞自动机元胞布局层中包含四类时钟区域,分别为第I类时钟区域、第II类时钟区域、第III类时钟区域和第IV类时钟区域;且每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;所述量子元胞自动机元胞布局层中每类时钟区域的中心点和所述时钟金属线布局层层中所有引线的顶点处于一条直线上;
根据所设计的量子元胞自动机电路的版图,在每类时钟区域内设置相应的量子元胞布局,从而形成量子元胞自动机电路;
以所述第I类时钟区域和第III类时钟区域为奇数组,以所述第II类时钟区域和第IV类时钟区域为偶数组,每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;相邻奇数组和偶数组之间是以长为并列边交替排列而成,且所述偶数组的第一个时钟区域与所述奇数组的第一个时钟区域的并列边之间错位距离为L;相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
所述金属薄片层覆盖在所述量子元胞自动机元胞布局层上,并与所述时钟金属线布局层中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层中四类时钟区域。
本发明一种用于纳米量子元胞自动机电路的二维时钟结构的设计方法的特点是按如下步骤进行:
步骤1、设置包含四类时钟金属线的时钟金属线布局层;所四类时钟金属线分别为第I类时钟金属线、第II类时钟金属线、第III类时钟金属线和第IV类时钟金属线;
步骤2、令所述四类时钟金属线是以所述第I类时钟金属线、第III类时钟金属线、第II类时钟金属线、第IV时钟金属线的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
步骤3、设置包含4路时钟信号的时钟信号源,并作为所述量子元胞自动机电路的外部时钟源;所述4路时钟信号分别为第一时钟、第二时钟、第三时钟和第四时钟;
步骤4、将所述时钟金属线布局层中所有第I类时钟金属线与所述第一时钟连接、将所述时钟金属线布局层中所有第II类时钟金属线与所述第二时钟连接、将所述时钟金属线布局层中所有第III类时钟金属线与所述第三时钟连接、将所述时钟金属线布局层中所有第IV类时钟金属线与所述第四时钟连接;
步骤5、在所述四类时钟金属线涂有绝缘层,且在所述四类时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体;
步骤6、将所述时钟金属线布局层层中所有引线的顶点和所述量子元胞自动机元胞布局层中每类时钟区域的中心点处于一条直线上;
步骤7、在所述所述时钟金属线布局层的上层设置包含四类时钟区域的量子元胞自动机元胞布局层;所述四类时钟区域分别为第I类时钟区域、第II类时钟区域、第III类时钟区域和第IV类时钟区域;令每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;
步骤8、令所述量子元胞自动机元胞布局层中每类时钟区域的中心点和所述时钟金属线布局层层中所有引线的顶点处于一条直线上;
步骤9、根据所设计的量子元胞自动机电路的版图,在每类时钟区域内设置相应的量子元胞布局,从而形成量子元胞自动机电路;
步骤10、以所述第I类时钟区域和第III类时钟区域为奇数组,以所述第II类时钟区域和第IV类时钟区域为偶数组,令每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;
步骤11、令相邻奇数组和偶数组之间是以长为并列边交替排列而成,且所述偶数组的第一个时钟区域与所述奇数组的第一个时钟区域的并列边之间错位距离为L;
步骤12、令相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
步骤13、在所述量子元胞自动机元胞布局层上覆盖有金属薄片层;所述金属薄片层与所述时钟金属线布局层中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层中四类时钟区域。
与已有技术相比,本发明的有益效果体现在:
1、本发明用于量子元胞自动机电路的二维时钟方案与现有的时钟方案相比,本发明用于纳米量子元胞自动机电路的二维时钟结构中四类时钟区域是有规则的矩形,且每类时钟区域面积是目前最优时钟方案中单个时钟区域面积的2倍,单个时钟区域较大,大大减少了的量子元胞自动机电路的设计复杂度和制造难度;
3、本发明为量子元胞自动机电路设计提供一种有规律的、通用的,灵活的和可扩展的二维时钟方案,由于在本发明的结构设计中,四类时钟金属线都是有规律、等间距平行排列,从而解决了目前最优时钟结构中时钟金属时钟线层中的时钟金属线交叉问题;
4、本发明用于量子元胞自动机电路的二维时钟方案为新型纳米量子元胞自动机电路自动化设计技术和标准单元库提供基础。
5、本发明用于量子元胞自动机电路设计的实际应用中,本发明用于纳米量子元胞自动机电路的二维时钟结构可以灵活的搭建各种纳米量子元胞自动机电路(包含组合逻辑电路和时序逻辑电路),在纳米量子元胞自动机电路各项评价指标分析中,在量子元胞自动机元胞数量,电路延迟和面积等指标方面,明显优于基于当前最优时钟方案设计的电路。
附图说明
图1是本发明含时钟方案量子元胞自动机示意图;
图2是本发明纳米量子元胞自动机时钟关系图;
图3是本发明时钟金属线布局层示意图;
图4是本发明时钟金属线布局层横截面示意图;
图5是本发明量子元胞自动机元胞布局层示意图;
图6是本发明二维时钟方案时序示意图;
图7是本发明二维时钟方案时序扩展示意图;
图8是本发明时钟金属线和金属薄片产生的场强示意图;
图9a是基于本发明方案的传统型1位全加器量子元胞自动机电路设计应用图;
图9b是基于本发明方案的改进型1位全加器量子元胞自动机电路设计应用图;
图中标号:100时钟信号源;200时钟金属线布局层;201第I类时钟金属线;202第II类时钟金属线;203第III类时钟金属线;204第IV类时钟金属线;300量子元胞自动机元胞布局层;301第I类时钟区域;302第II类时钟区域;303第III类时钟区域;304第IV类时钟区域;400金属薄片。
具体实施方式
本实施例中,一种用于量子元胞自动机电路的二维时钟结构,如图1所示,包括,时钟信号源100、时钟金属线布局层200、量子元胞自动机元胞布局层300和金属薄片层400;
时钟信号源100输出4路时钟信号,分别为第一时钟、第二时钟、第三时钟和第四时钟,并作为所述量子元胞自动机电路的外部时钟源;QCA技术里时钟的作用于传统电路中的时钟有根本上的不同,传统电路中的时钟用于信号的同步作用,而QCA技术中,时钟信号是给QCA电路信号整形恢复和信号同步作用。
如图2所示,4路时钟信号分别对应量子元胞的四个状态,分别为切换、保持、释放和松弛,量子元胞的状态是通过时钟信号来进行控制其状态,其量子元胞的状态依次为切换、保持、释放和松弛顺序变换,且每一路时钟信号也是按照切换、保持、释放和松弛四种状态循环跳变。比如,第一时钟的信号变换状态为切换、保持、释放、松弛、切换、保持……,则第二时钟的信号变换状态为保持、释放、松弛、切换、保持、释放……;第三时钟的信号变换状态为释放、松弛、切换、保持、释放、松弛……;第四时钟的信号变换状态为松弛、切换、保持、释放、松弛、切换……。
时钟金属线布局层200包含四类时钟金属线,分别为第I类时钟金属线201、第II类时钟金属线202、第III类时钟金属线203和第IV类时钟金属线204;
时钟金属线布局层200中的四类时钟金属线是以所述第I类时钟金属线201、第III类时钟金属线203、第II类时钟金属线202、第IV时钟金属线204的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
时钟金属线布局层200中所有第I类时钟金属线201与所述第一时钟连接、所述时钟金属线布局层200中所有第II类时钟金属线202与所述第二时钟连接、所述时钟金属线布局层200中所有第III类时钟金属线203与所述第三时钟连接、所述时钟金属线布局层200中所有第IV类时钟金属线204与所述第四时钟连接;
四类时钟金属线涂有绝缘层,避免时钟金属线之间的干扰,且在时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体,如图3所示。
如图4所示,时钟金属线布局层200中同一组的时钟金属线,第I类时钟金属线201的引线顶点和时钟金属线布局层200中所有第I类时钟金属线203的引线顶点在一条直线上,该条直线的与时钟金属线平行,且第I类时钟金属线201的引线顶点和时钟金属线布局层200中所有第I类时钟金属线203的引线顶点交替排列,且每两个顶点的距离为2L;同理时钟金属线布局层200中同一组的时钟金属线,第II类时钟金属线202的引线顶点和时钟金属线布局层200中所有第IV类时钟金属线204的引线顶点在一条直线上,该条直线的与时钟金属线平行,且第II类时钟金属线202的引线顶点和时钟金属线布局层200中所有第IV类时钟金属线204的引线顶点交替排列,且每两个顶点的距离为2L;
量子元胞自动机量子元胞布局层300中包含四类时钟区域,分别为第I类时钟区域301、第II类时钟区域302、第III类时钟区域303和第IV类时钟区域304;且每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;量子元胞自动机元胞布局层300中每类时钟区域的中心点和时钟金属线布局层200层中所有引线的顶点处于一条直线上。
根据所设计的量子元胞自动机电路的版图,在每类时钟区域内布局相应的量子元胞布局,从而形成量子元胞自动机电路;
以第I类时钟区域301和第III类时钟区域303为奇数组,以第II类时钟区域302和第IV类时钟区域304为偶数组,每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;相邻奇数组和偶数组之间是以长为并列边交替排列而成,且所述偶数组的第一个时钟区域与所述奇数组的第一个时钟区域的并列边之间错位距离为L;相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
如图5所示,量子元胞自动机量子元胞布局层300,第一行的布局是第I类时钟区域301和第III类时钟区域303交替排列,该行是奇数组;第二行的布局是第II类时钟区域302和第IV类时钟区域304在第二行,该行是偶数组;第三行的布局是第III类时钟区域303和第I类时钟区域301交替排列,该行是奇数组;第四行的布局是第IV类时钟区域304和第II类时钟区域302,该行是偶数组;
第一行(奇数组)的第一个时钟区域(第I类时钟区域301或第III类时钟区域303)和第二行(偶数组)的第一个时钟区域(第II类时钟区域302或第IV类时钟区域304)的并列边之间错位为L;
相邻奇数组中,第一行(奇数组)和第三行(奇数组)的第一时钟区域是第I类时钟区域301与第III类时钟区域303交替;相邻偶数组中,第二行(偶数组)和第四行(偶数组)的第一时钟区域是第II类时钟区域302与第IV类时钟区域304交替;
如图6所示,第I类时钟区域和第III类时钟区域在同一行,令该是第一行(奇数组);第II类时钟区域和第IV类时钟区域在同一行,则为第二行(偶数组),第二行与第一行的起始位置移位距离为L;第三行(奇数组)仍然是第I类时钟区域和第III类时钟区域,但是与第一行不同的是第III类时钟区域在前,第I类时钟区域在后;同理第四行(偶数组),仍然是第II类时钟区域和第IV类时钟区域,但是与第二行不同的是第IV类时钟区域在前,第II类时钟区域在后。
这样就可以很容易形成,从上到下、从下到上、从左到右、从右到左的信息传递和交换,以及很容易形成顺时针方向反馈环路和逆时针方向反馈环路。
如图7所示,可以根据量子元胞自动机电路的规模大小,进行简单的扩展即可。
金属薄片层400覆盖在所述量子元胞自动机元胞布局层300上,并与所述时钟金属线布局层200中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层300中四类时钟区域,如图8所示,可知时钟金属线布局层200中含有四类时钟金属线,则与金属薄片层400可以产生四种不同强度的场强,分别将量子元胞自动机量子元胞布局层300分为四类时钟区域,用于实现量子元胞自动机电路的信息传输和交换功能。
如图9a和图9b所示,基于本发明的用于纳米量子元胞自动机电路的二维时钟结构设计组合逻辑电路(1-bit全加器),与以往量子元胞自动机时钟方案设计的1-bit全加器相比较,在电路设计指标上均有了较好的改进,尤其在延迟和电路面积指标方面。
本实施例中,一种用于纳米量子元胞自动机电路的二维时钟结构的设计方法是按如下步骤进行:
步骤1、设置包含四类时钟金属线的时钟金属线布局层200;所四类时钟金属线分别为第I类时钟金属线201、第II类时钟金属线202、第III类时钟金属线203和第IV类时钟金属线204;
步骤2、四类时钟金属线是以第I类时钟金属线201、第III类时钟金属线203、第II类时钟金属线202、第IV时钟金属线204的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
步骤3、设置包含4路时钟信号的时钟信号源100,并作为量子元胞自动机电路的外部时钟源;4路时钟信号分别为第一时钟、第二时钟、第三时钟和第四时钟;
步骤4、将时钟金属线布局层200中所有第I类时钟金属线201与第一时钟连接、将时钟金属线布局层200中所有第II类时钟金属线202与第二时钟连接、将时钟金属线布局层200中所有第III类时钟金属线203与第三时钟连接、将时钟金属线布局层200中所有第IV类时钟金属线204与第四时钟连接;
步骤5、在四类时钟金属线涂有绝缘层,且在四类时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体;
步骤6、将时钟金属线布局层200层中所有引线的顶点和量子元胞自动机元胞布局层300中每类时钟区域的中心点处于一条直线上;
步骤7、在时钟金属线布局层200的上层设置包含四类时钟区域的量子元胞自动机元胞布局层300;四类时钟区域分别为第I类时钟区域301、第II类时钟区域302、第III类时钟区域303和第IV类时钟区域304;令每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;
步骤8、令量子元胞自动机元胞布局层300中每类时钟区域的中心点和时钟金属线布局层200层中所有引线的顶点处于一条直线上;
步骤9、根据所设计的量子元胞自动机电路的版图,在每类时钟区域内设置相应的量子元胞布局,从而形成量子元胞自动机电路;
步骤10、以第I类时钟区域301和第III类时钟区域303为奇数组,以第II类时钟区域302和第IV类时钟区域304为偶数组,令每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;
步骤11、令相邻奇数组和偶数组之间是以长为并列边交替排列而成,且偶数组的第一个时钟区域与奇数组的第一个时钟区域的并列边之间错位距离为L;
步骤12、令相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
步骤13、在量子元胞自动机元胞布局层300上覆盖有金属薄片层400;金属薄片层400与时钟金属线布局层200中的四类时钟金属线产生不同强度的场强,从而控制量子元胞自动机元胞布局层300中四类时钟区域。
本发明主要应用量子元胞自动机电路设计和电路制造,在量子元胞自动机电路设计提供一种可行的二维时钟结构,在量子元胞自动机电路设计自动化技术和制造技术过程中,提供必要的理论依据。
Claims (2)
1.一种用于量子元胞自动机电路的二维时钟结构,其特征是由下至上依次为时钟金属线布局层(200)、量子元胞自动机元胞布局层(300)和金属薄片层(400);
所述时钟金属线布局层(200)包含四类时钟金属线,分别为第I类时钟金属线(201)、第II类时钟金属线(202)、第III类时钟金属线(203)和第IV类时钟金属线(204);
所述时钟金属线布局层(200)中的四类时钟金属线是以所述第I类时钟金属线(201)、第III类时钟金属线(203)、第II类时钟金属线(202)、第IV时钟金属线(204)的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
设置一时钟信号源(100)并输出4路时钟信号,分别为第一时钟、第二时钟、第三时钟和第四时钟,并作为所述量子元胞自动机电路的外部时钟源;
所述时钟金属线布局层(200)中所有第I类时钟金属线(201)与所述第一时钟连接、所述时钟金属线布局层(200)中所有第II类时钟金属线(202)与所述第二时钟连接、所述时钟金属线布局层(200)中所有第III类时钟金属线(203)与所述第三时钟连接、所述时钟金属线布局层(200)中所有第IV类时钟金属线(204)与所述第四时钟连接;
所述四类时钟金属线涂有绝缘层,且在所述四类时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体;
所述量子元胞自动机元胞布局层(300)中包含四类时钟区域,分别为第I类时钟区域(301)、第II类时钟区域(302)、第III类时钟区域(303)和第IV类时钟区域(304);且每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;所述量子元胞自动机元胞布局层(300)中每类时钟区域的中心点和所述时钟金属线布局层(200)层中所有引线的顶点处于一条直线上;
根据所设计的量子元胞自动机电路的版图,在每类时钟区域内设置相应的量子元胞布局,从而形成量子元胞自动机电路;
以所述第I类时钟区域(301)和第III类时钟区域(303)为奇数组,以所述第II类时钟区域(302)和第IV类时钟区域(304)为偶数组,每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;相邻奇数组和偶数组之间是以长为并列边交替排列而成,且所述偶数组的第一个时钟区域与所述奇数组的第一个时钟区域的并列边之间错位距离为L;相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
所述金属薄片层(400)覆盖在所述量子元胞自动机元胞布局层(300)上,并与所述时钟金属线布局层(200)中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层(300)中四类时钟区域。
2.一种用于纳米量子元胞自动机电路的二维时钟结构的设计方法,其特征是按如下步骤进行:
步骤1、设置包含四类时钟金属线的时钟金属线布局层(200);所四类时钟金属线分别为第I类时钟金属线(201)、第II类时钟金属线(202)、第III类时钟金属线(203)和第IV类时钟金属线(204);
步骤2、令所述四类时钟金属线是以所述第I类时钟金属线(201)、第III类时钟金属线(203)、第II类时钟金属线(202)、第IV时钟金属线(204)的顺序为一组并列设置,且每一组中的四类时钟金属线为等距离平行排列;
步骤3、设置包含4路时钟信号的时钟信号源(100),并作为所述量子元胞自动机电路的外部时钟源;所述4路时钟信号分别为第一时钟、第二时钟、第三时钟和第四时钟;
步骤4、将所述时钟金属线布局层(200)中所有第I类时钟金属线(201)与所述第一时钟连接、将所述时钟金属线布局层(200)中所有第II类时钟金属线(202)与所述第二时钟连接、将所述时钟金属线布局层(200)中所有第III类时钟金属线(203)与所述第三时钟连接、将所述时钟金属线布局层(200)中所有第IV类时钟金属线(204)与所述第四时钟连接;
步骤5、在所述四类时钟金属线涂有绝缘层,且在所述四类时钟金属线上,每间隔4L的距离引出一根引线,且引线的顶点为导电体;
步骤6、将所述时钟金属线布局层(200)层中所有引线的顶点和所述量子元胞自动机元胞布局层(300)中每类时钟区域的中心点处于一条直线上;
步骤7、在所述所述时钟金属线布局层(200)的上层设置包含四类时钟区域的量子元胞自动机元胞布局层(300);所述四类时钟区域分别为第I类时钟区域(301)、第II类时钟区域(302)、第III类时钟区域(303)和第IV类时钟区域(304);令每类时钟区域的面积为2L×L;其中,2L为每类时钟区域的长,L为每类时钟区域的宽;
步骤8、令所述量子元胞自动机元胞布局层(300)中每类时钟区域的中心点和所述时钟金属线布局层(200)层中所有引线的顶点处于一条直线上;
步骤9、根据所设计的量子元胞自动机电路的版图,在每类时钟区域内设置相应的量子元胞布局,从而形成量子元胞自动机电路;
步骤10、以所述第I类时钟区域(301)和第III类时钟区域(303)为奇数组,以所述第II类时钟区域(302)和第IV类时钟区域(304)为偶数组,令每一个奇数组或偶数组内的两类时钟区域均是以宽为并列边交替排列而成;
步骤11、令相邻奇数组和偶数组之间是以长为并列边交替排列而成,且所述偶数组的第一个时钟区域与所述奇数组的第一个时钟区域的并列边之间错位距离为L;
步骤12、令相邻奇数组之间和相邻偶数组之间的第一个时钟区域为交替排列;
步骤13、在所述量子元胞自动机元胞布局层(300)上覆盖有金属薄片层(400);所述金属薄片层(400)与所述时钟金属线布局层(200)中的四类时钟金属线产生不同强度的场强,从而控制所述量子元胞自动机元胞布局层(300)中四类时钟区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811451258.8A CN109522671B (zh) | 2018-11-30 | 2018-11-30 | 用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811451258.8A CN109522671B (zh) | 2018-11-30 | 2018-11-30 | 用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109522671A CN109522671A (zh) | 2019-03-26 |
CN109522671B true CN109522671B (zh) | 2022-09-20 |
Family
ID=65794718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811451258.8A Active CN109522671B (zh) | 2018-11-30 | 2018-11-30 | 用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109522671B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110287628B (zh) * | 2019-07-01 | 2023-03-24 | 合肥工业大学 | 一种纳米量子元胞自动机电路的仿真方法 |
CN112036109B (zh) * | 2020-08-31 | 2024-04-16 | 合肥工业大学 | 一种基于量子元胞自动机线延迟的比特位重排电路及方法 |
CN115374947B (zh) * | 2022-10-25 | 2022-12-20 | 上海芯联芯智能科技有限公司 | 量子点胞自动机电路与其运作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866464A (zh) * | 2005-05-16 | 2006-11-22 | 中国科学院半导体研究所 | 镜像电荷效应量子元胞自动机的制作方法 |
US7880496B1 (en) * | 2009-02-09 | 2011-02-01 | University Of South Florida | Conservative logic gate for design of quantum dot cellular automata circuits |
CN104407835A (zh) * | 2014-10-11 | 2015-03-11 | 南京航空航天大学 | 三维量子元胞自动机加法器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009506588A (ja) * | 2005-06-07 | 2009-02-12 | ザ ルーテル ユニバーシティ アソシエイション、インコーポレイテッド | 量子ドットセルオートマトン方法及び素子 |
-
2018
- 2018-11-30 CN CN201811451258.8A patent/CN109522671B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866464A (zh) * | 2005-05-16 | 2006-11-22 | 中国科学院半导体研究所 | 镜像电荷效应量子元胞自动机的制作方法 |
US7880496B1 (en) * | 2009-02-09 | 2011-02-01 | University Of South Florida | Conservative logic gate for design of quantum dot cellular automata circuits |
CN104407835A (zh) * | 2014-10-11 | 2015-03-11 | 南京航空航天大学 | 三维量子元胞自动机加法器 |
Non-Patent Citations (2)
Title |
---|
量子元胞自动机器件和电路的研究进展;杨晓阔等;《微纳电子技术》;20111215(第12期);全文 * |
量子元胞自动机干支型交叉线及应用;张明亮等;《微纳电子技术》;20130915(第09期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109522671A (zh) | 2019-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109522671B (zh) | 用于纳米量子元胞自动机电路的二维时钟结构及其设计方法 | |
Lieber | The incredible shrinking circuit | |
KR101856437B1 (ko) | 초전도 회로 물리적 레이아웃 시스템 및 방법 | |
US7335603B2 (en) | System and method for fabricating logic devices comprising carbon nanotube transistors | |
US9461649B2 (en) | Programmable logic circuit architecture using resistive memory elements | |
CN107851645A (zh) | 包括多个量子处理元件的先进处理装置 | |
US10014348B2 (en) | Artificial neuron semiconductor element having three-dimensional structure and artificial neuron semiconductor system using same | |
Kavitha et al. | Quantum dot cellular automata (QCA) design for the realization of basic logic gates | |
US20140043060A1 (en) | Controllable polarity fet based arithmetic and differential logic | |
WO2001057917A2 (en) | System and method for fabricating logic devices comprising carbon nanotube transistors | |
CN103928458B (zh) | 金属可编程集成电路 | |
Pal et al. | An efficient, scalable, regular clocking scheme based on quantum dot cellular automata | |
CN114424346A (zh) | 具有用于更长距离的单电子移动的带装置的构件 | |
Devadoss et al. | Coplanar QCA crossovers | |
US20090108873A1 (en) | Quantum-dot cellular automata methods and devices | |
Wang et al. | Nanoarchitectonics for heterogeneous integrated nanosystems | |
CN104407835A (zh) | 三维量子元胞自动机加法器 | |
CN208013919U (zh) | 一种电容白板触控膜结构 | |
CN103631560B (zh) | 基于可逆逻辑的4位阵列乘法器 | |
TWI732576B (zh) | 微型機器人裝置及微晶粒排列系統 | |
CN115115054A (zh) | 一种电路结构、量子芯片以及量子计算机 | |
JP2007287933A (ja) | 量子ビット可変結合方法、それを適用した量子演算回路及び可変結合器、並びに量子計算機 | |
Sharma | Quantum-dot cellular automata (QCA) nanotechnology for next-generation systems | |
CN111326388B (zh) | 一种用于基片支撑的加热装置以及等离子体处理器 | |
Huang et al. | A new design for XOR gate-based reversible double Feynman gate in nano-scale quantum-dots |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |