CN109522259B - 基于空间应用的在轨刷新重注成像系统 - Google Patents

基于空间应用的在轨刷新重注成像系统 Download PDF

Info

Publication number
CN109522259B
CN109522259B CN201811338281.6A CN201811338281A CN109522259B CN 109522259 B CN109522259 B CN 109522259B CN 201811338281 A CN201811338281 A CN 201811338281A CN 109522259 B CN109522259 B CN 109522259B
Authority
CN
China
Prior art keywords
signal
refreshing
refresh
chip
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811338281.6A
Other languages
English (en)
Other versions
CN109522259A (zh
Inventor
余达
刘金国
徐东
周磊
王国良
张艳鹏
赵莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201811338281.6A priority Critical patent/CN109522259B/zh
Publication of CN109522259A publication Critical patent/CN109522259A/zh
Application granted granted Critical
Publication of CN109522259B publication Critical patent/CN109522259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

基于空间应用的在轨刷新重注成像系统，涉及一种在轨刷新重注成像系统，解决现有FPGA内部的逻辑单元在空间粒子的轰击下易出现逻辑翻转问题，本发明基于刷新芯片的在轨刷新重注成像系统，具备三种工作模式：FPGA直接从PROM加载，刷新芯片不工作；刷新芯片工作，FPGA间接加载PROM内存储的程序；刷新芯片工作，FPGA加载Flash内已经更新了成像。刷新芯片的串口由受刷新芯片控制的FPGA来进行控制；对于具备主备份的控制系统，采用外部的组合逻辑电路产生配置加载过程的控制信号，并对刷新芯片的管脚进行硬件配置。本发明通过刷新使能功能，在刷新芯片出现故障时可断开刷新电路，保证FPGA稳定可靠的工作。

Description

基于空间应用的在轨刷新重注成像系统
技术领域
本发明涉及一种在轨刷新重注成像系统，具体涉及长时间工作的在轨刷新重注成像系统。
背景技术
SRAM型FPGA因其具有开发成本低、周期短以及可系统重构等优点而得到了广泛应用，但这种FPGA对于粒子入射所引发的单粒子翻转效应非常敏感。单粒子翻转可能导致FPGA内部的逻辑功能发生改变或者用户数据发生错误。现今的技术飞速发展，随着卫星有效载荷寿命的增加，采用在轨重注技术可实行对卫星载荷软件的升级换代，满足用户不断变化的需求。为实现航天应用的高可靠性，需要具备多种刷新重注工作模式。
发明内容
本发明为解决现有FPGA内部的逻辑单元在空间粒子的轰击下易出现逻辑翻转问题，提供一种基于空间应用的在轨刷新重注成像系统。
基于空间应用的在轨刷新重注成像系统，包括刷新重注成像单元和主控器，所述刷新重注成像单元包括刷新芯片、FPGA、Flash、PROM组和总线驱动器；所述Flash与刷新芯片连接，所述刷新芯片控制Flash接收待更新的配置数据；
PROM与FPGA、PROM与刷新芯片以及FPGA与刷新芯片之间均采用总线驱动器连接，用于实现通路的切换；
主控器通过逻辑控制信号和串口对刷新配置过程进行控制，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入与刷新芯片连接的Flash中；
所述成像系统具有三种成像工作模式：
一、刷新功能禁止模式：
主控器发出的控制信号使刷新使能处于无效的低电平；FPGA为主select map工作模式，直接从PROM加载数据，刷新芯片的供电处于禁止状态；
主控器对刷新重注成像单元的控制：主控器内部包含主份和备份两部分，主份和备份完全相同，在任意时间里仅主份或者备份工作。
当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，刷新使能信号shuaxin_enZ为低电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；
当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，刷新使能信号shuaxin_enB为低电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平；
在刷新功能禁止模式下，当刷新重注成像单元还未加电，则主控器在控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像单元已加电，主控器在控制信号处于稳定的电平后，先对刷新重注成像单元断电，再对刷新重注成像单元加电。
二、在轨刷新模式：
刷新芯片的供电输出使能，主控器发出的控制信号刷新使能处于有效的高电平，重注使能处于无效的低电平；
FPGA为从select map工作模式，加载过程受刷新芯片控制，FPGA控制刷新芯片串口，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平默认从PROM加载；
主控器对刷新重注成像单元的控制：当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，主刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；
当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平；
在轨刷新模式下，当刷新重注成像单元还未加电，则主控器在上述的控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像系统已加电，主控器在上述的控制信号除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后，对刷新芯片发出复位的高电平脉冲；
三、FPGA软件重注模式；
在轨刷新模式：刷新芯片的供电输出使能，主控器发出的控制信号刷新使能处于有效的高电平，重注使能处于无效的低电平；
FPGA为从select map工作模式，加载过程受刷新芯片控制，FPGA控制刷新芯片串口，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平从修改了程序的Flash加载；
主控器对刷新重注成像单元的控制：
当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，主刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为高电平；
当主控的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为高电平；在FPGA软件重注模式下，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入Flash中；在待更新的配置数据完全写入Flash后，主控器在发出的控制信号中除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后，对刷新芯片发出复位的高电平脉冲。
本发明的有益效果：
1、本发明通过动态刷新可解决FPGA内部的逻辑单元在空间粒子的轰击下易出现逻辑翻转问题；
2、本发明通过重注可更新FPGA内的配置数据，实现功能的升级与更新；
3、本发明通过刷新使能功能，在刷新芯片出现故障时可断开刷新电路，保证FPGA稳定可靠的工作。
附图说明
图1为本发明所述的基于空间应用的在轨刷新重注成像系统的原理框图；
图2为本发明所述的基于空间应用的在轨刷新重注成像系统中刷新重注控制逻辑流程图；
图3为本发明所述的基于空间应用的在轨刷新重注成像系统中配置数据控制流程图
图4为本发明所述的基于空间应用的在轨刷新重注成像系统中cclk时钟控制流程图；
图5为本发明所述的基于空间应用的在轨刷新重注成像系统中done信号控制流程图；
图6为本发明所述的基于空间应用的在轨刷新重注成像系统中init信号控制流程图。
具体实施方式
具体实施方式一、结合图1至图6说明本实施方式，基于空间应用的在轨刷新重注成像系统，包含刷新成像单元和主控，刷新成像单位包含刷新芯片、FPGA、Flash、PROM组、总线驱动器和主控器。
Flash直接与刷新芯片相连，受刷新芯片控制，用于接收待更新的配置数据。PROM与FPGA之间、PROM与刷新芯片之间、FPGA与刷新芯片之间采用总线驱动器实现通路的切换。
主控器通过逻辑控制信号和串口对刷新配置过程进行控制，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入与刷新芯片相连的Flash中。
所述刷新重注成像系统具有三种成像工作模式：
(1)刷新功能禁止模式：主控器发出的控制信号使刷新使能处于无效的低电平(刷新使能信号OE＝0，刷新使能禁止信号OE_INV＝1，复位信号reset＝0，重注使能信号chongzhu＝0)；FPGA为主select map工作模式，直接从PROM加载数据，刷新芯片的供电处于禁止状态；
主控器对刷新重注成像单元的控制：当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，刷新使能信号shuaxin_enZ为低电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，刷新使能信号shuaxin_enB为低电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平。要实现此种工作模式，当刷新重注成像单元还未加电，则主控器在上述的控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像单元已经加电，主控器在上述的控制信号处于稳定的电平后，先对刷新重注成像单元断电，再对刷新重注成像单元加电。
(2)在轨刷新模式：刷新芯片的供电输出使能，主控器发出的控制信号刷新使能处于有效的高电平，重注使能处于无效的低电平(刷新使能信号OE＝1，刷新使能禁止信号OE_INV＝0，复位信号reset＝0，重注使能信号chongzhu＝0)；FPGA为从select map工作模式，加载过程受刷新芯片控制，刷新芯片的串口是受FPGA控制，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平为默认从PROM加载。
主控器对刷新重注成像单元的控制：当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平。要实现此种工作模式，当刷新重注成像单元还未加电，则主控器在上述的控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像系统已经加电，主控器在上述的控制信号除reset_Z和备复位信号reset_B外处于稳定的电平后，对刷新芯片发出复位的高电平脉冲；所述主控器的主份工作时，主复位信号reset_Z出现高电平脉冲；主控器的备份工作时，备复位信号reset_B出现高电平脉冲。
(3)FPGA软件重注，在轨刷新模式：刷新芯片的供电输出使能，主控器发出的控制信号刷新使能处于有效的高电平，重注使能处于无效的低电平(刷新使能信号OE＝1，刷新使能禁止信号OE_INV＝0，复位信号reset＝0，重注使能信号chongzhu＝1)；FPGA为从select map工作模式，加载过程受刷新芯片控制，刷新芯片的串口是受FPGA控制，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平为从修改了程序的Flash加载。
主控器对刷新重注成像单元的控制：当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为高电平；当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为高电平。要实现此种工作模式，首先需要在轨刷新模式(刷新芯片的供电输出使能)下，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入与刷新芯片相连的Flash中；在待更新的配置数据完全写入Flash后，主控器在上述的控制信号除主复位信号reset_Z和备复位信号reset_B外处于稳定的电平后，对刷新芯片发出复位的高电平脉冲；所述主控器的主份工作时，主复位信号reset_Z出现高电平脉冲；主控器的备份工作时，备复位信号reset_B出现高电平脉冲。
结合图2说明本实施方式，刷新重注成像系统具体工作模式的切换采用FPGA外部的逻辑电路与门、或门和非门来接收主控器发出的各信号，并产生相关的控制信号(刷新使能信号OE、刷新使能禁止信号OE_INV、复位信号reset和重注使能信号chongzhu)。
Figure BDA0001861801230000061
Figure BDA0001861801230000062
Figure BDA0001861801230000063
Figure BDA0001861801230000064
本实施方式中，在硬件连接关系上，存储更新配置数据的Flash直接与刷新芯片相连，而PROM与FPGA之间、PROM与刷新芯片之间、FPGA与刷新芯片之间均采用总线驱动器实现通路的切换，并使用串联电阻进行总线驱动器输出端口的保护。
结合图3，在刷新使能信号OE低电平，刷新使能禁止信号OE_INV为高电平时，配置数据Prom data从PROM组经总线驱动器1和串联电阻1送入到FPGA；当刷新使能信号OE高电平，刷新使能禁止信号OE_INV为低电平时，配置数据Prom data从PROM组经总线驱动器2送入刷新芯片，所述刷新芯片输出的配置数据Sx_FPGA_data经总线驱动器3和串联电阻2送入FPGA。
结合图4，在刷新使能信号OE低电平，刷新使能禁止信号OE_INV为高电平时，cclk时钟Prom_cclk从FPGA经总线驱动器1和串联电阻1送入到PROM组；当刷新使能信号OE高电平，刷新使能禁止信号OE_INV为低电平时，cclk时钟Prom_cclk从刷新芯片经总线驱动器2和串联电阻2送入PROM组，刷新芯片输出的cclk时钟FPGA_cclk经总线驱动器3和串联电阻3送入FPGA。
结合图5，在刷新使能信号OE低电平，刷新使能禁止信号OE_INV为高电平时，done信号PROM_DONE从FPGA经总线驱动器1和串联电阻1送入到PROM组；当刷新使能信号OE高电平，刷新使能禁止信号OE_INV为低电平时，done信号PROM_DONE从刷新芯片经总线驱动器2和串联电阻2送入PROM组，FPGA输出的done信号FPGA_DONE经总线驱动器3送入刷新芯片。
结合图6，在刷新使能信号OE低电平，刷新使能禁止信号OE_INV为高电平时，init信号PROM_INIT_B从FPGA经总线驱动器1和串联电阻1送入到PROM组；当刷新使能信号OE高电平刷，新使能禁止信号OE_INV为低电平时，init信号PROM_INIT_B从刷新芯片经总线驱动器2和串联电阻2送入PROM组，FPGA输出的init信号FPGA_INIT_B经总线驱动器3送入刷新芯片。
本实施方式中，刷新芯片采用上海复旦微电子公司的JFMRS01RH；FPGA选用采用Xilinx公司的FPGA xq5vfx100t；Flash采用上海复旦微电子公司的JFM29LV641RH；PROM采用4片Xilinx公司的XQ17V16；总线驱动器采用ST公司54AC164245；主控器为基于tms320c6701。

Claims (5)

1.基于空间应用的在轨刷新重注成像系统，包括刷新重注成像单元和主控器，其特征是：所述刷新重注成像单元包括刷新芯片、FPGA、Flash、PROM组和总线驱动器；
所述Flash与刷新芯片连接，所述刷新芯片控制Flash接收待更新的配置数据；
PROM与FPGA、PROM与刷新芯片以及FPGA与刷新芯片之间均采用总线驱动器连接，用于实现通路的切换；
主控器通过逻辑控制信号和串口对刷新配置过程进行控制，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入与刷新芯片连接的Flash中；
所述成像系统具有三种成像工作模式：
一、刷新功能禁止模式：
主控器发出的控制信号使刷新使能处于无效的低电平；FPGA为主select map工作模式，直接从PROM加载数据，刷新芯片的供电处于禁止状态；
主控器对刷新重注成像单元的控制：主控器内部包含主份和备份两部分，主份和备份完全相同，在任意时间里仅主份或者备份工作；
当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，主刷新使能信号shuaxin_enZ为低电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；
当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为低电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平；
在刷新功能禁止模式下，当刷新重注成像单元还未加电，则主控器在控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像单元已加电，主控器在控制信号处于稳定的电平后，先对刷新重注成像单元断电，再对刷新重注成像单元加电；
二、在轨刷新模式：
刷新芯片的供电输出使能，主控器发出的控制信号使刷新使能处于有效的高电平，重注使能处于无效的低电平；
FPGA为从select map工作模式，加载过程受刷新芯片控制，FPGA控制刷新芯片串口，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平默认从PROM加载；
主控器对刷新重注成像单元的控制：当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，主刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为低电平；
当主控器的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为低电平；
在轨刷新模式下，当刷新重注成像单元还未加电，则主控器在上述的控制信号处于稳定的电平后，主控器对刷新重注成像单元开始加电；若主控器对刷新重注成像系统已加电，主控器在上述的控制信号除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后，对刷新芯片发出复位的高电平脉冲；
三、FPGA软件重注模式；
在轨刷新模式：刷新芯片的供电输出使能，主控器发出的控制信号使刷新使能处于有效的高电平，重注使能处于无效的低电平；
FPGA为从select map工作模式，加载过程受刷新芯片控制，FPGA控制刷新芯片串口，通过外部复位，刷新芯片的加载配置信号取决于外部的管脚电平信息，刷新芯片的管脚电平从修改了程序的Flash加载；
主控器对刷新重注成像单元的控制：
当主控器的主份工作时，主标识信号LABEL_Z为高电平，备标识信号LABEL_B为低电平，主刷新使能信号shuaxin_enZ为高电平，主复位信号reset_Z为低电平，主重注使能信号chongzhu_Z为高电平；
当主控的备份工作时，主标识信号LABEL_Z为低电平，备标识信号LABEL_B为高电平，备刷新使能信号shuaxin_enB为高电平，备复位信号reset_B为低电平，备重注使能信号chongzhu_B为高电平；在FPGA软件重注模式下，主控器通过串口向FPGA发送待更新的配置数据，FPGA再将接收到的配置数据通过刷新芯片的串口写入Flash中；在待更新的配置数据完全写入Flash后，主控器在发出的控制信号中除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后，对刷新芯片发出复位的高电平脉冲。
2.根据权利要求1所述的基于空间应用的在轨刷新重注成像系统，其特征在于：在轨刷新模式下，所述主控器的主份工作时，主复位信号reset_Z出现高电平脉冲；主控器的备份工作时，备复位信号reset_B出现高电平脉冲；
FPGA软件重注模式下，所述主控器的主份工作时，主复位信号reset_Z出现高电平脉冲；主控的备份工作时，备复位信号reset_B出现高电平脉冲。
3.根据权利要求1所述的基于空间应用的在轨刷新重注成像系统，其特征在于：所述刷新重注成像系统的工作模式切换采用FPGA外部的逻辑电路接收主控器发出的各种信号，并产生相关的控制信号；所述控制信号分别为：刷新使能信号OE、刷新使能禁止信号OE_INV、复位信号reset和重注使能信号chongzhu；具体逻辑实现形式为：
Figure FDA0003011376900000031
Figure FDA0003011376900000032
Figure FDA0003011376900000033
Figure FDA0003011376900000034
4.根据权利要求3所述的基于空间应用的在轨刷新重注成像系统，其特征在于：在所述总线驱动器的输出端口采用串联电阻进行总线驱动器输出端口的保护。
5.根据权利要求4所述的基于空间应用的在轨刷新重注成像系统，其特征在于：在刷新使能信号OE为低电平，刷新使能禁止信号OE_INV为高电平时，配置数据从PROM组经第一总线驱动器和第一串联电阻送入到FPGA；当刷新使能信号OE为高电平，刷新使能禁止信号OE_INV为低电平时，配置数据从PROM组经第二总线驱动器送入刷新芯片，所述刷新芯片输出的配置数据经第三总线驱动器和第二串联电阻送入FPGA；
在刷新使能信号OE为低电平，刷新使能禁止信号OE_INV为高电平时，cclk时钟信号从FPGA经第一总线驱动器和第一串联电阻送入到PROM组；当刷新使能信号OE为高电平，刷新使能禁止信号OE_INV为低电平时，cclk时钟从刷新芯片经第二总线驱动器和第二串联电阻送入PROM组，刷新芯片输出的cclk时钟经第三总线驱动器和第三串联电阻送入FPGA；
在刷新使能信号OE为低电平，刷新使能禁止信号OE_INV为高电平时，done信号从FPGA经第一总线驱动器和第一串联电阻送入到PROM组；当刷新使能信号OE为高电平，刷新使能禁止信号OE_INV为低电平时，done信号从刷新芯片经第二总线驱动器和第二串联电阻送入PROM组，FPGA输出的done信号经第三总线驱动器送入刷新芯片；
在刷新使能信号OE为低电平，刷新使能禁止信号OE_INV为高电平时，init信号从FPGA经第一总线驱动器和第一串联电阻送入到PROM组；当刷新使能信号OE为高电平，刷新使能禁止信号OE_INV为低电平时，init信号从刷新芯片经第二总线驱动器和第二串联电阻送入PROM组，FPGA输出的init信号经第三总线驱动器送入刷新芯片。
CN201811338281.6A 2018-11-12 2018-11-12 基于空间应用的在轨刷新重注成像系统 Active CN109522259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811338281.6A CN109522259B (zh) 2018-11-12 2018-11-12 基于空间应用的在轨刷新重注成像系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811338281.6A CN109522259B (zh) 2018-11-12 2018-11-12 基于空间应用的在轨刷新重注成像系统

Publications (2)

Publication Number Publication Date
CN109522259A CN109522259A (zh) 2019-03-26
CN109522259B true CN109522259B (zh) 2021-05-28

Family

ID=65773546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811338281.6A Active CN109522259B (zh) 2018-11-12 2018-11-12 基于空间应用的在轨刷新重注成像系统

Country Status (1)

Country Link
CN (1) CN109522259B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111491161B (zh) * 2020-04-27 2021-03-16 中国科学院长春光学精密机械与物理研究所 一种成像系统的调试方法
CN111611201B (zh) * 2020-06-24 2022-04-19 中国人民解放军国防科技大学 一种刷新自适应的连续高可靠在轨fpga重构系统与方法
CN112732334A (zh) * 2021-01-12 2021-04-30 中国科学院微小卫星创新研究院 一种高连续性导航卫星软件重构方法
CN113867210B (zh) * 2021-09-29 2024-04-05 中国科学院长春光学精密机械与物理研究所 多路星载嵌入式系统软件在轨重构控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036059B1 (en) * 2001-02-14 2006-04-25 Xilinx, Inc. Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays
US7263631B2 (en) * 2004-08-13 2007-08-28 Seakr Engineering, Incorporated Soft error detection and recovery
CN104484214A (zh) * 2014-12-30 2015-04-01 华中科技大学 一种sram型fpga的配置、刷新与程序上注一体化系统
CN106154909A (zh) * 2016-06-24 2016-11-23 中国电子科技集团公司第三十八研究所 一种实时刷新装置及其方法、具有该实时刷新装置的系统
CN107678913A (zh) * 2017-09-13 2018-02-09 湖南斯北图科技有限公司 一种多功能可配置的抗单粒子辐射系统及方法
CN107957972A (zh) * 2017-10-30 2018-04-24 西安空间无线电技术研究所 一种基于fpga的在轨重构系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036059B1 (en) * 2001-02-14 2006-04-25 Xilinx, Inc. Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays
US7263631B2 (en) * 2004-08-13 2007-08-28 Seakr Engineering, Incorporated Soft error detection and recovery
CN104484214A (zh) * 2014-12-30 2015-04-01 华中科技大学 一种sram型fpga的配置、刷新与程序上注一体化系统
CN106154909A (zh) * 2016-06-24 2016-11-23 中国电子科技集团公司第三十八研究所 一种实时刷新装置及其方法、具有该实时刷新装置的系统
CN107678913A (zh) * 2017-09-13 2018-02-09 湖南斯北图科技有限公司 一种多功能可配置的抗单粒子辐射系统及方法
CN107957972A (zh) * 2017-10-30 2018-04-24 西安空间无线电技术研究所 一种基于fpga的在轨重构系统及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Scrubbing-based SEU Mitigation Approach for Systems-on-Programmable-Chips";Aitzan Sari等;《IEEE》;20111214;第1-8页 *
"一种适用于空间信息处理平台的抗单粒子翻转技术研究";王苏灵等;《通信技术》;20180510;第1228-1231页 *
"面向星载一体化综合电子系统的固态存储技术研究";许志宏;《中国博士学位论文全文数据库 工程科技Ⅱ辑》;20170915;第1-132页 *

Also Published As

Publication number Publication date
CN109522259A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109522259B (zh) 基于空间应用的在轨刷新重注成像系统
US5860125A (en) Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US9037890B2 (en) Ultra-deep power-down mode for memory devices
US7589564B2 (en) Method of maintaining input and/or output configuration and data states during and when coming out of a low power mode
US20060020765A1 (en) Configuration of components for a transition from a low-power operating mode to a normal-power operating mode
JP5932935B2 (ja) ディスプレイパネルをディスプレイ送信エンジンに接続する物理層インターフェースについての電力管理
KR101716965B1 (ko) 비트 라인 컨트롤 기능을 갖는 메모리
US10666419B2 (en) Semiconductor circuit and semiconductor system
US11239830B2 (en) Master-slave D flip-flop
EP3705979B1 (en) Ssd restart based on off-time tracker
US9142280B1 (en) Circuit for configuring external memory
CN104051002B (zh) 抗单粒子翻转的sram型fpga刷新电路及刷新方法
JP2014222425A (ja) 半導体集積回路、半導体集積回路の製造方法、コンピュータシステム及び半導体集積回路の制御方法
JP2015069520A (ja) データ処理装置、マイクロコントローラ、及び半導体装置
JP5591621B2 (ja) 半導体装置及びその制御方法
US20180197600A1 (en) Semiconductor device
US9013218B2 (en) Dual-port negative level sensitive reset data retention latch
US9018976B2 (en) Dual-port positive level sensitive reset preset data retention latch
KR20230021242A (ko) 저전력 리텐션 플립 플롭
US20140149767A1 (en) Memory controller and operating method of memory controller
US9270257B2 (en) Dual-port positive level sensitive reset data retention latch
US9007091B2 (en) Dual-port positive level sensitive preset data retention latch
US9311007B2 (en) Configuring registers into low power conditions
US9520862B2 (en) Dual-port negative level sensitive reset preset data retention latch
US9088271B2 (en) Dual-port positive level sensitive data retention latch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant