CN109494186A - 利于填充的重新布线通孔锥形形貌的制作方法 - Google Patents

利于填充的重新布线通孔锥形形貌的制作方法 Download PDF

Info

Publication number
CN109494186A
CN109494186A CN201811396503.XA CN201811396503A CN109494186A CN 109494186 A CN109494186 A CN 109494186A CN 201811396503 A CN201811396503 A CN 201811396503A CN 109494186 A CN109494186 A CN 109494186A
Authority
CN
China
Prior art keywords
etching
layer
antireflection material
etching stopping
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811396503.XA
Other languages
English (en)
Other versions
CN109494186B (zh
Inventor
孙磊
刘玉征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811396503.XA priority Critical patent/CN109494186B/zh
Publication of CN109494186A publication Critical patent/CN109494186A/zh
Application granted granted Critical
Publication of CN109494186B publication Critical patent/CN109494186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种利于填充的重新布线通孔锥形形貌的制作方法，包括：步骤S1，提供半导体器件，其表面形成金属层、蚀刻停止层、介质层，刻蚀介质层及部分蚀刻停止层并停在蚀刻停止层中；步骤S2，沉积抗反射材料并回刻；步骤S3，沉积光阻材料，显影打开工艺窗口；步骤S4，刻蚀光阻材料和抗反射材料；步骤S5，干法刻蚀介质层和抗反射材料，刻蚀后抗反射材料顶面高于蚀刻停止层顶面；步骤S6，去除剩余的抗反射材料；步骤S7，继续刻蚀蚀刻停止层并停至金属层中。本发明将介质层开口做大形成锥形形貌时保留部分抗反射材料再去除抗反射材料、打开蚀刻停止层，从而保证蚀刻停止层底部不被破坏，减少铜侵蚀导致的晶圆可接受性测试中电阻值异常偏离的情况。

Description

利于填充的重新布线通孔锥形形貌的制作方法
技术领域
本发明属于微电子及半导体集成电路制造领域，具体涉及一种利于填充的重新布线通孔锥形形貌的制作方法。
背景技术
目前，随着半导体器件发展到40nm及其以下节点，通孔的关键尺寸随着通孔间距尺寸的缩小也需要做相应的缩小,随之而来的是通孔刻蚀及填充的关键指标深宽比(ARratio)的进一步增大，这对传统的刻蚀及填充工艺带来巨大的挑战。
现有通孔刻蚀过程中，金属层1(材质为Cu)上方形成有蚀刻停止层(如底部氮掺杂碳化硅薄膜2)，蚀刻停止层上形成有介电层3，介电层3上旋涂光刻胶，并利用光罩进行曝光显影，利用传统的一步刻蚀工艺方法形成所需要的通孔。
由于一步刻蚀工艺的局限性，介质层3形成锥形形貌的刻蚀过程中会造成底部氮掺杂碳化硅薄膜2形成碗形形貌，如图1所示，使得金属层1发生铜扩散(Cu diffuse)，进而在去除底部氮掺杂碳化硅薄膜2的刻蚀过程中导致铜侵蚀(Cu erosion)，影响后续阻挡层的生长和铝的填充，最终导致晶圆可接受性测试(Wafer Acceptance Test，简称WAT)中电阻值异常偏离，如图2所示。
发明内容
本发明要解决的技术问题是提供利于填充的重新布线通孔锥形形貌的制作方法，可以解决现有通孔刻蚀过程中形成的铜扩散导致晶圆可接受性测试中电阻值异常偏离的问题。
为解决上述技术问题，本发明提供的利于填充的重新布线通孔锥形形貌的制作方法，包括如下步骤：
步骤S1，提供一半导体器件，在其表面形成金属层、蚀刻停止层、介质层，对所述介质层以及部分蚀刻停止层进行刻蚀形成通孔，并停在蚀刻停止层中；
步骤S2，沉积抗反射材料并进行回刻；
步骤S3，沉积光阻材料，将通孔对应处的光阻材料进行显影打开工艺窗口；
步骤S4，刻蚀光阻材料和抗反射材料；
步骤S5，对介质层和抗反射材料进行第一次干法刻蚀，刻蚀后抗反射材料的顶面高于蚀刻停止层的顶面；
步骤S6，去除剩余的抗反射材料；
步骤S7，继续刻蚀蚀刻停止层，并停至金属层中。
优选的，在步骤S1中，在所述介质层上涂光刻胶，通过曝光、显影和刻蚀形成通孔。
优选的，在步骤S5中，刻蚀后介质层的工艺窗口为锥形，且直径从上至下逐渐缩小。
进一步的，所述介质层的锥形开口底部高于蚀刻停止层的顶面。
优选的，在步骤S6中，干法刻蚀去除剩余的抗反射材料。
优选的，所述蚀刻停止层为底部氮掺杂碳化硅薄膜。
优选的，在步骤S2中，回刻去除介质层上的抗反射材料，并将抗反射材料回刻至低于通孔的开口。
优选的，在步骤S3中，工艺窗口的开口口径大于通孔的开口口径。
进一步的，在步骤S4中，刻蚀去除介质层上的部分光阻材料，并将抗反射材料继续推低。
本发明提供的通孔制作方法中将介质层的开口做大刻蚀形成锥形形貌的同时保留部分抗反射材料，保证前述刻蚀过程不接触蚀刻停止层，从而保护蚀刻停止层的底部不被破坏，而且去除剩余的抗反射材料后再打开蚀刻停止层，可以更好地控制铜损失且减少蚀刻停止层底部的铜侵蚀，避免晶圆可接受性测试中电阻值异常偏离的情况发生。
附图说明
图1为采用现有刻蚀工艺形成的重新布线通孔的截面示意图；
图2为采用现有刻蚀工艺中发生铜侵蚀的效果图；
图3至图10为采用本发明方法的各工艺步骤的截面示意图；
图11为本发明的方法流程图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明并不限于以下的实施方式，根据下面的说明书和权利要求书，本发明的优点和特征将更清楚。需要说明的是。附图均采用非常简化的形式，且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明提供的利于填充的重新布线通孔锥形形貌的制作方法，如图11所示，包括如下步骤：
步骤S1，提供一半导体器件，在其表面形成金属层1(例如铜Cu)、蚀刻停止层2、介质层3，对所述介质层3以及部分蚀刻停止层2进行刻蚀形成通孔，并停在蚀刻停止层2中，如图3所示；
优选的，在所述介质层2上涂光刻胶，通过曝光、显影和刻蚀形成通孔；所述蚀刻停止层2为底部氮掺杂碳化硅薄膜(bottom NDC)；
步骤S2，沉积抗反射材料4如图4所示；
步骤S3，对抗反射材料4进行回刻，如图5所示，回刻去除介质层3上的抗反射材料4，并将抗反射材料4回刻至低于通孔的开口；
步骤S4，沉积光阻材料5，将通孔对应处的光阻材料5进行显影打开工艺窗口，如图6所示，优选的，工艺窗口的开口口径略大于通孔的开口口径；
步骤S5，刻蚀光阻材料5和抗反射材料4，如图7所示，介质层3上的部分光阻材料5被刻蚀去除以保护介质层3，通孔内的抗反射材料4被继续推低；
步骤S6，对介质层3和抗反射材料4进行第一次干法刻蚀，刻蚀后抗反射材料4的顶面高于蚀刻停止层2的顶面，如图8所示；
刻蚀后介质层3的工艺窗口为锥形，且直径从上至下逐渐缩小，介质层3的锥形开口底部高于蚀刻停止层2的顶面；
步骤S6，去除剩余的抗反射材料4，如图9所示；
优选的，采用干法刻蚀对剩余的抗反射材料4进行一次刻蚀；
步骤S7，继续刻蚀蚀刻停止层2，并停至金属层1中，如图10所示。
本发明提供的通孔制作方法中将介质层的开口做大刻蚀形成锥形形貌的同时保留部分抗反射材料，保证前述刻蚀过程不接触蚀刻停止层，从而保护蚀刻停止层的底部不被破坏，而且去除剩余的抗反射材料后再打开蚀刻停止层，可以更好地控制铜损失且减少蚀刻停止层底部的铜侵蚀，避免晶圆可接受性测试中电阻值异常偏离的情况发生。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (9)

1.一种利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，包括如下步骤：
步骤S1，提供一半导体器件，在其表面形成金属层、蚀刻停止层、介质层，对所述介质层以及部分蚀刻停止层进行刻蚀形成通孔，并停在蚀刻停止层中；
步骤S2，沉积抗反射材料并进行回刻；
步骤S3，沉积光阻材料，将通孔对应处的光阻材料进行显影打开工艺窗口；
步骤S4，刻蚀光阻材料和抗反射材料；
步骤S5，对介质层和抗反射材料进行第一次干法刻蚀，刻蚀后抗反射材料的顶面高于蚀刻停止层的顶面；
步骤S6，去除剩余的抗反射材料；
步骤S7，继续刻蚀蚀刻停止层，并停至金属层中。
2.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S1中，在所述介质层上涂光刻胶，通过曝光、显影和刻蚀形成通孔。
3.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S5中，刻蚀后介质层的工艺窗口为锥形，且直径从上至下逐渐缩小。
4.根据权利要求3所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，所述介质层的锥形开口底部高于蚀刻停止层的顶面。
5.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S6中，干法刻蚀去除剩余的抗反射材料。
6.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，所述蚀刻停止层为底部氮掺杂碳化硅薄膜。
7.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S2中，回刻去除介质层上的抗反射材料，并将抗反射材料回刻至低于通孔的开口。
8.根据权利要求1所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S3中，工艺窗口的开口口径大于通孔的开口口径。
9.根据权利要求7所述的利于填充的重新布线通孔锥形形貌的制作方法，其特征在于，在步骤S4中，刻蚀去除介质层上的部分光阻材料，并将抗反射材料继续推低。
CN201811396503.XA 2018-11-22 2018-11-22 利于填充的重新布线通孔锥形形貌的制作方法 Active CN109494186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811396503.XA CN109494186B (zh) 2018-11-22 2018-11-22 利于填充的重新布线通孔锥形形貌的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811396503.XA CN109494186B (zh) 2018-11-22 2018-11-22 利于填充的重新布线通孔锥形形貌的制作方法

Publications (2)

Publication Number Publication Date
CN109494186A true CN109494186A (zh) 2019-03-19
CN109494186B CN109494186B (zh) 2020-10-09

Family

ID=65697396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811396503.XA Active CN109494186B (zh) 2018-11-22 2018-11-22 利于填充的重新布线通孔锥形形貌的制作方法

Country Status (1)

Country Link
CN (1) CN109494186B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416076A (zh) * 2019-06-05 2019-11-05 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003717A1 (en) * 2001-06-21 2003-01-02 Chang-Woo Park Method for forming a dual damascene line
CN101330039A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 利用通孔塞消除负载效应的方法
CN102891103A (zh) * 2012-09-17 2013-01-23 上海华力微电子有限公司 一种制备顶层金属互联工艺刻蚀中间停止层的方法
CN107170708A (zh) * 2017-05-08 2017-09-15 上海华力微电子有限公司 利于填充的通孔制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003717A1 (en) * 2001-06-21 2003-01-02 Chang-Woo Park Method for forming a dual damascene line
CN101330039A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 利用通孔塞消除负载效应的方法
CN102891103A (zh) * 2012-09-17 2013-01-23 上海华力微电子有限公司 一种制备顶层金属互联工艺刻蚀中间停止层的方法
CN107170708A (zh) * 2017-05-08 2017-09-15 上海华力微电子有限公司 利于填充的通孔制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416076A (zh) * 2019-06-05 2019-11-05 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件
CN110416076B (zh) * 2019-06-05 2021-11-12 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件

Also Published As

Publication number Publication date
CN109494186B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
EP0239756B1 (en) Process for forming planar chip-level wiring
CN101202243A (zh) 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法
US3988823A (en) Method for fabrication of multilayer interconnected microelectronic devices having small vias therein
CN109494186A (zh) 利于填充的重新布线通孔锥形形貌的制作方法
CN101308330B (zh) 利用可显影填充材料的两次图形曝光方法
US20070231752A1 (en) Method for Shrinking Opening Sizes of a Photoresist Pattern
CN114843177A (zh) 一种沟槽肖特基结构制作方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
CN106158726B (zh) 半导体器件的制造方法
US20030180669A1 (en) Micro-pattern forming method for semiconductor device
US20090274982A1 (en) Method of making a semiconductor device using negative photoresist
CN117377375B (zh) 磁存储单元的制作方法及存储器
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
CN116995032A (zh) 半导体结构的形成方法
KR0172467B1 (ko) 금속배선 마스크의 얼라인먼트 키 형성을 위한 반도체소자 제조방법
CN107785484B (zh) 一种自对准光刻腐蚀制作存储器的方法
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법
KR920008400B1 (ko) 비어필링을 위한 블랭키트 텅스텐의 습식 에치-백 방법
KR100421278B1 (ko) 반도체소자의 제조방법
CN118280914A (zh) 半导体器件的形成方法
KR100843032B1 (ko) 메모리 소자의 제조방법
KR0126887B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100295668B1 (ko) 반도체장치의범프제조방법
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
CN118280920A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant