CN109474303A - 大动态环境下伪码的捕获方法、装置与电子设备 - Google Patents

Abstract

本发明实施例提供一种大动态环境下伪码的捕获方法、装置与电子设备，该方法包括：循环交替利用两片外接式存储器，对采集的信号进行多轮存入和读取；对于每一轮读取，对读取的信号进行快速傅立叶变换，获取频域信号，并将频域信号与本地伪码的快速傅立叶变换结果进行频率补偿和频域下的相关性运算；将每两两相邻两次的相关性运算的结果进行共轭相乘，并将相乘结果进行累加；基于累加的结果，识别频域信号与本地伪码的快速傅立叶变换结果的相关性峰值；基于各轮读取分别对应的相关性峰值，获取前一轮存入的信号与本地伪码的整体相关性的峰值，并输出伪码捕获结果。本发明实施例可以极大的减少片内存储资源的使用，解决片内存储资源受限的问题。

Description

大动态环境下伪码的捕获方法、装置与电子设备

技术领域

本发明实施例涉及数字信号处理技术领域，更具体地，涉及一种大动态环境下伪码的捕获方法、装置与电子设备。

背景技术

近年来，武器协同数据链的概念正在日益受到重视。武器协同数据链强调武器通过传感器与武器系统直接交联，进而实现火控级精确跟踪及火力打击协同控制。武器协同旨在通过在作战平台间建立数据交换网络，解决单一武器的局限性和不稳定性问题。武器协同数据链的通信系统，往往需要具有强抗干扰、抗大多普勒动态的特性。

扩频通信具有抗干扰能力强，保密性好的特点，在军事通信中被广泛运用。扩频通信的基本原理，是将基带信号的频谱展宽后进行发送，并在信号接收端接收到该扩频信号后，对该扩频信号进行解扩处理，得到初始有用信号。解扩处理的关键是本地参考码与接收码的同步。而伪码捕获又是扩频解调中本地参考码与接收码的同步的关键，伪码捕获一方面是为了评估伪码的相位，另一方面是为了获得载波多普勒的大小，以备后续使用。

目前，扩频码捕获大多采用两级相关的捕获方法，即在捕获结构中第一级相关后进行第二级累加来提高检测灵敏度。由于此时并没有进行载波跟踪，只能采样非相干累加，需要先把第一级的相关结果求绝对值后再进行积分。常用的方式是先对第一级的相关结果分段求FFT，对多个FFT结果取绝对值后进行累加，这样在输入信号存在多普勒频偏时，可以从累加结果中得到多普勒频偏。

但是，对于武器平台而言，因其常工作于较高移动速度工况下，系统具有的多普勒动态范围较大、变化率较高。若采用上述捕获方法，为应对足够大的多普勒动态范围，算法将占用大量的硬件存储资源，这将使后续的算法设计与实现受到很大的限制。

发明内容

为了克服上述问题或者至少部分地解决上述问题，本发明实施例提供一种大动态环境下伪码的捕获方法、装置与电子设备，用以有效节约硬件内存空间。

第一方面，本发明实施例提供一种大动态环境下伪码的捕获方法，包括：循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取；对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加；对于每一轮读取，基于累加的结果，识别所述频域信号与所述本地伪码的快速傅立叶变换结果的相关性的峰值以及所述相关性的峰值的位置；基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置，并基于所述最高峰的峰值以及所述最高峰的位置，输出伪码捕获结果。

其中，所述循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：对于任一轮存入，将该轮采集的信号以第一倍率存入其中第一片所述外接式静态随机存取存储器，并在该轮存入的过程中，以第二倍率循环读取其中第二片所述外接式静态随机存取存储器中在上一轮存入的信号，直至第一片所述外接式静态随机存取存储器中存满一次捕获运算所需的数据量，则将所述第一片所述外接式静态随机存取存储器作为所述第二片所述外接式静态随机存取存储器，并将所述第二片所述外接式静态随机存取存储器作为所述第一片所述外接式静态随机存取存储器，转入下一轮存入；其中，所述第二倍率是所述第一倍率不小于2的整数倍。

进一步的，在所述对该轮读取的信号进行快速傅立叶变换，获取频域信号的步骤之前，所述方法还包括：对所述读取的信号做半符号补偿处理，获取多路并行信号；相应的，对所述读取的信号进行所述快速傅立叶变换至所述输出伪码捕获结果的处理步骤进一步包括：对于各路所述并行信号，并行地进行所述快速傅立叶变换至所述输出伪码捕获结果的处理步骤。

进一步的，在所述对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤之前，所述方法还包括：对所述采集的信号，依次进行下变频处理和匹配滤波处理，获取匹配滤波后的信号；相应的，所述对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：对所述匹配滤波后的信号，进行所述多轮存入和所述多轮读取的处理。

其中，所述对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算的步骤进一步包括：对所述频域信号进行负向的圆周移位，获取补偿频域信号，并对所述补偿频域信号和所述本地伪码的快速傅立叶变换结果进行频域下的相关性运算，获取频域相关性运算的结果；或者，对所述本地伪码的快速傅立叶变换结果进行正向的圆周移位，获取补偿伪码变换信号，并对所述补偿伪码变换信号和所述频域信号进行频域下的相关性运算，获取频域相关性运算的结果。

其中，所述将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加的步骤进一步包括：对于每一轮计算的所述相关性运算的结果，将其缓存到第一缓冲存储器，且对于每一轮计算的所述共轭相乘的结果，将其缓存到第二缓冲存储器；在得到新一轮计算的相关性运算的结果时，从所述第一缓冲存储器中读取所述相关性运算的结果，并将所述新一轮计算的相关性运算的结果与读取的所述相关性运算的结果进行共轭相乘，获取新一轮计算的共轭相乘的结果；将所述新一轮计算的相关性运算的结果覆盖写入所述第一缓冲存储器，并从所述第二缓冲存储器中读取所述共轭相乘的结果；将所述新一轮计算的共轭相乘的结果与读取的所述共轭相乘的结果进行加和，并将加和的结果覆盖写入所述第二缓冲存储器；其中，所述两两相邻两次的相关性运算的结果表示，连续两轮计算得到的频域相关性运算的结果。

其中，所述基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置的步骤进一步包括：以各轮读取中根据各路所述并行信号分别计算得到的所述相关性的峰值中的最大值，作为所述最高峰的峰值，并以所述最高峰的峰值所在的位置，作为所述最高峰的位置。

第二方面，本发明实施例提供一种大动态环境下伪码的捕获装置，包括：数据存取模块，用于循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取；相关性计算模块，用于对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；累加模块，用于对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加；峰值识别模块，用于对于每一轮读取，基于累加的结果，识别所述频域信号与所述本地伪码的快速傅立叶变换结果的相关性的峰值以及所述相关性的峰值的位置；输出模块，用于基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置，并基于所述最高峰的峰值以及所述最高峰的位置，输出伪码捕获结果。

第三方面，本发明实施例提供一种电子设备，包括：至少一个处理器，以及至少一个与所述处理器通信连接的存储器；所述存储器中存储有可在所述处理器上运行的程序，所述处理器执行所述程序时，实现如上所述的大动态环境下伪码的捕获方法。

本发明实施例提供的大动态环境下伪码的捕获方法、装置与电子设备，通过使用外接式静态随机存取存储器SRAM，并在频域下进行伪码的捕获，可以极大的减少片内存储资源的使用，解决片内存储资源受限的问题。

附图说明

图1为本发明实施例提供的大动态环境下伪码的捕获方法的流程示意图；

图2为根据本发明实施例提供的大动态环境下伪码的捕获方法的另一种流程示意图；

图3为根据本发明实施例提供的大动态环境下伪码的捕获方法中单个信号单频率通道下的伪码捕获流程示意图；

图4为本发明实施例提供的大动态环境下伪码的捕获装置的结构示意图；

图5为本发明实施例提供的电子设备的结构框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明实施例的一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明实施例保护的范围。

实际应用中，有时系统会存在多普勒动态范围较大、变化率较高等的特点，若采用传统的伪码捕获方法，会导致捕获系统硬件内存不足以提供足够的计算空间。为应对较大的多普勒动态范围，则需要更大的存储资源，而使用片外的存储资源，将可以有效降低片内的存储资源的使用。

针对上述问题，本发明实施例的目的在于，实现在低信噪比、大多普勒动态范围且存储资源受限情况下的扩频信号捕获。即，提出了一种利用外挂SRAM进行伪码捕获的解决思路。该技术方案通过使用外接SRAM，解决片内存储资源受限的问题，并通过并行处理，实现大多普勒动态的捕获。

作为本发明实施例的一个方面，本实施例提供一种大动态环境下伪码的捕获方法，参考图1，为本发明实施例提供的大动态环境下伪码的捕获方法的流程示意图，包括：

S101，循环交替利用两片外接式静态随机存取存储器，对大动态环境下采集的信号进行多轮存入和多轮读取。

可以理解为，在进行本发明实施例伪码捕获的应用之前，需要事先设置两片外接式静态随机存取存储器(Static Random-Access Memory,SRAM)SRAM。即通过外接的方式，引进两片SRAM，作为两片外接式静态随机存取存储器，而非利用原捕获系统内部原有的存储资源。此处外接的SRAM可以与原捕获系统内部原有的存储资源采用并行的方式运行。

在进行大动态环境下原始信号的存取时，对于不断采集来的信号，在两片SRAM中进行不断的存入和读取，即在两片SRAM中对采集的信号进行循环交替的多轮存入和读取。

具体而言，可以在信号采集的过程中，将采集的信号存入两片SRAM中的一片，并且在信号存入的过程中，从另外一片SRAM中循环进行事先存入信号的多轮读取。并且通过事先设定好的存入和读取速率，在向第一片SRAM中存入的信号量达到设定的标准时，对第二片SRAM中的存入的信号也刚好完成了循环多轮读取。

例如，初始设置中设置了信号存入的速度为1，信号读取的速度为8，则每完成一轮信号的存入，存储在另外一片SRAM中的信号将被循环读取8次。

之后，将对两片SRAM的操作替换。即，将上述完成多轮信号读取的第二片SRAM作为刚采集的信号的存入对象，将采集的信号不断存入该SRAM。同时，将上述存满信号数据的第一片SRAM作为信号读取的对象，从该SRAM中循环多轮读取信号数据。之后再将对两片SRAM的操作替换，进行上述的信号的存入和读取过程，如此循环交替。

可以理解的是，其中循环交替表示在每一次对信号的存入和读取时，交替使用两片SRAM中的一片作为信号数据的存入对象，并相应的以另外一片作为信号数据的读取对象，对信号进行存入和读取，并且在整个伪码捕获过程中，循环执行以上交替和信号的存入和读取过程。

多轮存入和多轮读取表示，对信号的存入和对信号的读取是循环多次进行的。在不断采集信号的过程中，需要不断地将采集的信号进行存入。同样，在对伪码捕获的计算过程中，需要对存入的数据进行多次读取，多次计算。

S102，对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算。

可以理解为，根据上述步骤，在对新采集的信号进行存入的过程中，会循环多次对另一片SRAM中已经存入的数据进行读取，每一次信号的读取可作为一轮读取。

本步骤中首先对每一轮读取得到的信号数据进行快速傅立叶变换(Fast FourierTransformation,FFT)，得到被读取信号的频域信号。可以理解的是，在对大动态环境下的原始信号进行采集时，采集的是该信号的时域信号。若直接对时域信号进行处理，在做多普勒频率补偿时，计算过程复杂，计算量大，因此考虑转换为频域信号之后再进行计算。

另外，考虑到伪码捕获是扩频解调中本地参考码与接收码的同步的关键，同样本地参考码与接收码的同步也会影响对伪码的捕获。因此，可通过判断本地参考码与接收码在频域的相关性，来判断本地参考码与接收码的同步性。

具体而言，对于上述得到的大动态环境下的原始信号的频域信号，结合作为参考的本地伪码的快速傅立叶变换结果，对二者其中之一进行频率补偿，并将频率补偿的结果与未进行频率补偿的另外一个进行频域下的相关性运算，得到相关性运算的结果。

例如，可以仅对所读取信号的频域信号作频率补偿，得到补偿后的频域信号，则将该补偿后的频域信号与本地伪码的快速傅立叶变换结果进行求相关性运算。反之亦然。

可以理解的是，其中相关性运算例如，两组信号的时域相关性运算，则是两组信号在时域下进行相关运算。其在频域下，等效于第一组时域信号的FFT结果，与第二组时域信号的翻转的FFT结果，在频域内相乘后，再做IFFT运算。因此，上述存储的本地伪码的快速傅里叶变换，可直接存储本地伪码的翻转的傅里叶变换结果，运算时，将SRAM读取信号的频域信号，和本地存储的傅里叶变换结果，对其一做频率补偿，之后相乘，再做IFFT运算，结果即是相关运算的结果。

频域下的频率补偿即是对快速傅立叶变换的圆周移位，等效为在时域下对读取的信号进行多普勒频偏补偿。例如，假设由SRAM读出的信号的序列为x[n]，其FFT结果为X[k]，则对其进行频率补偿后的结果为X[k-p]，其中p为频率补偿移位的位数。

S103，对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加。

可以理解为，在根据上述步骤的信号读取中，对于每一轮读取的多组信号，可以根据上述步骤计算顺序，得到各组信号对应的相关性运算的结果。则对于读取的任意两两相邻的两个信号，根据这两个信号计算得到的相关性运算的结果，即可认为是两两相邻两次的相关性运算的结果。

之后，对于读取的每一个符号，将每个两两相邻两次的相关性运算的结果进行共轭相乘，并对该轮读取中计算到的各共轭相乘的结果进行累加求和，得到累加的结果。

例如，假设两两相邻两次的相关性运算的结果在时域的表示分别为：和则，对其进行共轭相乘的结果为y₂[n]×conj(y₂′[n])。

S104，对于每一轮读取，基于累加的结果，识别频域信号与本地伪码的快速傅立叶变换结果的相关性的峰值以及相关性的峰值的位置。

可以理解为，在根据上述步骤计算的基础上，对于每一轮读取的得到的累加的结果，可通过利用峰值识别器等方式，识别频域信号与本地伪码的快速傅立叶变换结果的相关性的峰值。

具体而言，在累加结果中，找到累加结果中，幅值最大的结果，则在该多普勒频偏下的相关峰幅值，为该幅值，相关峰位置，为幅值最大结果位于序列中的位置。

S105，基于各轮读取分别对应的相关性的峰值以及相关性的峰值的位置，求得所有相关性的峰值中最高峰的峰值以及最高峰的位置，并基于最高峰的峰值以及最高峰的位置，输出伪码捕获结果。

可以理解为，根据上述步骤，同样的数据从SRAM中多轮读出，且每一轮并行的进行多个多普勒频偏下的捕获运算。则在整个的SRAM的数据都出过程中，将可得到多个多普勒频偏下的相关性峰值结果。对于所有的相关性峰值，找到幅值最高的相关性峰值，其所对应的幅值、幅值所在位置及多普勒频偏，即为捕获的结果。

本发明实施例提供的大动态环境下伪码的捕获方法，通过使用外接式静态随机存取存储器SRAM，并在频域下进行伪码的捕获，可以极大的减少片内存储资源的使用，解决片内存储资源受限的问题。

其中，根据上述各实施例可选的，循环交替利用两片外接式静态随机存取存储器，对大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：

对于任一轮存入，将该轮采集的信号以第一倍率存入其中第一片外接式静态随机存取存储器，并在该轮存入的过程中，以第二倍率循环读取其中第二片外接式静态随机存取存储器中在上一轮存入的信号，直至第一片外接式静态随机存取存储器中存满一次捕获运算所需的数据量，则将第一片外接式静态随机存取存储器作为第二片外接式静态随机存取存储器，并将第二片外接式静态随机存取存储器作为第一片外接式静态随机存取存储器，转入下一轮存入；其中，第二倍率是第一倍率不小于2的整数倍。

可以理解为，根据上述各实施例，在每一轮信号的存入时，将两个SRAM中的一个作为信号存入的对象，另外一个作为信号读取的对象，并且在本轮存入完成后，转入下一轮存入时，将信号存入的对象和信号读取的对象进行对换。

并且，在将采集的信号存入其中一片SRAM的同时，以不同的倍率从另一片SRAM中读取上一轮存入的信号数据。即事先会对信号的存入速率和读取速率进行设定，其中将对信号的存入速率设定为第一倍率，将对信号的读取速率设定为第二倍率，且第二倍率是第一倍率不小于2的整数倍，例如可以设置为8倍。则，对于每一轮信号的存入，每完成一轮新采集信号的存入，相应的可以完成多轮已存储信号的读取。

例如，将采集的信号以较慢的时钟速率，即第一倍率，写入第1片SRAM，直至存满一次运算所需的数据量，在捕获的累积符号数为64时，即64个符号的原始数据。

第1片SRAM的信号数据存满后，新采集的信号继续以该时钟速率继续写入第2片SRAM。同时，以较快的时钟速率，即第二倍率，读出第1片SRAM内的信号数据。

因为读出速度远大于写入速度，假设为n倍，则写满第2片SRAM的过程中，将可从第1片SRAM中完整、循环地读完n次信号数据。

之后，类似之前操作，再慢速写满第1片SRAM，快速读出第2片SRAM中的信号数据。

如此循环，则可实现数据慢速地存入两片SRAM，并快速、循环、源源不断地从两片SRAM中读出。

本发明实施例提供的大动态环境下伪码的捕获方法，通过将两片外接式静态随机存取存储器进行互为存取的备用，在读取信号数据的同时，可以进行新采集信号数据的存入，一方面减小片内存储压力，另一方面，不会浪费任何的原始数据信息。

其中，在一个实施例中，在对大动态环境下采集的信号进行多轮存入和多轮读取的步骤之前，本发明实施例的方法还包括：对采集的信号，依次进行下变频处理和匹配滤波处理，获取匹配滤波后的信号；

相应的，对大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：对匹配滤波后的信号，进行多轮存入和多轮读取的处理。

可以理解为，在通信系统中，信号调制在载波上进行发送和接收，接收端对于接收到的信号必须先进行下变频处理，同时，信号会在发送端进行成型滤波，因此下变频后信号需做匹配滤波，否则将会引入码间串扰。为此，本发明实施例在将采集的信号存入SRAM之前，先对采集的原始信号进行下变频处理，将该处理得到的信号作为基带信号。进一步的，对该基带信号再进行匹配滤波处理，最终得到匹配滤波处理的结果，作为匹配滤波后的信号。

可以理解的是，其中下变频处理表示将采集到的原始信号乘以复载波信号，匹配滤波处理表示若在常用的根升余弦成型时，则对于基带信号进行根升余弦匹配滤波，即使用FIR滤波器，令基带信号与根升余弦信号的时域序列进行卷积。

则，相应的，根据上述各实施例对大动态环境下采集的信号进行多轮存入和多轮读取的步骤，对滤波后的信号进行多轮存入和多轮读取。即，在新采集到大动态环境下的信号数据后，先对信号依次进行下变频处理和匹配滤波处理，再对匹配滤波处理的结果，即匹配滤波后的信号进行上述实施例的多轮存入和多轮读取的处理步骤。

本发明实施例提供的大动态环境下伪码的捕获方法，通过事先对采集的信号进行下变频和滤波处理，将原始信号转变为带未知多普勒频谱的基带信号，便于后续计算。

其中，根据上述各实施例可选的，对于频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算的步骤进一步包括：

对频域信号进行负向的圆周移位，获取补偿频域信号，并对补偿频域信号和本地伪码的快速傅立叶变换结果进行频域下的相关性运算，获取频域相关性运算的结果；

或者，对本地伪码的快速傅立叶变换结果进行正向的圆周移位，获取补偿伪码变换信号，并对补偿伪码变换信号和频域信号进行频域下的相关性运算，获取频域相关性运算的结果。

可以理解为，根据上述各实施例，通过确定本地伪码与采集信号在频域上的相关性，可以确定本地伪码与采集信号的同步情况。因此本实施例在频域上对本地伪码和读取的信号进行相关性运算。具体而言，可以从两个角度出发，进行计算。

一方面，从上述实施例得到的所采集信号的频域信号角度，对该频域信号在频域上进行负向的圆周移位，所得到的结果作为补偿频域信号。对于本地伪码而言，事先需要对其翻转并做快速傅立叶变换处理，得到处理的结果即为本地伪码的快速傅立叶变换结果，将该结果存储于片内。之后，对上述计算得到的补偿频域信号和本地伪码的快速傅立叶变换结果进行求相关性运算，得到运算结果即为频域相关性运算的结果。

另一方面，类似的，保持采集信号的频域信号不变，对本地伪码的快速傅立叶变换结果进行频率补偿处理，即在频域上对其进行正向的圆周移位，并将处理结果作为补偿伪码变换信号。之后，对上述计算得到的频域信号和补偿伪码变换信号进行求相关性运算，得到运算结果即为频域相关性运算的结果。

例如，对于单个频率通道的搜索，设读出SRAM的序列为x[n]，其FFT结果为X[k]，若对于匹配滤波后的信号进行多普勒频偏补偿，则在频域下，等效为对FFT的结果进行圆周移位，即补偿后为X[k-p]，p为移位的位数。

设本地PN码序列的翻转为w[n]，其FFT结果为W[k]，则对于该符号，先做频率补偿，再做相关性运算，等效于在频域内圆周移位，再做逆快速傅里叶变换IFFT。据此方法，可得到当前读取的信号在该频偏下的频域相关性运算的结果Y₁[k]及时域相关性运算的结果y₁[n]：

Y₁[k]＝X[k-p]×W[k]；

y₁[n]＝IFFT(Y₁[k])。

因对原信号做移位会引起更大的时延和更高的系统复杂性，因此，可以采用对于本地存储的W[k]，移位地将其读出。通过控制读取地址移位，则可读出W[k+p]，则可得到此时的频域相关性运算的结果Y₂[k]如下：

Y₂[k]＝X[k]×W[k+p]。

通过简单换元，可知：

Y₂[k]＝Y₁[k+p]。

对其做IFFT，可得时域相关性运算的结果y₁[n]为：

y₂[n]＝IFFT(Y₂[k])。

则进一步的，由IFFT性质可知：

则可根据上述计算结果，对于差分相干累积，相邻两个符号的相关结果需做共轭相乘。即假设根据读取的相邻信号计算得到的共轭相乘的结果为

易知共轭相乘的结果为y₂[n]×conj(y₂′[n])＝y₁[n]×conj(y₁′[n])。

可见，在差分相干累积时，对于X[k]的移位和对于W[k]的移位是等价的。

本发明实施例提供的大动态环境下伪码的捕获方法，从实际采集到的信号和本地伪码两个方向，先对本地伪码的傅里叶变换结果进行频率补偿，再进行补偿后二者相关性的计算，通过使用移位这种简单操作，替代频偏补偿这类复杂的操作，结构实现较为简单，且运算皆为流水线式操作，可以最大效率的利用原始数据。

其中，根据上述各实施例可选的，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将每个共轭相乘的结果进行累加的步骤进一步包括：

对于每一轮计算的相关性运算的结果，将其缓存到第一缓冲存储器，且对于每一轮计算的共轭相乘的结果，将其缓存到第二缓冲存储器；

在得到新一轮计算的相关性运算的结果时，从第一缓冲存储器中读取相关性运算的结果，并将新一轮计算的相关性运算的结果与读取的相关性运算的结果进行共轭相乘，获取新一轮计算的共轭相乘的结果；

将新一轮计算的相关性运算的结果覆盖写入第一缓冲存储器，并从第二缓冲存储器中读取共轭相乘的结果；

将新一轮计算的共轭相乘的结果与读取的共轭相乘的结果进行加和，并将加和的结果覆盖写入第二缓冲存储器；

其中，两两相邻两次的相关性运算的结果表示，连续两轮计算得到的频域相关性运算的结果。

可以理解为，在根据上述各实施例进行共轭相乘和对共轭相乘的结果进行累加的处理流程中，首先，对于每次到来的频域相关性结果进行缓存，并读出上一次的频域相关性结果，缓存可直接覆盖上一次的数据。同时，让本次频域相关性结果与上一次的频域相关性结果，进行共轭相乘。对于共轭相乘结果，同样将其缓存，对于每一次共轭相乘结果的到来，将缓存结果读出，与新一轮结果相加，之后再存回存储器，直至完成所有累加。例如，首先将相邻两次的相关性结果，进行共轭相乘，对于每次得到的共轭相乘的结果进行累加，直至进行63次累加，得到累加结果。

本发明实施例提供的大动态环境下伪码的捕获方法，采用差分相干累积的方式，差分相干累积相比于非相干累积，可以在更低的信噪比下进行捕获。

进一步的，在上述各实施例的基础上，在对该轮读取的信号进行快速傅立叶变换，获取频域信号的步骤之前，本发明实施例的方法还包括：对读取的信号做半符号补偿处理，获取多路并行信号；

相应的，对读取的信号进行快速傅立叶变换至输出伪码捕获结果的处理步骤进一步包括：对于各路并行信号，并行地进行快速傅立叶变换至输出伪码捕获结果的处理步骤。

可以理解为，根据上述各实施例，可以对从SRAM中读取的信号直接进行快速傅立叶变换，并对变换后的信号进行后续的有用信号捕获。但是在这种情况下将损失1/2Rs的捕获精度，且会占用更多资源。为此在对SRAM中的信号数据进行读取后，对读取的信号做半符号补偿处理，得到多路不同的信号，即为多路并行信号。

则相应的，根据上述各实施例进行信号的快速傅立叶变换的处理方式，在多个信号通道中对上述的多路并行信号分别进行快速傅立叶变换，并相应的可分别得到多路频域信号。

即，对于每一轮的读取，均可以并行的设置多路捕获模块进行捕获的相关运算。将一段匹配滤波后的数据多次循环读出，在此基础上，并行地设置2m个多普勒频偏搜索通道，则可以在总计2m*n个多普勒频偏通道上进行相关峰的搜索。

可以理解的是，其中半符号补偿处理表示，对于原始信号乘一个频率为1/2Rs的复载波信号。同时，将乘过复载波，和不乘复载波的两路信号，每一路再进行抽取，得到四路并行信号。

本发明实施例提供的大动态环境下伪码的捕获方法，通过对信号进行半符号补偿处理，实现信号的多路并行处理，能够有效提高捕获的精度。

其中，根据上述各实施例可选的，基于各轮读取分别对应的相关性的峰值以及相关性的峰值的位置，求得所有相关性的峰值中最高峰的峰值以及最高峰的位置的步骤进一步包括：以各轮读取中根据各路并行信号分别计算得到的相关性的峰值中的最大值，作为最高峰的峰值，并以最高峰的峰值所在的位置，作为最高峰的位置。

可以理解为，根据上述各实施例，通过采集的信号与本地伪码的相关性，可以判断二者之间的相关程度。具体而言，相关峰的峰值越高，相关性越大。因此，在根据上述各实施例得到各轮读取中根据各路并行信号分别计算得到的相关性的峰值之后，选取其中的最大者，即可找到整体的相关结果。因此，直接选取该最大者，以其作为一次捕获对应的整体相关性的峰值，并据此输出一次捕获的捕获结果。

本发明实施例提供的大动态环境下伪码的捕获方法，通过选取最大相关性的峰值的方式，找到伪码的初相位，得到捕获信息。该方法实施简单，资源占用较少。

为进一步说明本发明的技术方案，提供如下举例的处理流程，但不对本发明的保护范围进行限制。

如图2所示，为根据本发明实施例提供的大动态环境下伪码的捕获方法的另一种流程示意图，其中利用外接式SRAM进行伪码捕获的的主要步骤如下：

对采样信号进行下变频，匹配滤波；

使用2片SRAM，将匹配滤波后的数据慢速存入SRAM，并快速从SRAM多轮读出；

将读出的数据抽取，并做半符号补偿，产生多路信号，对每路信号做FFT运算，变为频域信号；

将频域信号输入捕获模块，对每个捕获模块而言，设置其计算的多普勒频偏，据此读出本地伪码的FFT结果，与输入的频域信号在频域下做相关；

将相邻两次的相关结果共轭相乘，并将该结果进行累加；

将累加结果输出到相关峰识别模块；

重复进行第二轮读出，该轮读出时，设置不同的多普勒频偏。重复至第n轮读出完毕；

将多轮、各个频率通道的相关峰结果求最大值，找到相关峰位置，输出捕获信息。

例如，如图3所示，为根据本发明实施例提供的大动态环境下伪码的捕获方法中单个信号单频率通道下的伪码捕获流程示意图。本实施例为使用外挂SRAM捕获的FPGA实现。其中，多普勒频率搜索范围为-10Rs～10Rs，搜索分辨率为1/2Rs，共42个搜索通道。其中读取速度为写入速度的8倍，即n的最大取值可以为8。则顺序进行如下处理：

首先将接收到的信号进行下变频处理和匹配滤波处理，得到基带。

将下变频后的信号进行根升余弦匹配滤波，输出IQ各为8bit的复信号。

将数据慢速写入，并循环的快速读出，将原信号抽取至二倍的码片速率(2*Rc)，之后将相邻的两个符号合并，组成一个32bit的信号，将该信号以Rc的速率存入SRAM1中；当SRAM1存满总计64个符号的数据，数据继续以该速率存入SRAM2，同时，FPGA以8*Rc的速率从SRAM1中读出数据，存满SRAM2的过程中，SRAM1中的数据可以完整的读出8次；当SRAM2存满后，继续用Rc速率写入SRAM1，用8*Rc读出SRAM2中的数据，如此往复，数据存入两片SRAM，并循环、快速的读出。

将SRAM读出的数据进行抽取，从SRAM中读出的每个数据包含两个相邻的符号的IQ信息，将两个符号分为两路信号，读出的信号即是匹配滤波输出的抽取结果。

对输入进行1/2Rs的多普勒频偏的预补偿，使捕获精度达到1/2Rs，对于抽取模块的输出，使用DDS产生一个频率为1/2Rs的复载波，与抽取模块的输出相乘，得到一个带预频偏的信号，将抽取模块的原始输出和带预频偏补偿的信号同时输出。

对信号做FFT运算，将匹配滤波后的抽取结果转为频域信号。

对于所需搜索的不同频率通道，对PN码FFT结果的读取进行圆周移位。根据当前的搜索通道，对于PN码存储器读出的地址移动一位，每移动一位，相当于补偿1Rs的频偏。

使圆周移位的PN码FFT结果和匹配滤波后信号的FFT结果进行复乘。

对复乘器的输出做IFFT运算。

对每一组IFFT结果，将其缓存，并将之前缓存的结果输出。

将IFFT结果和缓存的IFFT结果共轭相乘。

对于共轭相乘结果进行累加，实现差分相干累积。当总计累加64个符号后，将累加结果输出。

将各路的累加结果，找到其中最大值，输出最大值的频偏和码初相位位置。同时，将相关峰所在的频率通道的相关结果输出。

实例标明，采用本发明实施例提供的大动态环境下伪码的捕获方法，相比于在片内进行存储，片内存储资源可节省超过90％。

作为本发明实施例的另一个方面，本发明实施例根据上述各实施例提供一种大动态环境下伪码的捕获装置，该装置用于在上述各实施例中实现对大动态环境下伪码的捕获。因此，在上述各实施例的大动态环境下伪码的捕获方法中的描述和定义，可以用于本发明实施例中各个执行模块的理解，具体可参考上述实施例，此处不在赘述。

根据本发明本方面实施例的一个实施例，大动态环境下伪码的捕获装置的结构如图4所示，为本发明实施例提供的大动态环境下伪码的捕获装置的结构示意图，包括：数据存取模块401、相关性计算模块402、累加模块403、峰值识别模块404和输出模块405。

其中，数据存取模块401用于循环交替利用两片外接式静态随机存取存储器，对大动态环境下采集的信号进行多轮存入和多轮读取；相关性计算模块402用于对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；累加模块403用于对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加；峰值识别模块404用于对于每一轮读取，基于累加的结果，识别频域信号与本地伪码的快速傅立叶变换结果的相关性的峰值以及相关性的峰值的位置；输出模块405用于基于各轮读取分别对应的相关性的峰值以及相关性的峰值的位置，求得所有相关性的峰值中最高峰的峰值以及最高峰的位置，并基于最高峰的峰值以及最高峰的位置，输出伪码捕获结果。

其中可选的，数据存取模块具体用于：对于任一轮存入，将该轮采集的信号以第一倍率存入其中第一片外接式静态随机存取存储器，并在该轮存入的过程中，以第二倍率循环读取其中第二片外接式静态随机存取存储器中在上一轮存入的信号，直至第一片外接式静态随机存取存储器中存满一次捕获运算所需的数据量，则将第一片外接式静态随机存取存储器作为第二片外接式静态随机存取存储器，并将第二片外接式静态随机存取存储器作为第一片外接式静态随机存取存储器，转入下一轮存入；其中，第二倍率是第一倍率不小于2的整数倍。

进一步的，在上述各实施例的基础上，相关性计算模块还用于：对读取的信号做半符号补偿处理，获取多路并行信号；相应的，对读取的信号进行快速傅立叶变换至输出伪码捕获结果的处理步骤进一步包括：对于各路并行信号，并行地进行快速傅立叶变换至输出伪码捕获结果的处理步骤。

进一步的，在上述各实施例的基础上，本发明实施例的装置还包括预处理模块，用于对采集的信号，依次进行下变频处理和匹配滤波处理，获取匹配滤波后的信号；相应的，数据存取模块具体用于：对匹配滤波后的信号，进行多轮存入和多轮读取的处理。

其中可选的，相关性计算模块具体用于：对频域信号进行负向的圆周移位，获取补偿频域信号，并对补偿频域信号和本地伪码的快速傅立叶变换结果进行频域下的相关性运算，获取频域相关性运算的结果；或者，对本地伪码的快速傅立叶变换结果进行正向的圆周移位，获取补偿伪码变换信号，并对补偿伪码变换信号和频域信号进行频域下的相关性运算，获取频域相关性运算的结果。

其中可选的，累加模块具有用于：对于每一轮计算的相关性运算的结果，将其缓存到第一缓冲存储器，且对于每一轮计算的共轭相乘的结果，将其缓存到第二缓冲存储器；在得到新一轮计算的相关性运算的结果时，从第一缓冲存储器中读取相关性运算的结果，并将新一轮计算的相关性运算的结果与读取的相关性运算的结果进行共轭相乘，获取新一轮计算的共轭相乘的结果；将新一轮计算的相关性运算的结果覆盖写入第一缓冲存储器，并从第二缓冲存储器中读取共轭相乘的结果；将新一轮计算的共轭相乘的结果与读取的共轭相乘的结果进行加和，并将加和的结果覆盖写入第二缓冲存储器；其中，两两相邻两次的相关性运算的结果表示，连续两轮计算得到的频域相关性运算的结果。

其中可选的，捕获模块具体用于：以各轮读取中根据各路并行信号分别计算得到的相关性的峰值中的最大值，作为最高峰的峰值，并以最高峰的峰值所在的位置，作为最高峰的位置。

可以理解的是，本发明实施例中可以通过硬件处理器(hardware processor)来实现上述各实施例的装置中的各相关程序模块。并且，本发明实施例各大动态环境下伪码的捕获装置产生的有益效果与对应的上述各方法实施例相同，可以参考上述各方法实施例，此处不再赘述。

作为本发明实施例的又一个方面，本实施例根据上述各实施例提供一种电子设备，参考图5，为本发明实施例提供的电子设备的结构框图，包括：至少一个处理器501，以及至少一个与处理器501通信连接的存储器502。其中，存储器502中存储有可在处理器501上运行的程序，处理器501执行该程序时，实现如上述实施例的大动态环境下伪码的捕获方法。

可以理解为，该电子设备中至少包含一个处理器501和一个存储器502，且处理器501和存储器502之间形成通信连接，可以进行相互间信息和指令的传输，如处理器501从存储器502中读取大动态环境下伪码的捕获方法的程序指令等。

电子设备运行时，处理器501调用存储器502中的程序指令，以执行上述各方法实施例所提供的方法，例如包括：循环交替利用两片外接式静态随机存取存储器，对大动态环境下采集的信号进行多轮存入和多轮读取；对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将每个共轭相乘的结果进行累加；对于每一轮读取，基于累加的结果，识别频域信号与本地伪码的快速傅立叶变换结果的相关性的峰值；基于各轮读取分别对应的相关性的峰值，获取前一轮存入的采集信号与本地伪码的整体相关性的峰值，并基于整体相关性的峰值，输出伪码捕获结果等。

本发明实施例提供的电子设备，通过在电子设备中存储相应的大动态环境下伪码的捕获方法的程序指令，使该电子设备通过使用外接式静态随机存取存储器SRAM，并在频域下进行伪码的捕获，可以极大的减少片内存储资源的使用，解决片内存储资源受限的问题。

可以理解的是，以上所描述的装置和电子设备的实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，既可以位于一个地方，或者也可以分布到不同网络单元上。可以根据实际需要选择其中的部分或全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

另外，本领域内的技术人员应当理解的是，在本发明实施例的申请文件中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

本发明实施例的说明书中，说明了大量具体细节。然而应当理解的是，本发明实施例的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明实施例公开并帮助理解各个发明方面中的一个或多个，在上面对本发明实施例的示例性实施例的描述中，本发明实施例的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。

然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明实施例要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明实施例的单独实施例。

最后应说明的是：以上实施例仅用以说明本发明实施例的技术方案，而非对其限制；尽管参照前述实施例对本发明实施例进行了详细的说明，本领域的技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例各实施例技术方案的精神和范围。

Claims (9)

1.一种大动态环境下伪码的捕获方法，其特征在于，包括：

循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取；

对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；

对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加；

对于每一轮读取，基于累加的结果，识别所述频域信号与所述本地伪码的快速傅立叶变换结果的相关性的峰值以及所述相关性的峰值的位置；

基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置，并基于所述最高峰的峰值以及所述最高峰的位置，输出伪码捕获结果。

2.根据权利要求1所述的方法，其特征在于，所述循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：

对于任一轮存入，将该轮采集的信号以第一倍率存入其中第一片所述外接式静态随机存取存储器，并在该轮存入的过程中，以第二倍率循环读取其中第二片所述外接式静态随机存取存储器中在上一轮存入的信号，直至第一片所述外接式静态随机存取存储器中存满一次捕获运算所需的数据量，则将所述第一片所述外接式静态随机存取存储器作为所述第二片所述外接式静态随机存取存储器，并将所述第二片所述外接式静态随机存取存储器作为所述第一片所述外接式静态随机存取存储器，转入下一轮存入；

其中，所述第二倍率是所述第一倍率不小于2的整数倍。

3.根据权利要求1所述的方法，其特征在于，在所述对该轮读取的信号进行快速傅立叶变换，获取频域信号的步骤之前，还包括：

对所述读取的信号做半符号补偿处理，获取多路并行信号；

相应的，对所述读取的信号进行所述快速傅立叶变换至所述输出伪码捕获结果的处理步骤进一步包括：

对于各路所述并行信号，并行地进行所述快速傅立叶变换至所述输出伪码捕获结果的处理步骤。

4.根据权利要求1所述的方法，其特征在于，在所述对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤之前，还包括：

对所述采集的信号，依次进行下变频处理和匹配滤波处理，获取匹配滤波后的信号；

相应的，所述对所述大动态环境下采集的信号进行多轮存入和多轮读取的步骤进一步包括：

对所述匹配滤波后的信号，进行所述多轮存入和所述多轮读取的处理。

5.根据权利要求1所述的方法，其特征在于，所述对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算的步骤进一步包括：

对所述频域信号进行负向的圆周移位，获取补偿频域信号，并对所述补偿频域信号和所述本地伪码的快速傅立叶变换结果进行频域下的相关性运算，获取频域相关性运算的结果；

或者，对所述本地伪码的快速傅立叶变换结果进行正向的圆周移位，获取补偿伪码变换信号，并对所述补偿伪码变换信号和所述频域信号进行频域下的相关性运算，获取频域相关性运算的结果。

6.根据权利要求1所述的方法，其特征在于，所述将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加的步骤进一步包括：

对于每一轮计算的所述相关性运算的结果，将其缓存到第一缓冲存储器，且对于每一轮计算的所述共轭相乘的结果，将其缓存到第二缓冲存储器；

在得到新一轮计算的相关性运算的结果时，从所述第一缓冲存储器中读取所述相关性运算的结果，并将所述新一轮计算的相关性运算的结果与读取的所述相关性运算的结果进行共轭相乘，获取新一轮计算的共轭相乘的结果；

将所述新一轮计算的相关性运算的结果覆盖写入所述第一缓冲存储器，并从所述第二缓冲存储器中读取所述共轭相乘的结果；

将所述新一轮计算的共轭相乘的结果与读取的所述共轭相乘的结果进行加和，并将加和的结果覆盖写入所述第二缓冲存储器；

其中，所述两两相邻两次的相关性运算的结果表示，连续两轮计算得到的频域相关性运算的结果。

7.根据权利要求3所述的方法，其特征在于，所述基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置的步骤进一步包括：

以各轮读取中根据各路所述并行信号分别计算得到的所述相关性的峰值中的最大值，作为所述最高峰的峰值，并以所述最高峰的峰值所在的位置，作为所述最高峰的位置。

8.一种大动态环境下伪码的捕获装置，其特征在于，包括：

数据存取模块，用于循环交替利用两片外接式静态随机存取存储器，对所述大动态环境下采集的信号进行多轮存入和多轮读取；

相关性计算模块，用于对于每一轮读取，对该轮读取的信号进行快速傅立叶变换，获取频域信号，并且，对于所述频域信号和本地伪码的快速傅立叶变换结果，进行频率补偿和频域下的相关性运算；

累加模块，用于对于每一轮读取，将每两两相邻两次的相关性运算的结果进行共轭相乘，并将所有共轭相乘的结果进行累加；

峰值识别模块，用于对于每一轮读取，基于累加的结果，识别所述频域信号与所述本地伪码的快速傅立叶变换结果的相关性的峰值以及所述相关性的峰值的位置；

输出模块，用于基于各轮读取分别对应的所述相关性的峰值以及所述相关性的峰值的位置，求得所有所述相关性的峰值中最高峰的峰值以及所述最高峰的位置，并基于所述最高峰的峰值以及所述最高峰的位置，输出伪码捕获结果。

9.一种电子设备，其特征在于，包括：至少一个处理器，以及至少一个与所述处理器通信连接的存储器；

所述存储器中存储有可在所述处理器上运行的程序，所述处理器执行所述程序时，实现如权利要求1至7中任一所述的方法。