CN109428474B

CN109428474B - 高压启动电路与高压充电控制方法

Info

Publication number: CN109428474B
Application number: CN201710733765.XA
Authority: CN
Inventors: 邱国卿
Original assignee: Leadtrend Technology Corp
Current assignee: Leadtrend Technology Corp
Priority date: 2017-08-24
Filing date: 2017-08-24
Publication date: 2021-03-23
Anticipated expiration: 2037-08-24
Also published as: CN109428474A

Abstract

一种高压启动电路，适用于包含有高压接脚以及可连接至操作电源电容的操作电源接脚的集成电路。该高压启动电路包含有具有第一栅极的充电NMOS晶体管、可耐受超过400V的输入电压的耐超高压晶体管、以及反向器。该耐超高压晶体管与该充电NMOS通过一连接点串联于该高压接脚与该操作电源接脚之间。该反向器具有受控于充电停止信号的上拉电路及下拉电路。当该充电停止信号禁能时，该上拉电路耦接该第一栅极至该连接点，该下拉电路呈现断路，因而充电电流可由该高压接脚流经该耐超高压晶体管与该充电NMOS，对该操作电源电容充电。当该充电停止信号致能时，使该上拉电路呈现断路，该下拉电路拉低该第一栅电压，使该充电NMOS关闭，该充电电流消失。

Description

高压启动电路与高压充电控制方法

技术领域

本发明关于一种高压启动电路，尤指一种关闭时具有非常低漏电的高压启动电路以及其控制方法。

背景技术

图1为一习知的交流转直流(AC-to-DC)返驰式电源转换器10。电源控制器12可能直接或是间接地侦测输出电源V_O的状态，据以控制功率开关MN，来调整变压器(包含主绕组PRM、次绕组SEC、以及辅助绕组AUX)所转换的能量。

现今的电源转换器都被要求在轻载或是无载状态时，必须要尽可能的降低电能损耗。当图1中的负载14为无载时，整个电源转换器10最主要消耗功率的部分，大致有四个：1)抑制器(snubber)11；2)电源控制器12中的高压启动电路18；3)电源转换器10中用来侦测输出电源V_O的状态的电路；以及，4)功率开关MN的开关损失(switching loss)。

高压启动电路18主要负责的时机，是在于电源转换器10的操作电源电压V_CC还没有建立起来，电源控制器12的核心电路(core circuit)尚未能正常工作时。电源控制器12可以是一集成电路，具有高压接脚HV、操作电源接脚VCC、驱动接脚GD、接地接脚GND。在核心电路尚未能正常工作时，高压启动电路18能够从高压接脚HV汲取一充电电流I_CHG，通过一操作电源接脚VCC，对操作电源电容C1充电。当操作电源接脚VCC上的操作电源电压V_CC足够高时，高压启动电路18应该使充电电流I_CHG消失，而且本身自己应该尽可能的不消耗电流。

发明内容

本发明实施例提供一种高压启动电路，适用于一集成电路。该集成电路包含有一高压接脚以及一操作电源接脚，该操作电源接脚可连接至一操作电源电容。该高压启动电路包含有一充电NMOS晶体管、一耐超高压晶体管、以及一反向器。该充电NMOS晶体管具有一第一栅极。该耐超高压晶体管，可耐受超过400V的一输入电压，该耐超高压晶体管与该充电NMOS通过一连接点串联于该高压接脚与该操作电源接脚之间。该反向器具有一上拉电路，受控于一充电停止信号，用以拉高该第一栅极的一第一栅电压，连接于该第一栅极与该连接点之间。该反向器具有一下拉电路，受控于该充电停止信号，用以拉低该第一栅极的该第一栅电压。当该充电停止信号禁能时，该充电停止信号使该上拉电路耦接该第一栅极至该连接点，该下拉电路呈现一断路，因而一充电电流可由该高压接脚流经该耐超高压晶体管与该充电NMOS，对该操作电源电容充电。当该充电停止信号致能时，该充电停止信号使该上拉电路呈现一断路，该下拉电路拉低该第一栅电压，使该充电NMOS关闭，该充电电流消失。

本发明实施例提供一高压充电控制方法，适用于一高压启动电路。该高压启动电路包含有一耐超高压晶体管以及一充电NMOS晶体管，该充电NMOS晶体管具有一第一栅极。该耐超高压晶体管可耐受超过400V的一输入电压。该耐超高压晶体管与该充电NMOS通过一连接点串联于一高压接脚与一操作电源接脚之间。该高压充电控制方法包含有：使该连接点耦接至该第一栅极，以开启该充电NMOS，因此，一充电电流可由该高压接脚流经该耐超高压晶体管与该充电NMOS，对该操作电源电容充电；以及，使该第一栅极解耦于该连接点，并拉低该第一栅极的该第一栅电压，以关闭该充电NMOS，使该充电电流消失。

附图说明

图1为一习知的交流转直流返驰式电源转换器。

图2显示一种电源控制器。

图3至图6为依据本发明所实施的4种电源控制器。

符号说明

10 电源转换器

11 抑制器

12、12a、12b、12c、12d、12e 电源控制器

14 负载

15 高压启动控制器

18、18a、18b、18c、18d、18e 高压启动电路

20 反向器

22 上拉电路

24 下拉电路

26 定电流控制电路

30 反向器

32 上拉电路

34 下拉电路

AUX 辅助绕组

C1 操作电源电容

D1 二极管

GD 驱动接脚

GND 接地接脚

HV 高压接脚

I_CHG 充电电流

J_HV、J_C、J_HV2 JFET

MN 功率开关

N_CHG、N_CC、N_INV、N_D NMOS

NS1、NS2、NS3 连接点

P_INV PMOS

PRM 主绕组

R_CC、R_H、R_S 电阻

SEC 次绕组

S_NCHG 充电停止信号

V_CC 操作电源电压

VCC 操作电源接脚

V_g 闸电压

V_LINE 线电压

V_O 输出电源

具体实施方式

在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的组件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的组件将不再重述。

图2显示一种电源控制器12a，为一集成电路，具有高压启动电路18a以及一高压启动控制器15。高压启动电路18a包含有一JFET J_HV、电阻R_H与R_CC、NMOS N_CHG、N_CC与N_INV、二极管D1，彼此的电性连接如同图2所示。JFET J_HV为一耐超高压晶体管，可耐受超过400V的一输入电压。如同图2所示，JFET J_HV的栅极，也就是控制端，直接连接到一接地线。高压启动控制器15以操作电源电压V_CC作为操作电源，同时侦测操作电源电压V_CC。

当高压启动控制器15发现操作电源电压V_CC低于一预设的下限电压V_BTM(譬如10V)时，高压启动控制器15使充电停止信号S_NCHG禁能，其逻辑电压电平大约为0V，使得NMOS N_INV关闭，NMOS N_CHG开启。因此，充电电流I_CHG从图1中线电压V_LINE开始，流经电阻R_S、图2中的高压接脚HV、JFET J_HV、NMOS N_CHG、电阻R_CC、二极管D1、以及操作电源接脚VCC，对图1中的操作电源电容C1充电。这样的动作称为高压充电。因此，操作电源电压V_CC随着时间渐渐地上升。

当高压启动控制器15发现操作电源电压V_CC超过于一预设的上限电压V_TOP(譬如20V)时，高压启动控制器15使充电停止信号S_NCHG致能，其逻辑电压电平大约为5V，使得NMOSN_INV开启。开启的NMOS N_INV拉低了NMOS N_CHG的栅电压V_g，使得NMOS N_CHG关闭。因此，充电电流I_CHG消失。高压充电停止。

高压启动电路18a的设计，需要考虑两个点：充电开始的反应速度与高压充电停止后的电流损耗。

为了让高压启动电路18a在充电停止信号S_NCHG禁能时，能快速地开始进行高压充电，电阻R_H需要小。如此，流经电阻R_H的电流I_H才能够使得NMOS N_INV的栅电压V_g快速的上升，使得NMOS N_INV快速地被开启，进行高压充电。

但是，为了降低高压充电停止后的电流损耗，电阻R_H需要大。当充电停止信号S_NCHG致能时，开启的JFET J_HV、电阻R_H、以及NMOS N_INV提供了一漏电路径，造成电流损耗。这个漏电路径中，电阻R_H大，电流I_H小，电流损耗就小。

从以上分析可知，图2中的电阻R_H的选择将无法两全其美，不是降低了充电开始的反应速度，不然就是增加了对高压充电停止后的电流损耗。

图3显示了依据本发明所实施的一种电源控制器12b。在一实施例中，为一集成电路，可以取代图1中的电源控制器12。电源控制器12b具有高压启动电路18b以及一高压启动控制器15。高压启动电路18b包含有一JFET J_HV、J_C、NMOS N_CHG、N_D与N_INV、PMOS P_INV、以及二极管D1，彼此的电性连接如同图3所示。JFET J_HV与该NMOS N_CHG通过连接点NS1串联于高压接脚HV与操作电源接脚VCC之间。高压启动控制器15以操作电源电压V_CC作为操作电源，同时侦测操作电源电压V_CC。跟图2不同的，在图3中，JFETJ_HV的栅极，也就是控制端，连接到JFET J_C的栅极，以及NMOS N_CHG的栅极。

NMOS N_INV、JFET J_C、以及PMOS P_INV一起，可以视为一反向器20，其接收充电停止信号S_NCHG，用以控制NMOS N_CHG的栅极。JFET J_C以及PMOS P_INV可以视为一上拉电路22，用以拉高NMOS N_CHG的栅极的电压V_g。NMOS N_INV可以视为一下拉电路24，用以拉低NMOS N_CHG的栅极的栅电压V_g。

NMOS N_D可以视为一二极管，逆向的连接于连接点NS1与NMOS N_CHG的栅极之间。NMOS N_D的漏电流，可以些许地提供上拉栅电压V_g的能力。在一些实施例中，NMOS N_D可以省略。

在图3的实施例中，JFET J_HV与J_C的临界电压V_TH-HV与V_TH-C大约分别是20V与5V。高压启动电路18b中所有的NMOS与PMOS都是高压组件，最大耐受跨压为30V。PMOS P_INV具有一独立的N型阱，其没有跟电源控制器12b其他的N型阱相电连接。如同图3所示，PMOS P_INV的N型阱，作为基极，短路到PMOS P_INV的源极，也就是连接点NS2。

在图3中，当高压启动控制器15发现操作电源电压V_CC低于一预设的下限电压V_BTM(譬如10V)时，高压启动控制器15使充电停止信号S_NCHG禁能，其逻辑电压电平大约为0V，使得NMOS N_INV关闭，PMOS P_INV开启。此时，PMOS P_INV短路了JFET J_C的栅极与源极，所以JFET J_C处以开启状态。开启的PMOS P_INV与JFET J_C使得上拉电路22耦接NMOS N_CHG的栅极至连接点NS1，因此NMOS N_CHG开启。下拉电路24呈现一断路。充电电流I_CHG从图1中线电压V_LINE开始，流经电阻R_S、图3中的高压接脚HV、JFET J_HV、NMOSN_CHG、二极管D1、以及操作电源接脚VCC，对图1中的操作电源电容C1充电，进行高压充电。因此，操作电源电压V_CC随着时间渐渐地上升。

在图3中，当高压启动控制器15发现操作电源电压V_CC超过于一预设的上限电压V_TOP(譬如20V)时，高压启动控制器15使充电停止信号S_NCHG致能，其逻辑电压电平大约为5V，使得NMOS N_INV开启，也降低了流经PMOSP_INV的电流。栅电压V_g随之下降。下降的栅电压V_g可以关闭NMOS N_CHG。因此，充电电流I_CHG消失。高压充电停止。

NMOS N_CHG的开关大致决定了充电电流I_CHG的存在或是消失，可以视为一充电NMOS晶体管。

当充电停止信号S_NCHG致能，高压充电停止时，高压启动电路18b几乎没有电流损耗。当高压充电停止时，连接点NS1的电压大约会维持在20V，介于JFET J_C与PMOS P_INV之间的连接点NS2的电压大约会维持在5V。JFET J_C使得连接点NS2的电压不大于PMOS P_INV的栅电压。JFET J_HV、J_C与PMOSP_INV都关闭，上拉电路22呈现一断路。N_CHG的栅极解耦于连接点NS1。NMOSN_INV开启，下拉电路24将栅电压V_g拉下到约0V。关闭的JFET J_HV就可以证明图3中，在高压充电停止时，高压启动电路18b除了被关闭组件本身的漏电流之外，几乎没有电流损耗。

图3中，当充电停止信号S_NCHG由致能转变成禁能时，NMOS N_INV-可以快速地关闭，PMOS P_INV快速地开启。随后JFET J_C快速地开启，使得JFET J_HV与NMOS N_CHG接着开启，产生充电电流I_CHG，进行高压充电。因此，只要PMOS P_INV与JFET J_C在开启时的驱动电流够大，充电开始的反应速度就可以非常的快。

从以上分析可知，要增加高压启动电路18b充电开始的反应速度，只要提高PMOSP_INV与JFET J_C在开启时的驱动电流。而且，高压启动电路18b在高压充电停止后的电流损耗，几乎就是0，跟充电开始的反应速度无关。因此，高压启动电路18b可以同时具有高反应速度与低电流损耗两种优点，非常适用于现今的高压启动电路设计。

图4显示了依据本发明所实施的一种电源控制器12c，其为图3中的电源控制器12b修改加上图2中的NMOS N_CC与电阻R_CC。图4中，NMOS N_CC与电阻R_CC一起可以视为一定电流控制电路26，连接于NMOS N_CHG与操作电源接脚VCC之间。定电流控制电路26可以限制充电电流I_CHG的值，使其大约不大于NMOS N_CC的临界电压对电阻R_CC的电阻值的比值。高压启动电路18c一样也可以有高反应速度与低电流损耗两种优点。

图5显示了依据本发明所实施的一种电源控制器12d，为一集成电路，其具有高压启动电路18d以及一高压启动控制器15。高压启动电路18d包含有一JFET J_HV2、NMOS N_CHG、N_D与N_INV、PMOS P_INV、以及二极管D1，彼此的电性连接如同图5所示。JFET J_HV与该NMOS N_CHG通过连接点NS3串联于高压接脚HV与操作电源接脚VCC之间。高压启动控制器15以操作电源电压V_CC作为操作电源，同时侦测操作电源电压V_CC。图5与图3、图4之间相似或是相同之处，可以通过先前的解说而得知，不再累述。

NMOS N_INV以及PMOS P_INV一起，可以视为一反向器30，其接收充电停止信号S_NCHG，用以控制NMOS N_CHG的栅极。PMOS P_INV可以视为一上拉电路32，用以拉高NMOS N_CHG的栅极的栅电压V_g。NMOS N_INV可以视为一下拉电路34，用以拉低NMOS N_CHG的栅极的栅电压V_g。

在图5的实施例中，JFET J_HV2为一耐超高压晶体管，可耐受超过400V的一输入电压。JFET J_HV2的临界电压V_TH-HV大约是5V。高压启动电路18d中所有的NMOS与PMOS都是高压组件，最大耐受跨压为30V。

在图5中，当充电停止信号S_NCHG禁能时，其逻辑电压电平大约为0V，NMOS N_INV关闭，PMOS P_INV开启。开启的PMOS P_INV使得上拉电路32耦接NMOS N_CHG的栅极至连接点NS3，下拉电路24呈现一断路，因此NMOS N_CHG开启。JFET J_HV2的源极连接到自己的栅极，所以JFET J_HV2开启。充电电流I_CHG从图1中线电压V_LINE开始，流经电阻R_S、图5中的高压接脚HV、JFET J_HV、NMOSN_CHG、二极管D1、以及操作电源接脚VCC，对图1中的操作电源电容C1充电，进行高压充电。因此，操作电源电压V_CC随着时间渐渐地上升。

当图5中的充电停止信号S_NCHG致能时，其逻辑电压电平大约为5V，NMOS N_INV开启，流经PMOS P_INV的电流降低。栅电压V_g随之下降。下降的栅电压V_g可以关闭NMOS N_CHG。因此，充电电流I_CHG消失。高压充电停止。

当图5中的充电停止信号S_NCHG致能，高压充电停止时，高压启动电路18b几乎没有电流损耗。当高压充电停止时，连接点NS3的电压大约会维持在5V，因此，JFET J_HV2与PMOSP_INV都关闭，NMOS N_INV开启。上拉电路32呈现一断路，使NMOS N_CHG的栅极解耦于连接点NS3。下拉电路34将栅电压V_g拉下到约0V。关闭的JFET J_HV2、NMOS N_CHG、PMOS P_INV可以证明图3中，在高压充电停止时，高压启动电路18d除了被关闭组件本身的漏电流之外，几乎没有电流损耗。

要增加高压启动电路18d充电开始的反应速度，只要提高PMOS P_INV在开启时的驱动电流。高压启动电路18d在高压充电停止后的电流损耗，几乎就是0，跟充电开始的反应速度无关。因此，跟高压启动电路18a与18b类似的，高压启动电路18d可以同时具有高反应速度与低电流损耗两种优点。

图6显示了依据本发明所实施的一种电源控制器12e，其为图5中的电源控制器12d修改加上图2中的NMOS N_CC与电阻R_CC。图6中的高压启动电路18e一样也可以有高反应速度与低电流损耗两种优点。

以上实施例以返驰式电源转换器作为应用的例子，但本发明并不限于此。本发明也可适用于其他的需要高压启动或是高压充电的应用。举例来说，本发明也可适用于升压器、降压器、LLC谐振电源转换器等等。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种高压启动电路，适用于一集成电路，所述集成电路包含有一高压接脚以及一操作电源接脚，所述操作电源接脚连接至一操作电源电容，所述高压启动电路包含有：

一充电NMOS晶体管，具有一第一栅极；

一耐超高压晶体管，可耐受超过400V的一输入电压，所述耐超高压晶体管与所述充电NMOS通过一连接点串联于所述高压接脚与所述操作电源接脚之间；以及

一反向器，接收一充电停止信号，用以控制所述第一栅极，包含有：

一上拉电路，受控于所述充电停止信号，用以拉高所述第一栅极的一第一栅电压，连接于所述第一栅极与所述连接点之间；以及

一下拉电路，受控于所述充电停止信号，用以拉低所述第一栅极的所述第一栅电压；

其中，当所述充电停止信号禁能时，所述充电停止信号使所述上拉电路耦接所述第一栅极至所述连接点，所述下拉电路呈现一断路，因而一充电电流可由所述高压接脚流经所述耐超高压晶体管与所述充电NMOS，对所述操作电源电容充电；

当所述充电停止信号致能时，所述充电停止信号使所述上拉电路呈现一断路，所述下拉电路拉低所述第一栅电压，使所述充电NMOS关闭，所述充电电流消失，

其中，所述上拉电路包含有一PMOS晶体管，连接于所述第一栅极与所述连接点之间；

所述下拉电路包含有一NMOS晶体管，连接于所述第一栅极与接地线之间，受控于所述充电停止信号。

2.如权利要求1所述的高压启动电路，其中，所述上拉电路还包含有一JFET，连接于所述PMOS晶体管与所述连接点之间。

3.如权利要求2所述的高压启动电路，其中，所述JFET具有一控制端，耦接至所述第一栅极。

4.如权利要求2所述的高压启动电路，其中，所述JFET的一临界电压等于所述充电停止信号致能的一逻辑电压电平。

5.如权利要求1所述的高压启动电路，其中，所述PMOS晶体管具有一独立的N型阱区，短路至所述PMOS晶体管的一源极。

6.如权利要求1所述的高压启动电路，其中，所述耐超高压晶体管具有一控制端，耦接至所述第一栅极。

7.如权利要求1所述的高压启动电路，还包含有：

一定电流控制电路，连接于所述充电NMOS晶体管与所述操作电源接脚之间，用以使所述充电电流不超过一定值。

8.一种高压充电控制方法，适用于一高压启动电路，所述高压启动电路包含有一耐超高压晶体管以及一充电NMOS晶体管，所述充电NMOS晶体管具有一第一栅极，所述耐超高压晶体管可耐受超过400V的一输入电压，所述耐超高压晶体管与所述充电NMOS通过一连接点串联于一高压接脚与一操作电源接脚之间，所述高压启动电路还包括有一反向器，接收一充电停止信号，用以控制所述第一栅极，包含有：一上拉电路，受控于所述充电停止信号，用以拉高所述第一栅极的一第一栅电压，连接于所述第一栅极与所述连接点之间；以及一下拉电路，受控于所述充电停止信号，用以拉低所述第一栅极的所述第一栅电压，其中，所述上拉电路包含有一PMOS晶体管，连接于所述第一栅极与所述连接点之间，所述下拉电路包含有一NMOS晶体管，连接于所述第一栅极与接地线之间，受控于所述充电停止信号，

所述高压充电控制方法包含有：

使所述连接点耦接至所述第一栅极，以开启所述充电NMOS，因此，一充电电流可由所述高压接脚流经所述耐超高压晶体管与所述充电NMOS，对所述操作电源电容充电；以及

使所述第一栅极解耦于所述连接点，并拉低所述第一栅极的所述第一栅电压，以关闭所述充电NMOS，使所述充电电流消失。

9.如权利要求8所述的高压充电控制方法，其中，所述耐超高压晶体管具有一控制端，耦接至所述第一栅极。

10.如权利要求8所述的高压充电控制方法，还包含有：

当所述充电NMOS关闭时，使所述PMOS晶体管的一源极的一源电压不高于所述PMOS晶体管的一栅极的一栅电压。

11.如权利要求10所述的高压充电控制方法，还包含有：

提供一JFET，连接于所述PMOS晶体管与所述连接点之间；以及

耦接所述JFET的一控制端至所述第一栅极。