CN109417040A - 基片检查装置 - Google Patents

基片检查装置 Download PDF

Info

Publication number
CN109417040A
CN109417040A CN201780039483.8A CN201780039483A CN109417040A CN 109417040 A CN109417040 A CN 109417040A CN 201780039483 A CN201780039483 A CN 201780039483A CN 109417040 A CN109417040 A CN 109417040A
Authority
CN
China
Prior art keywords
wlslt
substrate
instruction
semiconductor devices
pkgslt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780039483.8A
Other languages
English (en)
Inventor
杉山克昌
三井淳夫
小菅丰
成川健
成川健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109417040A publication Critical patent/CN109417040A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • G01R31/287Procedures; Software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供能一种够防止在不将半导体器件从基片切下而对其进行检查时用户的便利性下降的基片检查装置。与控制PKGSLT装置(28)的用户控制器(29)连接的、无需将形成于晶片(W)的半导体器件从晶片(W)切下就能够对其进行检查的WLSLT装置(10)具有测试程序引擎(27),该测试程序引擎(27)将遵从PKGSLT装置(28)所特有的指令协议的指令转换为遵从WLSLT装置(10)所特有的指令协议的指令。

Description

基片检查装置
技术领域
本发明涉及一种无需将形成于基片上的半导体器件从该基片切下就能够对其进行检查的基片检查装置。
背景技术
已知有在再现将作为成品的半导体器件的封装安装于主板(mother board)的环境的状态(以下称为“安装环境”)下对其进行检查的封装系统级测试装置(以下称为“PKGSLT装置”)。PKGSLT装置也被称为处理装置(handler),其逐个拾取收纳于托盘(tray)的多个封装并安装于插口(socket),检查各封装的电特性。通常,为了更容易亲自进行检查内容的变更或设定,PKGSLT装置的用户使用软件和/或硬件构建与PKGSLT装置对应的控制器。
然而,为了在半导体器件的制造工序的早期阶段发现缺陷等,开发了用于无需将形成于作为基片的半导体晶片(下面,仅称为“晶片”)的半导体器件从该晶片切下就能够对其进行检查的基片检查装置,即探测器(prober)。
探测器包括:探针卡,其具有多个针(pin)状的探针;用于载置晶片的载置台,其能够上下左右移动;和检查电路,其用于再现安装封装的电路结构,例如主板的电路结构,使探针卡的各探针与半导体器件所具有的电极焊盘、焊料凸点接触,使来自半导体器件的信号传递到检查电路以在安装环境下检查半导体器件的电特性(例如,参照专利文献1)。另外,像这样的不将半导体器件从晶片切下而在安装环境下对其进行检查的探测器被称为晶片级系统级测试装置(以下称为“WLSLT装置”)。
现有技术文献
专利文献
专利文献1:日本国特开2015-84398号公报
发明内容
发明要解决的技术问题
然而,PKGSLT装置的用户在使用WLSLT装置时,由于PKGSLT装置所特有的指令协议与WLSLT装置所特有的指令协议不同,因此为了亲自进行WLSLT装置中的检查内容的变更、设定,需要在与PKGSLT装置对应的控制器之外构建其他的控制器(与WLSLT装置对应的控制器),存在用户的便利性下降这样的问题。
本发明的目的在于提供一种基片检查装置,其能够防止在不将半导体器件从基片切下而对该半导体器件进行检查时用户的便利性下降。
用于解决技术问题的技术方案
为了达成上述目的,依照本发明,提供一种基片检查装置,其是与用户预先使用的控制器连接的、无需将形成于基片的半导体器件从该基片切下就能够对其进行检查的基片检查装置,该基片检查装置具有能够将遵从所述控制器所特有的指令协议的指令转换为遵从所述基片检查装置所特有的指令协议的指令的转换部。
发明效果
依照本发明,遵从用户预先使用的控制器所特有的指令协议的指令,被转换为遵从无需将形成于基片的半导体器件从该基片切下就能够对其进行检查的基片检查装置所特有的指令协议的指令,因此,用户不需要在预先使用的控制器之外构建其他的控制器,使用该控制器就能够控制基片检查装置。因此,能够防止在不将半导体器件从基片切下而对其进行检查时用户的便利性下降的情况。
附图说明
图1是用于概略地说明作为本发明的实施方式的基片检查装置的WLSLT装置的构成的立体图。
图2是用于概略地说明图1的WLSLT装置的构成的主视图。
图3是概略地表示图1的WLSLT装置所具有的探针卡的构成的主视图。
图4是表示PKGSLT装置与用户控制器的关系的框图。
图5是表示本发明的实施方式的WLSLT装置与用户控制器的关系的框图。
具体实施方式
下面,参照附图,对本发明的实施方式进行说明。
图1是用于概略地说明作为本实施方式的基片检查装置的WLSLT装置的构成的立体图,图2是其主视图。图2的局部以截面图形式绘制,示出了内置于后述的主体12、装载器(loader)13和测试盒14的构成要素。
在图1和图2中,WLSLT装置10包括:内置有用于载置晶片W的载置台11的主体12;与该主体12相邻配置的装载器13;和以覆盖主体12的方式配置的测试盒14,对形成于晶片W的DUT(Device Under Test,被测试器件)即半导体器件的电特性进行检查。主体12呈内部空洞的壳体形状,在该内部除了配置有上述载置台11之外,还以与该载置台11相对的方式配置有探针卡15,探针卡15与晶片W相对。探针卡15包括:板状的卡板16;和配置于卡板16的与晶片W相对的下表面的探针头17。如图3所示,探针头17具有与晶片W的半导体器件的电极焊盘、焊料凸点对应的多个针状的探针18。
晶片W以相对于载置台11的相对位置不偏移的方式固定在该载置台11上,载置台11能够沿着水平方向和上下方向移动,调整探针卡15与晶片W的相对位置使半导体器件的电极焊盘、焊料凸点与探针头17的各探针18接触。装载器13从作为运送容器的FOUP(杯,未图示)将形成有半导体器件的晶片W取出并载置于主体12内部的载置台11上,将进行了晶片级系统级测试的晶片W从载置台11除去而收纳入FOUP。
在探针卡15的卡板16上,形成有安装了作为从晶片W切下的成品的半导体器件即封装的电路结构,例如再现主板的电路结构的一部分的卡侧检查电路19(参照图3),该卡侧检查电路19与探针头17连接。在探针头17的各探针18与晶片W的半导体器件的电极焊盘、焊料凸点接触时,各探针18向半导体器件的电源供给电力,或者向卡侧检查电路19传递来自半导体器件的信号。
测试盒14包括:作为配线的电线(harness)20;检查控制单元、存储单元(均未图示);和测试板22,其形成有能够再现主板的电路结构的一部分的盒侧检查电路21。电线20连接测试盒14的测试板22与探针卡15的卡板16,将来自卡侧检查电路19的信号传递至盒侧检查电路21。在WLSLT装置10中,通过更换测试盒14所具有的测试板22,能够再现多种主板的电路结构的一部分。
装载器13内置有由电源、控制器和简单的检测模块构成的基本单元(base unit)23。基本单元23由配线24与盒侧检查电路21连接,控制器向盒侧检查电路21指示开始检查半导体器件的电特性。在如上所述,WLSLT装置10中,形成于卡板16上的卡侧检查电路19和形成于测试板22上的盒侧检查电路21各自用于再现主板的电路结构的一部分,而基本单元23用于再现各种主板共有的电路结构。因此,卡板16、测试板22和基本单元23协同再现安装有封装的主板整体。换言之,卡板16、测试板22和基本单元23再现封装安装于主板的环境即实际安装环境。
在WLSLT装置10中,在进行半导体器件的电特性的检查时,例如盒侧检查电路21的检查控制单元向卡侧检查电路19发送数据,之后,基于来自卡侧检查电路19的电信号判断与半导体器件连接的卡侧检查电路19是否正确地处理了被发送的数据。此外,在WLSLT装置10中,测试盒14的测试板22与探针卡15的卡板16由电线20连接在一起,而在测试盒14的底面设置有与卡板16相应大小的底面口25,测试板22与卡板16相对。由此,能够将测试板22与卡板16靠近地配置,能够尽可能缩短电线20。其结果是,在晶片级系统级测试中,能够尽可能抑制电线20长度的影响,例如配线电容的变化的影响,能够在与作为具有功能扩展卡或主板的实际设备的计算机的工作环境极其相近的安装环境下进行晶片级系统级测试。
另外,WLSLT装置10包括控制该WLSLT装置10的各构成要素的动作的控制部26。控制部26包括内存、CPU等,构成用于执行各种程序的后述的测试程序引擎27(转换部)。
图4是表示PKGSLT装置与用户控制器的关系的框图。此外,PKGSLT装置通常内置有配置有插口(其安装有测试板、作为DUT的封装)的测试部位(test site),但为了便于说明,在图4中分开绘制PKGSLT装置和测试部位。
在图4中,PKGSLT装置28与用户控制器29连接。用户控制器29是PKGSLT装置28所特有的,使用软件、硬件构建而成。另外,用户控制器29由用户构建,但也可以由PKGSLT装置28的供应商来构建。
用户在用户控制器29进行封装的检查内容的变更、设定,用户控制器29与封装的检查内容的变更、设定对应地向PKGSLT装置28发送各种指令,由此来控制PKGSLT装置28。用户控制器29发送的各种指令是遵从PKGSLT装置28所特有的指令协议的指令。另外,如上所述,用户控制器29是依照PKGSLT装置28构建的,因此,也可以说用户控制器29发送的各种指令是遵从用户控制器29所特有的指令协议的指令。从用户控制器29收到了各种指令的PKGSLT装置28,按照该指令在测试部位30拾取各DUT(封装)31并将其安装到插口(未图示),进行各DUT31的电特性的检查。插口安装于测试板32,将来自各DUT31的信号传递到测试板32的检查电路(未图示)。此外,测试板32与用户控制器29直接连接,用户控制器29通过直接向测试板32发送各种指令来控制测试板32。
然而,在使用PKGSLT装置28的用户使用WLSLT装置10时,由于PKGSLT装置28所特有的指令协议与WLSLT装置10所特有的指令协议不同,因此即使用户控制器29与WLSLT装置10连接,用户也无法使用用户控制器29来控制WLSLT装置10。在本实施方式中,为应对该情况,WLSLT装置10具有测试程序引擎27。
图5是表示本实施方式的WLSLT装置与用户控制器的关系的框图。WLSLT装置10例如内置有测试部位33,其配置有测试板22和探针卡15,该探针卡15具有与作为形成于晶片W的DUT的各半导体器件接触的探针18,不过为了便于说明,图5也与图4同样将WLSLT装置10和测试部位33分开绘制。
在图5中,WLSLT装置10与用户控制器29连接,如上所述,WLSLT装置10具有测试程序引擎27。测试程序引擎27是能够在WLSLT装置10中执行各种程序的引擎,用户能够通过将所需的程序加载到测试程序引擎27以在WLSLT装置10实现所需的功能。在本实施方式中,向测试程序引擎27加载指令转换程序。指令转换程序是将遵从PKGSLT装置28所特有的指令协议的指令转换为遵从WLSLT装置10所特有的指令协议的指令的程序,加载了指令转换程序的测试程序引擎27能够作为指令转换部发挥作用。
具体而言,当用户在用户控制器29进行半导体器件的检查内容的变更和/或设定时,用户控制器29与半导体器件的检查内容的变更和/或设定对应地向WLSLT装置10发送遵从PKGSLT装置28所特有的指令协议的各种指令。此时,作为被发送的指令,例如为如下指令:表示开始对各个DUT(半导体器件)34检测电特性的个别检测开始指令;表示判断是否对各DUT34执行了电特性检测的全体排除指令;将特定的DUT34从电特性的检测对象排除的个别排除指令;设定成为检测对象的各半导体器件的全体设定指令;个别指定成为电特性的检测对象的DUT34的个别设定指令;表示打开或关闭各个DUT34的电源的个别电源控制指令;和表示对各DUT34、卡板16的卡侧检查电路19和/或测试板22的盒侧检查电路21,将它们的电源打开或将该电源关闭的全体电源控制指令。
在从用户控制器29接收到了各种指令的WLSLT装置10中,测试程序引擎27在解释了遵从PKGSLT装置28所特有的指令协议的各种指令的基础上将其转换为遵从WLSLT装置10所特有的指令协议的各种指令,控制部26根据转换后的各种指令,在测试部位33使探针卡15的各探针18与各DUT34接触,进行各DUT34的电特性的检查。此外,与PKGSLT装置28同样,在WLSLT装置10中,测试板22与用户控制器29直接连接,用户控制器29通过向测试板22直接发送各种指令来控制测试板22。
另外,WLSLT装置10包括能够由用户构建测试程序的界面(interface),例如PC部(未图示)。用户能够在PC部构建指令转换程序,但也可以在WLSLT装置10出货前由供应商构建指令转换程序,预先在控制部26的内存中存储指令转换程序。而且,测试程序引擎27能够执行各种程序,因此,在实施半导体器件的检查前,例如能够执行用于确认是否能够实施变更了内容的半导体器件的检查的测试程序。由此,用户能够不使用其他装置,而使用检查实际上变更了内容的半导体器件的WLSLT装置10,来执行能否实施变更了内容的半导体器件的检查的确认,能够无需考虑在测试程序的调试作业中装置的差异,能够提高该调试作业的效率。
依照本实施方式,能够通过测试程序引擎27将遵从PKGSLT装置28(用户控制器29)所特有的指令协议的指令转换为遵从WLSLT装置10所特有的指令协议的指令,因此,在使用WLSLT装置10时,不需要在用户控制器29之外构建其他的用户控制器29,能够使用用户控制器29来控制WLSLT装置10。因此,能够防止当不将半导体器件从晶片W切下而对其进行检查时用户的便利性下降的情况。此外,由于能够由同一个用户控制器29来控制PKGSLT装置28和WLSLT装置10,因此用户能够在未意识到PKGSLT装置28与WLSLT装置10的差异的情况下使用任意装置,由此,能够提高用户的便利性。
进一步,在本实施方式中,将遵从PKGSLT装置28所特有的指令协议的指令转换为遵从WLSLT装置10所特有的指令协议的指令的功能,能够通过向测试程序引擎27加载指令转换程序而得以实现。即,不需要为实现转换指令的功能而准备新的硬件,能够防止在WLSLT装置10中产生无用的成本和结构的复杂化。
以上,使用上述实施方式对本发明进行了说明,但本发明不限于上述实施方式。
例如,上述测试程序引擎27能够实现将遵从PKGSLT装置28所特有的指令协议的指令转换为遵从WLSLT装置10所特有的指令协议的指令的功能,但也可以通过变更指令转换程序,例如实现将遵从其他供应商的WLSLT装置所特有的指令协议的指令转换为遵从WLSLT装置10所特有的指令协议的指令的功能。由此,能够使用同一个用户控制器来控制其他供应商的WLSLT装置和WLSLT装置10,因此,能够使用户在不会意识到WLSLT装置的供应商的区别的情况下使用任意的装置。
此外,卡侧检查电路19、盒侧检查电路21再现了主板的电路结构的一部分,但卡侧检查电路19、盒侧检查电路21再现的电路结构不限于主板的电路结构。即,卡侧检查电路19、盒侧检查电路21再现的电路结构是安装有半导体器件的电路结构即可。此外,对半导体器件的构成未作特别限定,例如在卡侧检查电路19再现的电路结构为扩展卡的电路结构的情况下,半导体器件可以是MPU(Main Processing Unit,主处理器),在卡侧检查电路19、盒侧检查电路21再现的电路结构如上所述为主板的电路结构时,半导体器件可以是DRAM(动态随机存取存储器)、APU(Accelerated Processing Unit,加速处理器)、GPU(GraphicsProcessing Unit,图像处理器),在卡侧检查电路19、盒侧检查电路21再现的电路结构为电视的电路结构时,半导体器件可以是RF调谐器。
此外,通过如下方式也能够达成本发明的目的:向控制部26供给记录了能够实现上述实施方式的功能的软件程序代码的存储介质,该控制部26的CPU读取并执行存储于存储介质的程序代码。
在该情况下,从存储介质读取的程序代码自身能够实现上述实施方式的功能,程序代码及存储有该程序代码的存储介质构成本发明。
另外,作为用于供给程序代码的存储介质,只要是例如RAM(随机存取存储器)、NV-RAM(非易失性随机存取存储器)、Floppy(注册商标)Disk(软盘)、硬盘、磁光盘、CD-ROM(只读光盘)、CD-R(刻录光盘)、CD-RW(可擦写光盘)、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等光盘、磁带、非易失性的内存卡、其他ROM等能够存储上述程序代码的存储介质即可。或者上述程序代码也可以通过从与因特网、商用网络或本地局域网络等连接的未图示的其他计算机、数据库等下载而被供给到控制部26。
此外,本发明不仅包括通过CPU执行读取的程序代码而实现上述实施方式的功能,还包括基于该程序代码的指示,在CPU上运转的OS(操作系统)等进行一部分或全部实际处理,通过该处理来实现上述实施方式的功能的情况。
本发明还包括如下情况:在从存储介质读取的程序代码被写入与控制部26连接的功能扩展卡或功能扩展单元所具有的内存后,基于该程序代码的指示,该功能扩展卡或功能扩展单元所具有的CPU等进行一部分或全部实际处理,通过该处理实现上述实施方式的功能。
上述程序代码的形式可以包括对象代码(object code)、由解释程序(interpreter)执行的程序代码、向OS供给的脚本数据(script data)等形式。
本申请基于2016年6月28日申请的日本申请第2016-127743号主张优先权,本申请援引该日本申请所记载的全部内容。
附图标记说明
W 晶片
10 WLSLT装置
26 控制部
27 测试程序引擎
28 PKGSLT装置。

Claims (4)

1.一种基片检查装置,其与用户预先使用的控制器连接,无需将形成于基片的半导体器件从该基片切下就能够对其进行检查,
所述基片检查装置特征在于:
具有转换部,其用于将遵从所述控制器所特有的指令协议的指令转换为遵从所述基片检查装置所特有的指令协议的指令。
2.如权利要求1所述的基片检查装置,其特征在于:
所述控制器是用于控制封装检查装置的控制器,其中,所述封装检查装置检查作为成品的半导体器件的封装。
3.如权利要求1或2所述的基片检查装置,其特征在于:
具有用于执行程序的程序引擎,
通过向所述程序引擎加载所述指令的转换用程序,来实现所述转换部。
4.如权利要求3所述的基片检查装置,其特征在于:
所述程序引擎具有所述基片检查装置的控制功能和执行测试程序的测试程序执行功能。
CN201780039483.8A 2016-06-28 2017-04-20 基片检查装置 Pending CN109417040A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-127743 2016-06-28
JP2016127743A JP6670691B2 (ja) 2016-06-28 2016-06-28 基板検査装置
PCT/JP2017/016646 WO2018003270A1 (ja) 2016-06-28 2017-04-20 基板検査装置

Publications (1)

Publication Number Publication Date
CN109417040A true CN109417040A (zh) 2019-03-01

Family

ID=60786536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780039483.8A Pending CN109417040A (zh) 2016-06-28 2017-04-20 基片检查装置

Country Status (6)

Country Link
US (1) US20190128952A1 (zh)
JP (1) JP6670691B2 (zh)
KR (1) KR102125342B1 (zh)
CN (1) CN109417040A (zh)
TW (1) TWI726114B (zh)
WO (1) WO2018003270A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465436A (zh) * 2013-09-17 2015-03-25 东京毅力科创株式会社 衬底检查装置
CN104950235A (zh) * 2014-03-27 2015-09-30 东京毅力科创株式会社 基板检查装置
US20160161548A1 (en) * 2011-03-21 2016-06-09 Ridgetop Group, Inc. Programmable test structure for characterization of integrated circuit fabrication processes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310670A (ja) * 1999-04-27 2000-11-07 Ando Electric Co Ltd 集積回路試験システム
US7043391B2 (en) * 2001-02-16 2006-05-09 Shuji Miyazaki User interface for semiconductor evaluation device
JP2003240823A (ja) * 2002-02-15 2003-08-27 Mitsubishi Electric Corp プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体
JP5128069B2 (ja) * 2005-12-20 2013-01-23 株式会社ニコン 機能供給方法、露光方法及び装置、測定方法及び装置、機能供給システム、プログラム、並びに記録媒体
KR20120069404A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 테스터 및 이를 포함하는 테스트 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160161548A1 (en) * 2011-03-21 2016-06-09 Ridgetop Group, Inc. Programmable test structure for characterization of integrated circuit fabrication processes
CN104465436A (zh) * 2013-09-17 2015-03-25 东京毅力科创株式会社 衬底检查装置
CN104950235A (zh) * 2014-03-27 2015-09-30 东京毅力科创株式会社 基板检查装置

Also Published As

Publication number Publication date
WO2018003270A1 (ja) 2018-01-04
US20190128952A1 (en) 2019-05-02
KR102125342B1 (ko) 2020-06-22
TWI726114B (zh) 2021-05-01
KR20190012217A (ko) 2019-02-08
JP2018006407A (ja) 2018-01-11
JP6670691B2 (ja) 2020-03-25
TW201812946A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
KR101411565B1 (ko) 싱귤레이션된 다이를 테스트하는 장치 및 방법
Marinissen et al. A structured and scalable test access architecture for TSV-based 3D stacked ICs
US9557366B2 (en) Tester to simultaneously test different types of semiconductor devices and test system including the same
US20080169831A1 (en) Batch-test system with a chip tray
JP6306389B2 (ja) 基板検査装置
CN116153384B (zh) 芯片测试装置
WO2018003269A1 (ja) 基板検査装置
KR102093573B1 (ko) 기판 검사 장치
CN109417040A (zh) 基片检查装置
WO2017130533A1 (ja) 基板検査装置及び基板検査方法
WO2017126210A1 (ja) 基板検査装置及びプログラム
TWI225307B (en) Automatic testing apparatus of semiconductor assembly device
JP2009229135A (ja) テストチップを備えたモジュール
TW201140084A (en) Memory die testing unit and testing system thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190301