CN109391356A - 编码方法、译码方法、编码装置和译码装置 - Google Patents

编码方法、译码方法、编码装置和译码装置 Download PDF

Info

Publication number
CN109391356A
CN109391356A CN201710687451.0A CN201710687451A CN109391356A CN 109391356 A CN109391356 A CN 109391356A CN 201710687451 A CN201710687451 A CN 201710687451A CN 109391356 A CN109391356 A CN 109391356A
Authority
CN
China
Prior art keywords
bit
encoding block
section
bit section
reference bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710687451.0A
Other languages
English (en)
Other versions
CN109391356B (zh
Inventor
原进宏
杨雷
吴晓薇
魏岳军
费永强
程型清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710687451.0A priority Critical patent/CN109391356B/zh
Publication of CN109391356A publication Critical patent/CN109391356A/zh
Application granted granted Critical
Publication of CN109391356B publication Critical patent/CN109391356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本申请提供了编码方法、译码方法、编码装置和译码装置，该编码方法包括：将待传输的传输块划分为N个比特段，N为大于1的整数；对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i‑1个比特段中除第i‑1个比特段的参考比特以外的部分或者全部比特。本申请实施例的编码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。

Description

编码方法、译码方法、编码装置和译码装置
技术领域
本申请涉及通信领域，并且更具体地，涉及编码方法、译码方法、编码装置和译码装置。
背景技术
目前长期演进(Long Term Evolution，LTE)标准中的混合自动重传请求(HybridAutomatic Repeat Request，HARQ)协议采用基于传输块(Transport Block，TB)的错误重传机制，即接收端使用1比特的信息向发送端反馈一个传输块的接收状态。如果一个传输块被完全正确接收，接收端向发送端发送确认反馈确认(Acknowledge，ACK)，告知该传输块被正确接收。如果一个传输块出现错误，接收端向发送端发送负反馈否定性确认(NegativeAcknowledge，NACK)，告知该传输块出错。由于1比特负反馈无法告知发送端关于错误编码块的任何信息，因此，无论一个传输块中有多少编码块(Code Block，CB)错误，整个传输块均需要重传。在5G蜂窝移动通信标准将支持的三大应用场景中，增强型移动互联网(Enhance Mobile Broadband，eMBB)拟支持高达10Gbps的信息速率。该应用场景中，一个传输块通常由数个至上百个编码块构成。由于任何编码块的错误都会导致整个传输块重传，这将导致现有LTE标准中基于传输块的混合自动重传请求协议效率低下，带来无线频谱和传输能量的浪费。
针对基于传输块的混合自动重传请求协议在大传输块下效率低下的问题，有研究提议改变现有LTE的反馈重传协议而采用基于编码块的混合自动重传请求协议。该协议中，当一个传输块不能被接收端完全正确译码时，接收端向发送端报告错误编码块的序号，发送端则只需要重新发送错误的编码块，但是，采用基于编码块的混合自动重传请求协议会提高上行信道资源占用率，同时，增加了反馈重传进行管理的复杂度。
针对传输块的高效传输，最有效的方法是采用足够长的信道编码，使每个传输块即是一个编码块。为了利用长信道编码的增益，同时保持较低的译码复杂度，人们提出了空间耦合码，如空间耦合低密度奇偶校验(Low Density Parity Check，LDPC)码和空间耦合Turbo码。现有终结空间耦合码的编码矩阵必须基于整个终结空间耦合码获取，不具有分块重复特性，也不具有稀疏特性，这导致其编码装置复杂度高，同时，现有终结空间耦合码采用滑窗译码算法，但译码窗口内的校验矩阵不具备时不变特性，从而导致译码装置复杂度高。
因此，如何在不改变现有LTE中基于传输块的混合自动重传请求协议的情况下，提高编码增益和保证编码具有简单的编码装置和译码装置结构，成为了一个亟待解决的问题。
发明内容
本申请提供一种信息耦合码的编码方法、译码方法、编码装置和译码装置，该信息耦合编码具有简单的编码装置和译码装置结构，同时，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
第一方面，提供了一种编码方法，该编码方法包括：将待传输的传输块划分为N个比特段，N为大于1的整数；对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；该i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，该i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。其中，该校验比特用于接收端进行译码纠错和/或检验译码是否正确。
本申请实施例的编码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
结合第一方面，在第一方面的第一种可能的实现方式中，该N个比特段中，至少有一个比特段的参考比特包括已知比特。
结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，该第i个编码块不包括该第i个比特段的参考比特；或者，该方法还包括：发送设备在执行上述编码方法后，在发送该第i个编码块时，该第i个比特段的参考比特不被发送。
结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，该第i个编码块包括该第i个比特段的除已知比特外的参考比特；或者，该方法还包括：发送设备在执行上述编码方法后，发送该第i个编码块；该i为大于1，且小于等于N的正整数，在该第i个编码块中，该第i-1个比特段的参考比特不被发送；或者，该i为大于等于1，且小于N的正整数，在该第i个编码块中，该第i+1个比特段的参考比特不被发送。
本申请实施例的编码方法，该第i个编码块包括该第i个比特段的除已知比特外的参考比特，且当该第i个比特段为非第N个比特段时，该第i个编码块中不包括该第i+1个比特段的参考比特，或在该第i个编码块中的该第i+1个比特段的参考比特不被发送；或者，该第i个编码块包括该第i个比特段的除已知比特外的参考比特，且当该第i个比特段为非第1个比特段时，该第i个编码块中不包括该第i-1个比特段的参考比特，或在该第i个编码块中的该第i-1个比特段的参考比特不被发送。
值得说明的是，根据本申请实施例提供的编码方法，还可以对传输块的所述N个比特段中的每个比特段进行编码，获得N个编码块；在所述N个编码块中，第1个编码块对应的第1个比特段的参考比特可以是已知比特，第i个编码块对应的第i个比特段的参考比特可以为第i-1个比特段的待传输比特的部分或全部比特(1＜i≤N)；或者，在所述N个编码块中，第N个编码块对应的第N个比特段的参考比特可以是已知比特，第i个编码块对应的第i个比特段的参考比特可以为为第i+1个比特段的待传输比特的部分或全部比特(1≤i＜N)。
可选的，第i个比特段的参考比特可以不包括在第i个传输块中，而包括在第i-1个传输块中(1＜i≤N)，或包括在第i+1个传输块中(1≤i＜N)。
可选的，第i个比特段的参考比特可以包括在第i个传输块中，而不包括在第i-1个传输块中(1＜i≤N)，或不包括在第i+1个传输块中(1≤i＜N)。
可选的，发送端在对传输块的所述N个比特段中的每个比特段进行编码后，将获得的N个编码块发送到接收端。
结合第一方面、第一方面的第一种至第三种可能的实现方式中的任一种可能的实现方式，在第一方面的第四种可能的实现方式中，该对所述N个比特段中的第i个比特段进行编码，得到第i个编码块，包括：对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块。
结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，该对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块，包括：对该N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或对该N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或对该N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
第二方面，提供了一种译码方法，该译码方法包括：接收N个编码块，该N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；对该N个编码块中的第i个编码块进行译码，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；所述i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
本申请实施例的译码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
结合第二方面，在第二方面的第一种可能的实现方式中，该N个比特段中，至少有一个比特段的参考比特包括已知比特。
结合第二方面或第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，该对该N个编码块中的第i个编码块进行译码之前，该方法还包括：在该N个编码块中的第i个编码块中参考该第i个比特段的参考比特的信息；或者，所述i为大于等于1，且小于N的正整数，在该N个编码块中的第i个编码块中参考该第i+1个比特段的参考比特的信息；或者，该i为大于1，且小于等于N的正整数，在该N个编码块中的第i个编码块中参考该第i-1个比特段的参考比特的信息。
结合第二方面、第二方面的第一种和第二种可能的实现方式中的任一种可能的实现方式，在第二方面的第三种可能的实现方式中，该第i个比特段为除第一个比特段和第N个比特段以外的比特段，该第i个比特段包括耦合比特和未耦合比特，该未耦合比特为该第i个比特段中除该耦合比特以外的比特，该耦合比特与该第i+1个比特段的参考比特相同，或者，该耦合比特与该第i-1个比特段的参考比特相同；其中，该对该N个编码块中的第i个编码块进行译码，包括：获取该第i个编码块的信道信息，该信道信息包括该第i个比特段的参考比特的信道信息、该未耦合比特的信道信息、该耦合比特的信道信息和所述第i个编码块的校验比特的信道信息；根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和该第i+1个编码块的参考比特；或者根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
第三方面，提供了一种编码装置，该编码装置包括：收发模块，用于接收待传输的传输块；处理模块，用于将该待传输的传输块划分为N个比特段，N为大于1的整数；该处理模块还用于对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；所述i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
本申请提供实施例的编码装置具有简单的编码装置结构，同时，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
结合第三方面，在第三方面的第一种可能的实现方式中，该N个比特段中，至少有一个比特段的参考比特包括已知比特。
结合第三方面或第三方面的第一种可能的实现方式，在第三方面的第二种可能的实现方式中，该第i个编码块不包括该第i个比特段的参考比特；或者，该收发模块还用于发送设备在执行上述编码方法后，发送该第i个编码块，在发送该第i个编码块中，该第i个比特段的参考比特不被发送。
结合第三方面或第三方面的第一种可能的实现方式，在第三方面的第三种可能的实现方式中，该第i个编码块包括该第i个比特段的除已知比特外的参考比特；或者，该收发模块还用于发送设备在执行上述编码方法后，发送该第i个编码块；该i为大于1，且小于等于N的正整数，在该第i个编码块中，该第i-1个比特段的参考比特不被发送；或者，该i为大于等于1，且小于N的正整数，在该第i个编码块中，该第i+1个比特段的参考比特不被发送。
结合第三方面、第三方面的第一种至第三种可能的实现方式中的任一种可能的实现方式，在第三方面的第四种可能的实现方式中，该处理模块具体用于：对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块。
结合第三方面的第四种可能的实现方式，在第三方面的第五种可能的实现方式中，该处理模块具体用于对该N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或，对该N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或，对该N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
第四方面，提供了一种译码装置，该译码装置包括：收发模块，用于接收N个编码块，该N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；处理模块，用于对该N个编码块中的第i个编码块进行译码，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；所述i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
本申请提供实施例的译码装置具有简单的编码装置结构，同时，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
结合第四方面，在第四方面的第一种可能的实现方式中，该N个比特段中，至少有一个比特段的参考比特包括已知比特。
结合第四方面或第四方面的第一种可能的实现方式，在第四方面的第二种可能的实现方式中，该处理模块还用于在该N个编码块中的第i个编码块中参考该第i个比特段的参考比特的信息；或者，该i为大于等于1，且小于N的正整数，在该N个编码块中的第i个编码块中参考该第i+1个比特段的参考比特的信息；或者，该i为大于1，且小于等于N的正整数，在该N个编码块中的第i个编码块中参考该第i-1个比特段的参考比特的信息。
结合第四方面、第四方面的第一种和第二种可能的实现方式中的任一种可能的实现方式，在第四方面的第三种可能的实现方式中，该第i个比特段为除第一个比特段和第N个比特段以外的比特段，该第i个比特段包括耦合比特和未耦合比特，该未耦合比特为该第i个比特段中除该耦合比特以外的比特，该耦合比特与该第i+1个比特段的参考比特相同，或者，该耦合比特与所述第i-1个比特段的参考比特相同；其中，该处理模块具体用于：获取该第i个编码块的信道信息，该信道信息包括该第i个比特段的参考比特的信道信息、该未耦合比特的信道信息、该耦合比特的信道信息和所述第i个编码块的校验比特的信道信息；根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和该第i+1个编码块的参考比特；或者根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
第五方面，本申请提供一种设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。
第六方面，本申请提供一种设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第二方面或第二方面的任意可能的实现方式中的方法。
第七方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。
第八方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第二方面或第二方面的任意可能的实现方式中的方法。
第九方面，本申请提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述第一方面和第二方面及其任一种可能的实现方式中的方法。
应理解这里的通信设备可以为第一方面的发送设备或第二方面的接收设备。
第十方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面和第一方面的任一种可能的设计中发送设备行为的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，所述编码装置包括：输入接口电路，用于获取待编码的比特；逻辑电路，用于执行上述第一方面及其第一方面的任意一种可能的设计中的编码方法；输出接口电路，用于输出编码后的编码块。
可选的，所述编码装置可以是芯片或者集成电路。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述编码装置包括：存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述编码装置可以实现如上述第一方面及其第一方面的任意一种可能的设计中所述的编码方法。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述编码装置包括处理器。用于存储程序的存储器位于所述编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的程序。
第十一方面，本申请提供一种译码装置，该译码装置具有实现上述第二方面和第二方面的任一种可能的设计中接收设备行为的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个功能上相对应的模块。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，所述译码装置包括：输入接口电路，用于获取待译码序列；逻辑电路，用于执行上述第二方面及其第二方面任意一种可能的设计中的译码方法；输出接口电路，用于输出译码后的序列。
可选的，所述译码装置可以是芯片或者集成电路。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述译码装置包括：存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述编码装置可以实现如上述第二方面及其第二方面任意一种可能的设计中所述的译码方法。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述译码装置包括处理器。其中，用于存储程序的存储器位于所述编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的程序。
可选的，上述存储器可以是物理上独立的单元，也可以与处理器集成在一起。
本申请实施例的编码方法、译码方法、编码装置和译码装置，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
附图说明
图1是本申请实施例的技术方案的应用场景。
图2是本申请实施例的编码方法的示意性流程图。
图3是本申请实施例的信息耦合LDPC码编码的示意性框图。
图4是本申请实施例的编码块的示意性框图。
图5是本申请实施例的信息耦合LDPC码编码的另一示意性框图。
图6是本申请实施例的信息耦合Turbo码编码的示意性框图。
图7是本申请实施例的编码方法的再一示意性框图。
图8是本申请实施例的译码方法的示意性流程图。
图9是本申请实施例的单个编码块译码过程的示意性框图。
图10是传输块错误率的性能曲线。
图11是传输块错误率的另一性能曲线。
图12是本申请实施例的编码装置的示意性框图。
图13是本申请实施例的通信设备的示意性结构图。
图14是本申请实施例的处理装置的一种内部结构示意图。
图15是本申请实施例的处理装置的另一种内部结构示意图。
图16是本申请实施例的处理装置的另一种内部结构示意图。
图17是本申请实施例的译码装置的示意性框图。
图18是本申请实施例的一种通信设备的示意性结构图。
图19是本申请实施例的处理装置的一种内部结构示意图。
图20是本申请实施例的处理装置的另一种内部结构图。
图21是本申请实施例的终端设备的结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
本申请实施例的技术方案可以应用于各种通信系统，例如：全球移动通讯(GlobalSystem of Mobile communication，GSM)系统、码分多址(Code Division MultipleAccess，CDMA)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统、通用分组无线业务(General Packet Radio Service，GPRS)、长期演进(Long TermEvolution，LTE)系统、LTE频分双工(Frequency Division Duplex，FDD)系统、LTE时分双工(Time Division Duplex，TDD)、通用移动通信系统(Universal MobileTelecommunication System，UMTS)、全球互联微波接入(Worldwide Interoperabilityfor Microwave Access，WiMAX)通信系统、未来的第五代(5th Generation，5G)系统或新无线(New Radio，NR)等。
本申请实施例中的终端设备可以指用户设备、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理或用户装置。终端设备还可以是蜂窝电话、无绳电话、会话启动协议(Session InitiationProtocol，SIP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字处理(Personal Digital Assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备，未来5G网络中的终端设备或者未来演进的公用陆地移动通信网络(Public Land Mobile Network，PLMN)中的终端设备等，本申请实施例对此并不限定。
本申请实施例中的网络设备可以是用于与终端设备通信的设备，该网络设备可以是全球移动通讯(Global System of Mobile communication，GSM)系统或码分多址(CodeDivision Multiple Access，CDMA)中的基站(Base Transceiver Station，BTS)，也可以是宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统中的基站(NodeB，NB)，还可以是LTE系统中的演进型基站(Evolutional NodeB，eNB或eNodeB)，还可以是云无线接入网络(Cloud Radio Access Network，CRAN)场景下的无线控制器，或者该网络设备可以为中继站、接入点、车载设备、可穿戴设备以及未来5G网络中的网络设备或者未来演进的PLMN网络中的网络设备等，本申请实施例并不限定。
图1示出了根据本申请实施例的技术方案的应用场景，图1中的网络设备与终端之间采用无线技术进行通信。当网络设备发送信号时，其为发送端，当网络设备接收信号时，其为接收端。终端也是一样的，当终端发送信号时，其为发送端，当终端接收信号时，其为接收端。
应理解，本申请实施例的编码方法、译码方法、编码装置和译码装置适用于5G蜂窝移动通信标准中的eMBB应用场景，也可以适用于其他使用基于传输块的反馈重传协议的无线网络，本申请并不限于此。
图2示出了根据本申请实施例的编码方法100的示意性流程图，如图2所示，该编码方法100包括：
S110，将待传输的传输块划分为N个比特段，N为大于1的整数；
S120，对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；
所述i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，
所述i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。其中，该校验比特用于接收端进行译码纠错和/或检验译码是否正确。
具体而言，该第i个比特段的参考比特包括第i-1个比特段的参考比特以外的部分或者全部比特，1＜i≤N；或，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特，1≤i＜N时。
应理解，本申请实施例中把N个比特段编号为第1至第N，编码后得到的N个编码块的编号为第1至第N；也可以把该N个比特段编号为第0至第N-1(对应于本申请实施例的第1至第N)，编码后得到的N个编码块的编号为第0至第N-1，还可以为其他任何形式的编号方式，本申请并不限于此。
可选地，在进行第i个比特段进行编码之前，可对第i个比特段和第i个比特段的参考比特进行循环冗余校验(Cyclic Redundancy Check，CRC)加扰，得到第i个比特段的CRC校验比特，可以将第i个比特段和该第i个比特段的CRC校验比特作为一个比特段进行后续的编码和译码流程。应理解，在第i个比特段和第i个比特段的参考比特进行CRC加扰前，第i个比特段包含了待传输的信息比特，在第i个比特段和第i个比特段的参考比特进行CRC加扰后，可能会引入额外的CRC校验比特，该CRC校验比特可以认为是待传输的信息比特，则可以将该第i个比特段和该CRC校验比特作为一个比特段进行后续的编码和译码流程。
可选地，该N个比特段中，至少有一个比特段的参考比特包括已知比特。
可选地，该第i个比特段为第1个比特段和/或第N个比特段时，该第i个比特段的参考比特还包括已知比特。
具体而言，将待传输的传输块划分为至少两个比特段，这些比特段的至少一个比特段的编码块中包括一定数量的已知比特，该已知比特可以给该比特段的编码块对应的译码装置提供较好的初始译码性能，两个相邻的比特段的编码块通过参考比特(非校验比特)来实现耦合，将该至少一个编码块中的多个编码块耦合在一起。
应理解，在编码块由发送端发送至接收端前，该至少一个比特段的编码块中包括一定数量的已知比特，编码块在传输至接收端时，该至少一个比特段的编码块中的已知比特可以不传输。
还应理解，在该至少一个比特段的第1个比特段和/或最后一个比特段的编码块中包括一定数量的已知比特，该已知比特可以给第1个和/或最后一个编码块对应的译码装置提供较好的初始译码性能。
可选地，对所述N个比特段中的第i个比特段进行编码，得到第i个编码块，包括：对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块。
可选地，该对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块，包括：
对该N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或
对该N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或
对该N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
本申请实施例的编码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
下面以LDPC码为例进行描述，图3示出了根据本申请实施例的信息耦合LDPC码编码的示意性框图，如图3所示，将待传输的传输块划分为3个比特段，每个比特段均采用同一个(N，K)LDPC码编码，其码率为K/N。在第一个和最后一个比特段中，分别包含LH和LT个已知信息比特，这些已知信息比特可以为任何已知信息比特，比如全零比特。第一个比特段的K-LH个待传输信息比特，与LH个已知信息比特dH共同编码产生长度为N的编码块1；第二个比特段的K-LC比特待传输信息，与第一个比特段的K-LH比特待传输信息中的LC个信息比特共同编码产生长度为N的编码块2；第三个比特段的K-LC-LT比特待传输信息，与第二个比特段的K-LC比特待传输信息中的LC个信息比特，以及LT个已知信息比特dT共同编码产生长度为N的编码块3。应理解，图3所示的信息耦合LDPC码编码过程中，仅仅是以该第一个比特段和最后一个比特段中包含已知比特为例进行说明，可以是该第一比特段、第二比特段和最后一个比特段中的至少一个比特段包含已知比特，本申请并不限于此。图4示出了根据本申请实施例的编码块i的示意性框图，如图4所示，该编码块i由三部分信息构成：参考比特(与前一编码块耦合的比特)或头部已知比特、未耦合比特、耦合比特(与后一编码块耦合的比特)或者尾部已知比特。
例如，对于编码块1，LH个已知信息比特dH为该编码块1的参考比特，该第一个比特段的K-LH比特待传输信息中的LC个信息比特为编码块1的耦合比特，除校验比特、参考比特和耦合比特外的其他比特为编码块1的未耦合比特。
又例如，对于编码块2，该第一个比特段的K-LH比特待传输信息中的LC个信息比特为编码块2的参考比特，该第二个比特段的K-LC比特待传输信息中的LC个信息比特为编码块2的耦合比特，除校验比特、参考比特和耦合比特外的其他比特为编码块2的未耦合比特。
又例如，对于编码块3，该第二个比特段的K-LH比特待传输信息中的LC个信息比特为编码块3的参考比特，LT个已知信息比特dT为编码块3的耦合比特，除校验比特、参考比特和耦合比特外的其他比特为编码块3的未耦合比特。
应理解，该编码块i的参考比特即为该第i个比特段的参考比特。
还应理解，图4中的编码块i并不包括编码块i的校验比特。在对该3个比特段进行编码后，得到3个编码块；发送设备可发送该3个编码块。
可选地，该第i个编码块不包括该第i个比特段的参考比特。
可选地，该方法还包括：发送设备在执行上述编码方法后，发送该第i个编码块，在发送该第i个编码块时，该第i个比特段的参考比特不被发送。
可选地，该第i个编码块包括该第i个比特段的除已知比特外的参考比特。
可选地，该方法还包括：发送设备在执行上述编码方法后，发送该第i个编码块；
该i为大于1，且小于等于N的正整数，在该第i个编码块中，该第i-1个比特段的参考比特不被发送；或者，
该i为大于等于1，且小于N的正整数，在该第i个编码块中，该第i+1个比特段的参考比特不被发送。
例如，如图3所示，对编码块1，LH个已知信息比特dH不传输，因此，编码块1的实际传输长度为N-LH比特。对编码块2，LC个与编码块1耦合的信息比特不传输，因此，编码块2的实际传输长度为N-LC比特。对编码块3，LC个与编码块2耦合的信息比特和LT个已知信息比特dT均不传输，因此，编码块3的实际传输长度为N-LC-LT比特。
在该信息耦合LDPC码中，第一个编码块的有效信息长度为K-LH比特，最后一个编码块的有效信息长度为K-LC-LT比特，其它编码块的有效信息长度为K-LC比特。同时，第一个编码块的有效长度为N-LH比特，最后一个编码块的有效长度为N-LC-LT比特，其它编码块的有效长度为N-LC比特。因此，对一个包含L个比特段的传输块而言，该信息耦合LDPC码的有效码率RC为
应理解，编码块3与编码块2耦合的LC比特信息和编码块2与编码块1耦合的LC比特信息不重叠。
还应理解，上述仅仅以一个传输块分为3个比特段进行描述，只要是将待传输的传输块分为至少两个比特段均适用于本申请实施例。
可选地，该第i个编码块包括该第i个比特段的除已知比特外的参考比特，且当该第i个比特段为非第一个比特段时，该第i-1个编码块中该第i个比特段的参考比特不发送。
图5示出了根据本申请实施例的信息耦合LDPC码编码的另一示意性框图，对于编码块1，LH个已知信息比特和LC个与编码块2耦合的待传输信息比特均不传输，因此，编码块1的实际长度为N-LH-LC比特。对编码块2，LC个与编码块3耦合的信息比特不传输，因此，第二编码块的实际长度为N-LC比特。对编码块3，LT比特已知信息不传输，因此，第三编码块的实际长度为N-LT比特。
应理解，图3与图5的实质区别在于，参考比特只在两个相邻编码块的其中一个里传输，既可以是在前一个编码块里，也可以在后一个编码块里，本申请并不限于此。
本申请实施例的LDPC编码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
上述结合LDPC码进行了描述，下面以Turbo码为例进行描述，图6根据本申请实施例的信息耦合Turbo码编码的示意性框图，如图6所示，一个由L个比特段构成的传输块的编码过程。每个比特段均采用LTE标准中码率1/3的Turbo码编码装置进行编码(该编码过程可以采用其它任何码率的Turbo码)。
令该Turbo码的输入信息长度为K，输出编码块长度为N。在第一个和最后一个比特段中，分别包含LH和LT个已知信息比特。这些已知信息比特可以为任何已知信息，比如全零比特。第一个比特段的K-LH比特待传输信息u’1，与LH个已知信息比特dH共同编码产生长度为N的编码块1。第二个比特段的K-LC比特待传输信息u’2，与第一个比特段的K-LH比特待传输信息u’1中的LC比特信息共同编码产生长度为N的编码块2。第i个比特段(2≤i≤L-1)的K-LC比特待传输信息u’i与第i-1个比特段的K-LC比特待传输信息u’i-1中的LC比特信息共同编码产生长度为N的编码块i。第L个比特段的K-LC-LT比特待传输信息u’L，与第L-1个比特段的K-LC比特待传输信息u’L-1中的LC比特信息以及LT个已知信息比特dT共同编码产生长度为N的编码块L。
应理解，图6所示的信息耦合Turbo码编码过程中，仅仅是以该第一个比特段和最后一个比特段中包含已知比特为例进行说明，可以是该第一比特段、最后一个比特段以及其他比特段中的至少一个比特段包含已知比特，本申请并不限于此。
对编码块1，LH个已知信息比特dH不传输，因此，编码块1的实际传输长度为N-LH比特。对编码块i，2≤i≤L-1，第i-1个比特段的K-LC比特待传输信息u’i-1中的LC比特信息不传输，因此，第i编码块的实际传输长度为N-LC比特。对编码块L，第L-1个比特段的K-LC比特待传输信息u’L-1中的LC比特信息和LT个已知信息比特dT均不传输，因此，第L编码块的实际传输长度为N-LC-LT比特。是由第j个编码块的输入信息序列uj通过LTE中的码率1/3的Turbo码中的两个卷积编码支路生成的对应的两个校验序列。
通过上述编码过程，两个相邻的编码块，如编码块i和编码块i+1之间，通过共享信息比特而联系在一起。注意，对任何1≤i≤L-2，与不相交。
基于上述说明可以看出，在该信息耦合Turbo码中，第一个编码块的信息长度为K-LH比特，最后一个编码块的信息长度为K-LC-LT比特，其它编码块的信息长度为K-LC比特。同时，第一个编码块的长度为N-LH比特，最后一个编码块的长度为N-LC-LT比特，其它码块的长度为N-LC比特。因此，对一个包含L个编码块的传输块而言，该信息耦合Turbo码的有效码率RC为
可选地，类似于LDPC码，对于编码块1，LH比特已知信息和LC个与编码块2耦合的待传输信息均不传输，因此，编码块1的实际长度为N-LH-LC比特；对于编码块i，LC个与编码块i-1耦合的信息比特不传输，因此，第i编码块的实际长度为N-LC比特；对编码块L，LT比特已知信息不传输，因此，编码块L的实际长度为N-LT比特。
本申请实施例的Turbo码的编码方法，无需改变现有基于传输块的混合自动重传请求协议，保持了现有反馈重传协议上行信道资源占用率低和反馈重传进行管理简单的优点，提高了编码增益。
应理解，本申请实施例的编码方法也适用于Polar码。
图7示出了根据本申请实施例的编码方法的另一示意性框图，如图7所示，待编码比特分成若干段信息比特(如图7中的三段)；对每段信息比特编码时，编码装置的输入比特按照图中的方式划分作为输入(也即先头尾补已知信息比特，然后从前一个编码块的倒数第L个比特起取K个比特)，根据该输入生成校验比特；每一段校验比特生成后，附于该段信息比特之后，作为一个编码块进行传输。
图8示出了根据本申请实施例的译码方法200的示意性流程图，如图8所示，该译码方法200包括：
S210，接收N个编码块，所述N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；
S220，对该N个编码块中的第i个编码块进行译码，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；所述i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
可选地，该第i个比特段为第N个比特段时，该第i个比特段的参考比特还包括已知比特。
可选地，该对该N个编码块中的第i个编码块进行译码之前，该方法还包括：
在该N个编码块中的第i个编码块中参考该第i个比特段的参考比特的信息；或者，
该i为大于等于1，且小于N的正整数，在该N个编码块中的第i个编码块中参考该第i+1个比特段的参考比特的信息；或者，
该i为大于1，且小于等于N的正整数，在所述N个编码块中的第i个编码块中参考所述第i-1个比特段的参考比特的信息。
具体而言，对于图3中的编码后的编码块1，LH个已知信息比特dH不传输，当编码块1传输到接收端进行译码时，该编码块1首先会参考该第一个比特段的参考比特的信息，例如，编码块1的译码装置将参考比特(LH个已知信息比特dH)添加到该编码块1，该参考比特可以为编码块1提供较好的初始译码性能。
对编码块2，LC个与编码块1耦合的信息比特不传输，当该编码块1译码结束后，会向该编码块2的译码装置输出该编码块2的参考比特(第一个比特段的K-LH比特待传输信息中的LC个信息比特)添加到该编码块2，从而将该较好的初始译码性能通过耦合信息比特的方式在所有编码块之间传输，最终提高整个编码块的译码性能。
又例如，对于图5中的编码后的编码块3，LT比特已知信息不传输，当编码块3传输到接收端进行译码时，该编码块3的译码首先会参考该第三个比特段的参考比特的信息，例如，编码块3的译码装置将参考比特(LT比特已知信息dT)添加到该编码块3，该参考比特可以为该编码块3提供较好的初始译码性能。
对于编码块2，LC个与编码块3耦合的信息比特不传输，当该编码块3译码结束后，会向该编码块2的译码装置输出该编码块2的耦合比特(第二个比特段的K-LH比特待传输信息中的LC个信息比特)，从而将该较好的初始译码性能通过耦合信息比特的方式在所有编码块之间传输，最终提高整个编码块的译码性能。
可选地，该第i个比特段为除第一个比特段和第N个比特段以外的比特段，该第i个比特段包括耦合比特和未耦合比特，该未耦合比特为该第i个比特段中除该耦合比特以外的比特，该耦合比特与该第i+1个比特段的参考比特相同，或者，该耦合比特与该第i-1个比特段的参考比特相同；
其中，该对该N个编码块中的第i个编码块进行译码，包括：
获取该第i个编码块的信道信息，该第i个编码块的信道信息包括该第i个比特段的参考比特的信道信息、该未耦合比特的信道信息、该耦合比特的信道信息和所述第i个编码块的校验比特的信道信息。
根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和该第i+1个编码块的参考比特；或者
根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
应理解，校验比特的信道信息也应该是需要的，因为传输过程中所有01比特都会被进行星座图调制，然后发送，通过无线信道；因此二进制01比特需要信道信息用于做均衡/解调或者软译码。
图9示出了根据本申请实施例的单个编码块译码过程的示意性框图，CHi与分别表示第i个编码块的参考比特，未耦合比特和耦合比特的信道信息。与分别表示第i个编码块的参考比特的先验信息。与分别表示第i个编码块的耦合比特的先验信息。表示编码块i的译码装置输出的第i-1个编码块的耦合比特，表示编码块i的译码装置输出的第i+1个编码块的参考比特。
应理解，对于第一个编码块，该第一个编码块的参考比特的先验信息用表示，为已知比特dH；对于非第一个编码块，参考比特的先验信息用表示。
还应理解，对于最后一个编码块，该耦合比特的先验信息用表示，为已知比特dT；对于非最后一个编码块，耦合比特的先验信息用表示。
还应理解，对该但个编码块译码的输出还包括该编码块的硬判决结果。
针对编码块i的译码算法为：译码装置接收信道信息CHi与的同时，接收关于参考比特的先验信息或或者，接收关于耦合比特的先验信息或进行迭代译码。对LDPC码、Turbo码或者Polar码而言，可以采用任何软输入软输出(Soft-InputSoft-Output，SISO)译码装置。当译码满足给定停止条件后，如译码成功或迭代次数达到设定的最大值，译码装置输出关于参考比特和耦合信息比特的外在信息或
应理解，该编码块i输出的第i+1个编码块的参考比特可以作为第i+1个编码块的输入的参考比特的先验信息，该编码块i输出的第i-1个编码块的耦合比特可以作为该第i-1个编码块的耦合比特的先验信息。
整个编码块的译码基于上述单个译码块的译码。相邻编码块之间通过先验信息和以及输出的和从而达到提升整个编码块译码性能的效果。根据传输块中编码块的译码顺序，可以设计多种传输块译码算法。下面以一种前向-后向译码算法为例说明整个编码块的译码过程。
应理解，整个传输块的译码算法不仅限于下述前向-后向译码算法，还可以包含滑窗译码和并行译码等算法，本申请并不限于此。
为说明前向-后向译码算法，我们首先定义为编码块i传递给编码块i+1的关于编码块i的耦合比特，为编码块i-1传递给编码块i的关于编码块i的参考比特，为编码块i+1传递给编码块i的关于编码块i的耦合比特的先验信息，为编码块i传递给编码块i-1的关于编码块i的参考比特的外在信息。前向-后向译码算法说明如下：
步骤1：初始化
令LH＝LT＝∞，对所有i＝0，…，L-1，令设每个编码块内部的最大迭代次数为ICB，编码块之间的最大迭代译码次数为ITB。初始化编码块间的当前迭代译码次数iTB＝0。
步骤2：前向译码
译码装置首先译编码块1，然后译编码块2，直到所有L个编码块译完为止。每个编码块的译码采用前述“单个编码块译码算法”进行译码。增加编码块间的当前迭代译码次数，即iTB＝iTB+1。
步骤3：前向译码检测
检验是否所有L个编码块均成功译码。对每个编码块的检测可以基于对该编码块的估计进行。检验方法可以是均满足编码块的所有校验方程，如其中，HT为编码块的校验矩阵，或所有均通过各自的CRC校验。如果否且iTB＜ITB，转向步骤4；否则，转向步骤6。
步骤4：后向译码
译码装置首先译编码块L，然后译编码块L-1，直到所有L个编码块译完为止。每个编码块的译码采用前述“单个编码块译码算法”进行译码，增加编码块间的当前迭代译码次数，即iTB＝iTB+1。
步骤5：后向译码检验
检验是否所有L个编码块均成功译码。对每个编码块的检测可以基于对该编码块的估计进行。检验方法可以是均满足编码块的所有校验方程，如其中，HT为编码块的校验矩阵，或所有均通过各自的循环冗余检验(Cyclic Redundancy Check，CRC)校验。如果否且iTB＜ITB，转向步骤2；否则，转向步骤6。
步骤6：译码结束输出
输出最终所有L个编码块的估计作为整个译码过程的输出结果。
滑窗译码算法采用长度为两个编码块的窗进行译码，在每个译码窗口内，两个编码块相互交互信息。当该译码窗内的译码达到停止条件且被译编码块译码成功时，译码窗口移动到下一个编码块，直到整个传输块均正确译码。如果某个译码窗口内译码停止时，被译编码块未能正确译码，则滑窗译码算法停止译码，该传输块译码失败。滑窗算法相对前向-后向译码算法而言具有更低的复杂度，因为某个编码块译码失败可以提前终止后续编码块的译码。而且，滑窗算法具有边收边译的特性。滑窗译码算法具体说明如下：
步骤1：初始化
对第i个译码窗口，令该窗口内包含编码块i和编码块i+1，待译编码块为编码块i；设每个编码块内部的最大迭代译码次数为ICB，滑窗内的最大迭代译码次数为IWD；初始化滑窗内的当前迭代译码次数iWD＝0。
步骤2：译编码块i
译码装置根据信道信息CHi与和参考比特的先验信息和对编码块i进行译码。输出和增加滑窗内的当前迭代译码次数，即iWD＝iWD+1。
步骤3：编码块i译码检验
检验编码块i是否译码成功(该检验可以通过在每个编码块中加入CRC比特并在译码装置端检测该编码块的估计是否满足CRC实现)。如果检验失败且iWD＜IWD，则转向步骤4；否则，转向步骤5。
步骤4：译编码块i+1
译码装置根据信道信息CHi与和参考比特的先验信息和对编码块i进行译码。输出和转向步骤2。
步骤5：输出关于编码块i的译码结果
如果编码块i译码成功，输出最终译码结果。令将译码窗口移动到下一个编码块i+1；如果编码块i译码失败，停止整个编码块的译码过程。
以IEEE802.16e标准中的LDPC码为例来构造不同码率的信息耦合LDPC码，并采用前述译码方法进行译码。所构造的信息耦合LDPC码的参数如表1所示。表1中耦合信息长度为前向(或后向)耦合信息比特的数量相对循环矩阵(IEEE802.16e中的LDPC码为准循环码，即校验矩阵具有分块循环特性)尺寸的倍数。以循环矩阵大小为24为例，耦合信息长度为8表示参考比特的数量为8×24＝192比特，同时，耦合比特数量也为8×24＝192比特。耦合循环矩阵编号由两个集合SA和SB构成，其意义为对于一个给定的编码块，其编号为集合SA中的循环矩阵所对应的信息比特与其前一个编码块中编号为集合SB中的循环矩阵所对应的信息比特耦合。同时，其编号为集合SB中的循环矩阵所对应的信息比特与其后一个编码块中编号为集合SA中的循环矩阵所对应的信息比特耦合。SA和SB中的每一个元素对应基础生成矩阵中的一列，如“1”对应第1列。对于IEEE802.16e标准，每个校验矩阵由24列循环矩阵构成，该24列循环矩阵从左至右依次编号为1至24。
表1
以表1所示的信息耦合方式，我们构造了长度为45个编码块的码率3/4和1/2的信息耦合LDPC码，以及长度为40个编码块的码率2/3的信息耦合LDPC码。通过计算机仿真，得到了这些信息耦合LDPC码在加性高斯白噪声(Additive White Gaussian Noise，AWGN)信道下的传输块错误率性能。我们同时对相同传输块长度，相同编码块长度和相同码率下非耦合LDPC码编码下的传输块错误率性能进行了仿真。所有的传输块错误率性能曲线均展示在图10中。从图10可以看出，在传输块错误率为10-2时，本申请所提出的信息耦合LDPC码在所有码率下均比IEEE802.16e标准中的LDPC码具有0.7-0.8dB的编码增益。
以LTE中码率为1/3，交织器深度为K＝6144的Turbo码为例来构造不同码率的信息耦合Turbo码，并采用前述两种译码方法进行译码。所构造的信息耦合Turbo码的参数如表2。两个相邻编码块之间的耦合信息比特均匀分布在一个编码块的K个编码信息比特中。
表2
码编号 母码码率 耦合信息长度 编码块数量L 信息耦合Turbo码码率
C1 1/3 384 15 0.318
C2 1/3 768 7 0.3
C3 1/3 1024 17 0.291
C4 1/3 1024 5 0.286
通过计算机仿真，我们得到了表2中所示信息耦合Turbo码在AWGN信道下的传输块错误率性能。我们同时对相同传输块长度，相同编码块长度和相同码率下LTE标准中的非耦合Turbo码编码下的传输块错误率性能进行了仿真(LTE中通过重复编码实现低于1/3的码率)。图11展示了采用滑窗译码算法时表2中所示信息耦合Turbo码传输块错误率性能曲线。从图11可以看出，在传输块错误率为10-2时，本发明所提出的信息耦合Turbo码在所有码率下均比LTE标准中的Turbo码具有0.25-0.53dB的编码增益。
上文结合图1至图11，详细得描述了根据本申请实施例的编码方法和译码方法，下文将结合图12至图21，详细描述根据本申请实施例的编码装置和译码装置。
图12示出了根据本申请实施例的编码装置300的示意性框图，如图12所示，该编码装置300包括：
收发模块310，用于接收待传输的传输块；
处理模块320，用于将该待传输的传输块划分为N个比特段，N为大于1的整数；
该处理模块320还用于对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；
该i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除该第i-1个比特段的参考比特以外的部分或者全部比特；或，
该i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
可选地，该第i个比特段为第N个比特段时，该第i个比特段的参考比特还包括已知比特。
可选地，该第i个编码块不包括该第i个比特段的参考比特；或者，
该收发模块310还用于发送该第i个编码块，在该第i个编码块中，该第i个比特段的参考比特不被发送。
可选地，该第i个编码块包括该第i个比特段的除已知比特外的参考比特；或者，
该收发模块310还用于发送该第i个编码块；
该i为大于1，且小于等于N的正整数，在该第i个编码块中，该第i-1个比特段的参考比特不被发送；或者，
该i为大于等于1，且小于N的正整数，在该第i个编码块中，该第i+1个比特段的参考比特不被发送。
可选地，该处理模块320具体用于：
对该N个比特段中的第i个比特段进行系统码编码，得到第i个编码块。
可选地，该处理模块320具体用于：
对该N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或
对该N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或
对该N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
其中，装置300可以是与终端通信的网络设备，也可以是一个终端。
图13示出了根据本申请实施例提供的一种通信设备400，用于实现编码的功能。该通信设备包括处理装置410和收发器420。其中，处理装置410用于：
将该待传输的传输块划分为N个比特段，N为大于1的整数；
对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；
该i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除该第i-1个比特段的参考比特以外的部分或者全部比特；或，
该i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
可选的，处理装置410可以是芯片或者集成电路。
通信设备400可以是与终端通信的网络设备，也可以是一个终端。
可选地，当上述实施例中的编码方法全部或部分通过硬件实现时，参见图14所示，图14为处理装置410的内部结构示意图。处理装置410包括：
输入接口电路411，用于获待传输的传输块和将该传输块划分为N个比特段；
逻辑电路412，用于对该N个比特段中的第i个比特段进行编码，得到第i个编码块，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到。
输出接口电路413，用于输出该编码后的序列。
上述逻辑电路412可以用于执行图3中由发送设备执行编码方法。具体请见前面的方法实施例中描述，此处不再赘述。在具体实现时，上述处理装置可以是芯片或者集成电路。
可选地，当上述实施例的编码方法全部或部分通过软件实现时，处理装置410包括处理器414和存储器415。具体参见图15所示，图15为处理装置410的内部结构示意图。其中，
存储器415，用于存储程序；
处理器414，用于执行存储器中存储的程序，当程序被执行时，处理器414用于执行上述实施例的编码方法。
上述存储器可以是物理上独立的单元，也可以与处理器集成在一起，具体参见图16所示，图16为处理装置的另一种内部结构示意图。
在另一种可选的实施例中，处理装置410也可以只包括处理器414，上述存储器415位于处理装置410之外，处理器414通过电路/电线与存储器415连接，用于读取并执行所述存储器415中存储的程序。
图17示出了根据本申请实施例的译码装置500的示意性框图，如图17所示，该译码装置500包括：
收发模块510，用于接收N个编码块，该N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；
处理模块520，用于对该N个编码块中的第i个编码块进行译码，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；
该i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除该第i-1个比特段的参考比特以外的部分或者全部比特；或，
该i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
可选地，该第i个比特段为第N个比特段时，该第i个比特段的参考比特还包括已知比特。
可选地，该处理模块520还用于：
在该N个编码块中的第i个编码块中参考该第i个比特段的参考比特的信息；或者，
该i为大于等于1，且小于N的正整数，在该N个编码块中的第i个编码块中参考该第i+1个比特段的参考比特的信息；或者，
该i为大于1，且小于等于N的正整数，在该N个编码块中的第i个编码块中参考该第i-1个比特段的参考比特的信息。
可选地，该第i个比特段为除第一个比特段和第N个比特段以外的比特段，该第i个比特段包括耦合比特和未耦合比特，该未耦合比特为该第i个比特段中除该耦合比特以外的比特，该耦合比特与该第i+1个比特段的参考比特相同，或者，该耦合比特与该第i-1个比特段的参考比特相同；
其中，该处理模块520具体用于：
获取该第i个编码块的信道信息，该信道信息包括该第i个比特段的参考比特的信道信息、该未耦合比特的信道信息、该耦合比特的信道信息和所述第i个编码块的校验比特的信道信息；
根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和该第i+1个编码块的参考比特；或者
根据该第i个比特段的该参考比特的信息、该未耦合比特、该耦合比特、该第i个编码块的信道信息和该第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
参见图18，图18为本申请实施例提供的一种通信设备600，用于实现编码的功能。该通信设备包括处理装置610和收发器620。其中，
收发器620，用于接收N个编码块；
处理装置610，用于对该N个编码块中的第i个编码块进行译码，该第i个编码块的校验比特由该第i个比特段和该第i个比特段的参考比特计算得到；
该i为大于1，且小于等于N的正整数，该第i个比特段的参考比特包括第i-1个比特段中除该第i-1个比特段的参考比特以外的部分或者全部比特；或，
该i为大于等于1，且小于N的正整数，该第i个比特段的参考比特包括第i+1个比特段中除该第i+1个比特段的参考比特以外的部分或者全部比特。
本申请实施例还提供了一种用于译码的处理装置610，用于实现上述实施例中的译码方法，上述是实施例的译码方法中的部分或全部可以通过硬件来实现也可以通过软件来实现。该处理装置610的结构与前面编码装置中处理装置的结构相同，只是在实现的功能上有所不同，因此，此处只是对其区别进行说明。
参见图19，图19为处理装置610的一种内部结构示意图，该处理装置610包括：
输入接口电路611，用于接收N个编码块，该N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；
逻辑电路612，用于对该N个编码块中的第i个编码块进行译码，得到译码后的序列。
输出接口电路613，用于输出该译码后的序列。
当处理装置610通过硬件实现时，该处理装置610中的逻辑电路612用于对该N个编码块中的第i个编码块进行译码，得到译码后的序列。
该逻辑电路612可以用于执行图7由接收设备执行的译码方法，具体请见前面方法实施例中对译码侧的描述，此处不再赘述。在具体实现时，上述处理装置610可以是芯片或者集成电路。
上述是实施例的译码方法中的部分或全部通过软件来实现时，参见图20所示，图20为处理装置的另一种内部结构图。该处理装置中的处理器614，用于执行存储器615存储的程序，当所述程序被执行时，处理装置610执行上述实施例中的译码方法。上述存储器615可以是物理上独立的单元，也可以与处理器614集成在一起。
在另一种可选的实施例中，处理装置也可以只包括处理器，上述存储器位于处理装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的程序。
本申请实施例中用于编码的处理装置和用于译码的处理装置，在实际应用中可能是分别独立的。也有可能是集成在一起的，即形成一套装置。
上述通信设备可以是终端，也可以是网络设备。当该通信设备是终端之时，参见图21所示，图21为终端设备700的结构示意图。该终端700可以包括处理装置704、收发器708和电源712，该电源712用于给终端中的各种器件或电路提供电源。该终端还可以包括天线710，用于将收发器输出的上行数据通过无线信号发送出去，或者将收到的无线信号输出给收发器。
除此之外，为了使得终端的功能更加完善，该终端还可以包括输入单元714，显示单元716，音频电路718，摄像头720和传感器722等中的一个或多个，所述音频电路可以包括扬声器7182，麦克风7184等。
应理解，该处理装置704和收发器708可以为上述任一种处理装置和收发器，为了简洁，在此不再赘述。
在本申请实施例中，应注意，本申请实施例上述的方法实施例可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
另外，本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品可以包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁盘)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (20)

1.一种编码方法，其特征在于，包括：
将待传输的传输块划分为N个比特段，N为大于1的整数；
对所述N个比特段中的第i个比特段进行编码，得到第i个编码块，所述第i个编码块的校验比特由所述第i个比特段和所述第i个比特段的参考比特计算得到；
所述i为大于1，且小于等于N的正整数，所述第i个比特段的参考比特包括第i-1个比特段中除所述第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，所述第i个比特段的参考比特包括第i+1个比特段中除所述第i+1个比特段的参考比特以外的部分或者全部比特。
2.根据权利要求1所述的方法，其特征在于，所述N个比特段中，至少有一个比特段的参考比特包括已知比特。
3.根据权利要求1或2所述的方法，其特征在于，所述第i个编码块不包括所述第i个比特段的参考比特；或者
所述方法还包括：发送所述第i个编码块，在所述第i个编码块中，所述第i个比特段的参考比特不被发送。
4.根据权利要求1或2所述的方法，其特征在于，所述第i个编码块包括所述第i个比特段的除已知比特外的参考比特；或者
所述方法还包括：发送所述第i个编码块；
所述i为大于1，且小于等于N的正整数，在所述第i个编码块中，所述第i-1个比特段的参考比特不被发送；或者，
所述i为大于等于1，且小于N的正整数，在所述第i个编码块中，所述第i+1个比特段的参考比特不被发送。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述对所述N个比特段中的第i个比特段进行编码，得到第i个编码块，包括：
对所述N个比特段中的第i个比特段进行系统码编码，得到第i个编码块。
6.根据权利要求5所述的方法，其特征在于，所述对所述N个比特段中的第i个比特段进行系统码编码，得到第i个编码块，包括：
对所述N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或
对所述N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或
对所述N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
7.一种译码方法，其特征在于，包括：
接收N个编码块，所述N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；
对所述N个编码块中的第i个编码块进行译码，所述第i个编码块的校验比特由所述第i个比特段和所述第i个比特段的参考比特计算得到；
所述i为大于1，且小于等于N的正整数，所述第i个比特段的参考比特包括第i-1个比特段中除所述第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，所述第i个比特段的参考比特包括第i+1个比特段中除所述第i+1个比特段的参考比特以外的部分或者全部比特。
8.根据权利要求7所述的方法，其特征在于，所述N个比特段中，至少有一个比特段的参考比特包括已知比特。
9.根据权利要求7或8所述的方法，其特征在于，所述对所述N个编码块中的第i个编码块进行译码之前，所述方法还包括：
在所述N个编码块中的第i个编码块中参考所述第i个比特段的参考比特的信息；或者
所述i为大于等于1，且小于N的正整数，在所述N个编码块中的第i个编码块中参考所述第i+1个比特段的参考比特的信息；或者
所述i为大于1，且小于等于N的正整数，在所述N个编码块中的第i个编码块中参考所述第i-1个比特段的参考比特的信息。
10.根据权利要求7至9中任一项所述的方法，其特征在于，所述第i个比特段为除第一个比特段和第N个比特段以外的比特段，所述第i个比特段包括耦合比特和未耦合比特，所述未耦合比特为所述第i个比特段中除所述耦合比特以外的比特，所述耦合比特与所述第i+1个比特段的参考比特相同，或者，所述耦合比特与所述第i-1个比特段的参考比特相同；
其中，所述对所述N个编码块中的第i个编码块进行译码，包括：
获取所述第i个编码块的信道信息，所述信道信息包括所述第i个比特段的参考比特的信道信息、所述未耦合比特的信道信息、所述耦合比特的信道信息和所述第i个编码块的校验比特的信道信息；
根据所述第i个比特段的所述参考比特的信息、所述未耦合比特、所述耦合比特、所述第i个编码块的信道信息和所述第i个编码块的校验比特，确定第i个编码块的译码输出和所述第i+1个编码块的参考比特；或者
根据所述第i个比特段的所述参考比特的信息、所述未耦合比特、所述耦合比特、所述第i个编码块的信道信息和所述第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
11.一种编码装置，其特征在于，包括：
收发模块，用于接收待传输的传输块；
处理模块，用于将所述待传输的传输块划分为N个比特段，N为大于1的整数；
所述处理模块还用于对所述N个比特段中的第i个比特段进行编码，得到第i个编码块，所述第i个编码块的校验比特由所述第i个比特段和所述第i个比特段的参考比特计算得到；
所述i为大于1，且小于等于N的正整数，所述第i个比特段的参考比特包括第i-1个比特段中除所述第i-1个比特段的参考比特以外的部分或者全部比特；或，所述i为大于等于1，且小于N的正整数，所述第i个比特段的参考比特包括第i+1个比特段中除所述第i+1个比特段的参考比特以外的部分或者全部比特。
12.根据权利要求11所述的编码装置，其特征在于，所述N个比特段中，至少有一个比特段的参考比特包括已知比特。
13.根据权利要求11或12所述的编码装置，其特征在于，所述第i个编码块不包括所述第i个比特段的参考比特；或者
所述收发模块还用于发送所述第i个编码块，在所述第i个编码块中，所述第i个比特段的参考比特不被发送。
14.根据权利要求11或12所述的编码装置，其特征在于，所述第i个编码块包括所述第i个比特段的除已知比特外的参考比特；或者，
所述收发模块还用于发送所述第i个编码块；
所述i为大于1，且小于等于N的正整数，在所述第i个编码块中，所述第i-1个比特段的参考比特不被发送；或者，
所述i为大于等于1，且小于N的正整数，在所述第i个编码块中，所述第i+1个比特段的参考比特不被发送。
15.根据权利要求11至14中任一项所述的编码装置，其特征在于，所述处理模块具体用于：
对所述N个比特段中的第i个比特段进行系统码编码。
16.根据权利要求15所述的编码装置，其特征在于，所述处理模块具体用于：
对所述N个比特段中的第i个比特段进行低密度奇偶校验LDPC编码，得到第i个编码块；或
对所述N个比特段中的第i个比特段进行Turbo编码，得到第i个编码块；或
对所述N个比特段中的第i个比特段进行Polar编码，得到第i个编码块。
17.一种译码装置，其特征在于，包括：
收发模块，用于接收N个编码块，所述N个编码块中的第i个编码块是通过对传输块中的N个比特段中的第i个比特段进行编码获得的，N为大于1的整数；
处理模块，用于对所述N个编码块中的第i个编码块进行译码，所述第i个编码块的校验比特由所述第i个比特段和所述第i个比特段的参考比特计算得到；
所述i为大于1，且小于等于N的正整数，所述第i个比特段的参考比特包括第i-1个比特段中除所述第i-1个比特段的参考比特和第一比特以外的部分或者全部比特，所述第一比特为所述第i-1个比特段中与所述第i-1个比特段的参考比特相邻的比特；或，所述i为大于等于1，且小于N的正整数，所述第i个比特段的参考比特包括第i+1个比特段中除所述第i+1个比特段的参考比特以外的部分或者全部比特。
18.根据权利要求17所述的译码装置，其特征在于，所述N个比特段中，至少有一个比特段的参考比特包括已知比特。
19.根据权利要求17或18所述的译码装置，其特征在于，所述处理模块还用于在所述N个编码块中的第i个编码块中参考所述第i个比特段的参考比特的信息；或者
所述i为大于等于1，且小于N的正整数，在所述N个编码块中的第i个编码块中参考所述第i+1个比特段的参考比特的信息；或者
所述i为大于1，且小于等于N的正整数，在所述N个编码块中的第i个编码块中参考所述第i-1个比特段的参考比特的信息。
20.根据权利要求17至19中任一项所述的译码装置，其特征在于，所述第i个比特段为除第一个比特段和第N个比特段以外的比特段，所述第i个比特段包括耦合比特和未耦合比特，所述未耦合比特为所述第i个比特段中除所述耦合比特以外的比特，所述耦合比特与所述第i+1个比特段的参考比特相同，或者，所述耦合比特与所述第i-1个比特段的参考比特相同；
其中，所述处理模块具体用于：
获取所述第i个编码块的信道信息，所述信道信息包括所述第i个比特段的参考比特的信道信息、所述未耦合比特的信道信息、所述耦合比特的信道信息和所述第i个编码块的校验比特的信道信息；
根据所述第i个比特段的所述参考比特的信息、所述未耦合比特、所述耦合比特、所述第i个编码块的信道信息和所述第i个编码块的校验比特，确定第i个编码块的译码输出和所述第i+1个编码块的参考比特；或者
根据所述第i个比特段的所述参考比特的信息、所述未耦合比特、所述耦合比特、所述第i个编码块的信道信息和所述第i个编码块的校验比特，确定第i个编码块的译码输出和第i-1个编码块中的耦合比特。
CN201710687451.0A 2017-08-11 2017-08-11 编码方法、译码方法、编码装置和译码装置 Active CN109391356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710687451.0A CN109391356B (zh) 2017-08-11 2017-08-11 编码方法、译码方法、编码装置和译码装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710687451.0A CN109391356B (zh) 2017-08-11 2017-08-11 编码方法、译码方法、编码装置和译码装置

Publications (2)

Publication Number Publication Date
CN109391356A true CN109391356A (zh) 2019-02-26
CN109391356B CN109391356B (zh) 2021-02-12

Family

ID=65415464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710687451.0A Active CN109391356B (zh) 2017-08-11 2017-08-11 编码方法、译码方法、编码装置和译码装置

Country Status (1)

Country Link
CN (1) CN109391356B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022047809A1 (zh) * 2020-09-07 2022-03-10 华为技术有限公司 一种通信方法及装置
WO2023155652A1 (zh) * 2022-02-15 2023-08-24 华为技术有限公司 编码方法、译码方法以及相关装置
WO2024031285A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备
WO2024098276A1 (zh) * 2022-11-09 2024-05-16 华为技术有限公司 一种通信方法、通信装置及通信系统
CN118054797A (zh) * 2024-04-11 2024-05-17 山东派蒙机电技术有限公司 编码及译码方法、装置、设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908943A (zh) * 2009-06-02 2010-12-08 京信通信系统（中国）有限公司 一种应用于td-scdma系统的信道解码方法
US20120240015A1 (en) * 2007-07-12 2012-09-20 Zhouyue Pi Methods and apparatus to compute crc for multiple code blocks
CN103731160A (zh) * 2014-01-09 2014-04-16 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
CN106685586A (zh) * 2015-11-11 2017-05-17 华为技术有限公司 生成用于在信道中传输的低密度奇偶校验码的方法及设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120240015A1 (en) * 2007-07-12 2012-09-20 Zhouyue Pi Methods and apparatus to compute crc for multiple code blocks
CN101908943A (zh) * 2009-06-02 2010-12-08 京信通信系统（中国）有限公司 一种应用于td-scdma系统的信道解码方法
CN103731160A (zh) * 2014-01-09 2014-04-16 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
CN106685586A (zh) * 2015-11-11 2017-05-17 华为技术有限公司 生成用于在信道中传输的低密度奇偶校验码的方法及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHOU HUAYI ET AL.: "Segmented CRC-aided SC list polar decoding.", 《PROCEEDINGS OF THE 2016 IEEE 83RD VEHICULAR TECHNOLOGY》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022047809A1 (zh) * 2020-09-07 2022-03-10 华为技术有限公司 一种通信方法及装置
WO2023155652A1 (zh) * 2022-02-15 2023-08-24 华为技术有限公司 编码方法、译码方法以及相关装置
WO2024031285A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备
WO2024098276A1 (zh) * 2022-11-09 2024-05-16 华为技术有限公司 一种通信方法、通信装置及通信系统
CN118054797A (zh) * 2024-04-11 2024-05-17 山东派蒙机电技术有限公司 编码及译码方法、装置、设备

Also Published As

Publication number Publication date
CN109391356B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN109391356A (zh) 编码方法、译码方法、编码装置和译码装置
CN112073160B (zh) 通信系统中冗余版本的设计方案
US10461779B2 (en) Rate-compatible polar codes
CN106817195A (zh) 用于极化码的速率匹配的方法和装置
WO2018049951A1 (zh) 信息传输的方法、发送端设备和接收端设备
US20190173499A1 (en) Information processing method, device, and communications system
CN107124188A (zh) 极化码的编码方法、译码方法、编码设备和译码设备
US10985868B2 (en) Communications method and apparatus
US11139836B2 (en) Information transmission method and transmission device, and information reception method and reception device
CN108400844A (zh) 信息处理的方法、装置、通信设备和通信系统
CN109150420A (zh) 信息处理的方法、装置、通信设备和通信系统
CN107819545A (zh) 极化码的重传方法及装置
CN106982172A (zh) 确定极化码传输块大小的方法和通信设备
CN110999149B (zh) 一种增量冗余混合自动重传请求(ir-harq)重传的方法和设备
WO2017076133A1 (zh) 一种用户设备、接入网设备及下行数据的发送和接收方法
CN109245860A (zh) 数据处理方法和数据处理装置
CN109756307A (zh) 数据重传方法及装置
CN106341209B (zh) 一种用于无线通信系统中的重传方法和装置
WO2023273995A1 (zh) 数据处理方法及装置
WO2018228553A1 (zh) 数据传输的方法、网络设备和终端设备
WO2022188710A1 (zh) 极化编码调制、解调译码的方法和装置
CN108259121B (zh) 一种用于信道编码的ue、基站中的方法和设备
CN106375070B (zh) 一种用于移动通信系统中的重传方法和装置
WO2021233141A1 (zh) Ldpc的速率匹配的方法和通信装置
WO2020192772A1 (zh) 一种通信方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant