CN109390323A - 半导体切割道标记结构及半导体切割方法 - Google Patents

半导体切割道标记结构及半导体切割方法 Download PDF

Info

Publication number
CN109390323A
CN109390323A CN201811500096.2A CN201811500096A CN109390323A CN 109390323 A CN109390323 A CN 109390323A CN 201811500096 A CN201811500096 A CN 201811500096A CN 109390323 A CN109390323 A CN 109390323A
Authority
CN
China
Prior art keywords
alignment mark
semiconductor
mark
alignment
cutting road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811500096.2A
Other languages
English (en)
Inventor
黄寓洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU SUNA PHOTOELECTRIC Co Ltd
Original Assignee
SUZHOU SUNA PHOTOELECTRIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU SUNA PHOTOELECTRIC Co Ltd filed Critical SUZHOU SUNA PHOTOELECTRIC Co Ltd
Priority to CN201811500096.2A priority Critical patent/CN109390323A/zh
Publication of CN109390323A publication Critical patent/CN109390323A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体切割道标记结构及半导体切割方法。所述半导体切割道标记结构包括：沿第一方向间隔设置的多个第一对准标记、沿第二方向间隔设置的多个第二对准标记，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置。本发明提供的半导体切割方法，x，y两个方向(x方向即第一方向、y方向即第二方向)的切割均可以得到有效的指示，并且可以在切割过程中直接监控划片道的宽度是否正常，如有异常可以随时停机检查，提高了良率。

Description

半导体切割道标记结构及半导体切割方法
技术领域
本发明涉及一种半导体切割工艺，特别涉及一种半导体切割道标记结构及半导体切割方法，属于半导体加工技术领域。
背景技术
目前在半导体晶圆制造领域，切割工序中，一般使用工艺过程中特别制作的十字标记(如图1a、图1b所示)对划片道进行对准和切割，这种十字标记在切割完x，y的其中一个方向以后，大部分甚至全部缺失，在切割另外一个方向时，指示对准的作用已经不明显，甚至完全消失，造成另外一个方向切割的对准时间上升，对准精度下降。
发明内容
本发明的主要目的在于提供一种半导体切割道标记结构及半导体切割方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种半导体切割道标记结构，其包括：沿第一方向间隔设置的多个第一对准标记、沿第二方向间隔设置的多个第二对准标记，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置。
进一步的，对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
进一步的，对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
更进一步的，对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
在一些较为具体的实施方案中，第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
本发明实施例还提供了一种半导体切割方法，其包括：
在半导体上设置多个第一对准标记和多个第二对准标记，该多个第一对准标记、多个第二对准标记分别沿第一方向、第二方向间隔设置，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置；
依据所述第一对准标记、第二对准标记，分别沿第一方向、第二方向对所述半导体进行切割。
进一步的，对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
进一步的，对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
进一步的，对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
在一些较为具体的实施方案中，第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
与现有技术相比，本发明提供的半导体切割方法，x，y两个方向(x方向即第一方向、y方向即第二方向)的切割均可以得到有效的指示，并且可以在切割过程中直接监控划片道(即切割道或称之为切割道)的宽度是否正常，如有异常可以随时停机检查，提高了良率。
附图说明
图1a是现有技术中一种十字切割标记结构的结构示意图；
图1b是现有技术中一种十字切割标记结构的结构示意图；
图2是本发明实施例1中一种半导体切割道标记结构的结构示意图；
图3是本发明实施例1中一种半导体切割道标记结构的结构示意图；
图4是本发明实施例1中一种半导体切割道标记结构的局部放大结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种半导体切割道标记结构，其包括：沿第一方向间隔设置的多个第一对准标记、沿第二方向间隔设置的多个第二对准标记，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置。
进一步的，对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
进一步的，对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
更进一步的，对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
在一些较为具体的实施方案中，第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
本发明实施例还提供了一种半导体切割方法，其包括：
在半导体上设置多个第一对准标记和多个第二对准标记，该多个第一对准标记、多个第二对准标记分别沿第一方向、第二方向间隔设置，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置；
依据所述第一对准标记、第二对准标记，分别沿第一方向、第二方向对所述半导体进行切割。
进一步的，对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
进一步的，对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
进一步的，对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
在一些较为具体的实施方案中，第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
实施例1
如图2-图4所示，一种半导体切割方法，包括：在半导体上设置多个第一对准标记101和多个第二对准标记102(一第一对准标记101和一第二对准标记102形成一对准标记组15)，第一对准标记、第二对准标记分别是沿x方向、y方向延伸的短线段；该多个第一对准标记101、多个第二对准标记102分别沿x方向(即前述第一方向)、沿y方向(即第二方向)间隔设置，x方向与y方向相垂直，且任一第一对准标记101与任一第二对准标记102之间均间隔设置；其中一第一标记101与相配合的一第二标记102之间设置切割道，且该第一标记101与该第二标记102的间距与切割道宽度相等；对应于一第一对准标记101的x方向切割道100的一侧边与配合该第一对准标记的一第二对准标记102的一端平齐，以及，对应于一第二对准标记102的y方向切割道200的一侧边与配合该第二对准标记的一第一对准标记101的一端平齐，该x方向切割道与y方向切割道垂直交叉；
依据所述第一对准标记101、第二对准标记102，分别沿x方向、y方向对所述半导体进行切割。
其中，该第一标记101与该第二标记102的间距与切割道(即切割道，下同)宽度相等，可用于切割工艺的在线监控，若切割工艺发生异常，切割道宽度偏大或者偏小，则可以第一时间通过切割道与另一方向的对准标记的对齐情况判断出来。
与现有技术相比，本发明提供的半导体切割方法，x，y两个方向(x方向即第一方向、y方向即第二方向)的切割均可以得到有效的指示，并且可以在切割过程中直接监控划片道的宽度是否正常，如有异常可以随时停机检查，提高了良率。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种半导体切割道标记结构，其特征在于包括：沿第一方向间隔设置的多个第一对准标记、沿第二方向间隔设置的多个第二对准标记，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置。
2.根据权利要求1所述的半导体切割道标记结构，其特征在于：对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
3.根据权利要求1或2所述的半导体切割道标记结构，其特征在于：对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
4.根据权利要求3所述的半导体切割道标记结构，其特征在于：对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
5.根据权利要求1-4中任一项所述的半导体切割道标记结构，其特征在于：第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
6.一种半导体切割方法，其特征在于包括：
在半导体上设置多个第一对准标记和多个第二对准标记，该多个第一对准标记、多个第二对准标记分别沿第一方向、第二方向间隔设置，所述第一方向与第二方向相垂直，且任一第一对准标记与任一第二对准标记之间均间隔设置；
依据所述第一对准标记、第二对准标记，分别沿第一方向、第二方向对所述半导体进行切割。
7.根据权利要求6所述的半导体切割方法，其特征在于：对应于一第一对准标记的第一方向切割道的一侧边与配合该第一对准标记的一第二对准标记的一端平齐。
8.根据权利要求6或7所述的半导体切割方法，其特征在于：对应于一第二对准标记的第二方向切割道的一侧边与配合该第二对准标记的一第一对准标记的一端平齐。
9.根据权利要求8所述的半导体切割方法，其特征在于：对应于一第一对准标记的第一方向切割道与对应于相配合的一第二对准标记的第二方向切割道垂直交叉。
10.根据权利要求6-9中任一项所述的半导体切割方法，其特征在于：第一对准标记、第二对准标记分别是沿第一方向、第二方向延伸的短线段。
CN201811500096.2A 2018-12-07 2018-12-07 半导体切割道标记结构及半导体切割方法 Pending CN109390323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811500096.2A CN109390323A (zh) 2018-12-07 2018-12-07 半导体切割道标记结构及半导体切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811500096.2A CN109390323A (zh) 2018-12-07 2018-12-07 半导体切割道标记结构及半导体切割方法

Publications (1)

Publication Number Publication Date
CN109390323A true CN109390323A (zh) 2019-02-26

Family

ID=65430286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811500096.2A Pending CN109390323A (zh) 2018-12-07 2018-12-07 半导体切割道标记结构及半导体切割方法

Country Status (1)

Country Link
CN (1) CN109390323A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120335A (ja) * 1992-10-06 1994-04-28 Nippon Steel Corp 半導体ウェーハのダイシング装置
US20050205913A1 (en) * 2004-03-19 2005-09-22 Fujitsu Limited Semiconductor substrate and method of fabricating semiconductor device
CN101908522A (zh) * 2009-05-11 2010-12-08 台湾积体电路制造股份有限公司 半导体晶圆及制造半导体装置的方法
CN103869638A (zh) * 2014-03-21 2014-06-18 武汉新芯集成电路制造有限公司 一种穿透晶圆的光刻对准方法
CN104733440A (zh) * 2013-12-23 2015-06-24 英飞凌科技股份有限公司 对准标记布置、半导体工件和用于对准晶圆的方法
CN209071325U (zh) * 2018-12-07 2019-07-05 苏州苏纳光电有限公司 半导体切割道标记结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120335A (ja) * 1992-10-06 1994-04-28 Nippon Steel Corp 半導体ウェーハのダイシング装置
US20050205913A1 (en) * 2004-03-19 2005-09-22 Fujitsu Limited Semiconductor substrate and method of fabricating semiconductor device
CN101908522A (zh) * 2009-05-11 2010-12-08 台湾积体电路制造股份有限公司 半导体晶圆及制造半导体装置的方法
CN104733440A (zh) * 2013-12-23 2015-06-24 英飞凌科技股份有限公司 对准标记布置、半导体工件和用于对准晶圆的方法
CN103869638A (zh) * 2014-03-21 2014-06-18 武汉新芯集成电路制造有限公司 一种穿透晶圆的光刻对准方法
CN209071325U (zh) * 2018-12-07 2019-07-05 苏州苏纳光电有限公司 半导体切割道标记结构

Similar Documents

Publication Publication Date Title
CN104078446B (zh) 键合对准标记及计算偏移量的方法
CN105223781B (zh) 一种步进式光刻机对位监控方法
WO2015095089A3 (en) Edge chamfering methods
EP3059635B1 (en) Method for aligning quadrate wafer in first photolithographic process
CN103995433B (zh) 掩模板及基板标记制作方法
CN209071325U (zh) 半导体切割道标记结构
CN104199208A (zh) 一种带有对位切割标记的lcd显示面板及切割方法
CN101567361B (zh) 一种晶圆对准标记
CN106875841A (zh) 一种基板、用于基板定位的对位标记以及对位方法
CN102629050B (zh) 一种像素结构、液晶显示面板及其修复断线的方法
CN109390323A (zh) 半导体切割道标记结构及半导体切割方法
CN101607377A (zh) 单晶片边缘不对称倒角加工方法
CN205082051U (zh) 一种v-cut防呆线路板
JP2016095179A (ja) 検査装置
CN107613645A (zh) 一种线路板锣带加工方法
WO2019100411A1 (zh) 阵列基板缺陷修补方法
CN110148646A (zh) 一种硅太阳能电池片及其制作方法
CN105914172A (zh) 一种基板刻蚀监测方法
CN109449195A (zh) 一种显示面板母板及其制作方法
CN105947106B (zh) 一种由不跨中柱板样箱数据确定木卡数据的方法
CN204417336U (zh) 一种光伏玻璃曲线切割装置
CN206546817U (zh) 一种半导体管芯基板
CN210743959U (zh) 电池片及具有该电池片的光伏组件
CN107818917A (zh) 一种半导体晶圆的切割方法
CN204215146U (zh) 光刻机及光刻机用上版夹具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination