CN109361894A - 一种基于fpga实现的视频接口扩展装置及方法 - Google Patents

一种基于fpga实现的视频接口扩展装置及方法 Download PDF

Info

Publication number
CN109361894A
CN109361894A CN201811479438.7A CN201811479438A CN109361894A CN 109361894 A CN109361894 A CN 109361894A CN 201811479438 A CN201811479438 A CN 201811479438A CN 109361894 A CN109361894 A CN 109361894A
Authority
CN
China
Prior art keywords
video
memory
fpga
interface
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811479438.7A
Other languages
English (en)
Inventor
高计丰
易江瑜
陈传前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Star-Net Wisdom Technology Co Ltd
Original Assignee
Fujian Star-Net Wisdom Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Star-Net Wisdom Technology Co Ltd filed Critical Fujian Star-Net Wisdom Technology Co Ltd
Priority to CN201811479438.7A priority Critical patent/CN109361894A/zh
Publication of CN109361894A publication Critical patent/CN109361894A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/15—Conference systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/15—Conference systems
    • H04N7/155—Conference systems involving storage of or access to video conference sessions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

本发明提供了一种基于FPGA实现的视频接口扩展装置，包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。本发明的优点在于：可低成本的扩展视频接口，实现多路视频同时输入；本发明还提供了一种基于FPGA实现的视频接口扩展方法。本发明的优点在于：可低成本的扩展视频接口，实现多路视频同时输入。

Description

一种基于FPGA实现的视频接口扩展装置及方法
技术领域
本发明涉及一种视频接口扩展装置及方法，特别指一种基于FPGA实现的视频接口扩展装置及方法。
背景技术
随着信息技术的进步，人们越来越多的使用视频会议，进行远程商讨工作，提高工作效率。视频会议即指位于两个或多个地点的人们，通过通信设备和网络，进行在线交谈的会议，需要把多个的视频源，实时且高清的接入到视频会议的设备上并传给对端。
但是现有的CPU，大部分都未集成HDMI、VGA这类的视频输入接口，若需要使用视频功能，传统的做法有如下两种方法：其一是通过CPU上的MIPI、BT1120等接口进行转接，其二是采用多个CPU的方案进行处理，其三是外接视频矩阵。但是传统的做法存在有如下缺陷：方法一存在CPU的接口有限，拥有较多接口的CPU又很少，当需要多个HDMI、VGA输入时一个CPU无法处理的问题；方法二存在设计方案复杂、成本高，多CPU处理后视频图像的延时会加长，影响使用体验的问题；方法三存在成本高，且不方便对CPU进行控制的问题。
发明内容
本发明要解决的技术问题之一，在于提供一种基于FPGA实现的视频接口扩展装置，用于扩展视频接口，实现多路视频同时输入，降低扩展成本。
本发明是这样实现技术问题之一的：一种基于FPGA实现的视频接口扩展装置，包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。
进一步地，所述FPGA包括一视频缩放IP模块、一第二存储器、一总线接口以及一成帧模块；各所述视频接口接收转换芯片的输出端均与所述视频缩放IP模块的输入端连接，所述视频缩放IP模块的输出端与所述第二存储器的输入端以及所述总线接口连接；所述第二存储器的输出端与所述成帧模块的输入端连接，所述成帧模块以及所述总线接口与所述CPU连接；所述第二存储器与所述第一存储器连接。
进一步地，所述第二存储器为FIFO存储器；所述成帧模块为BT1120接口时序的成帧模块。
进一步地，所述总线接口为I2C接口。
进一步地，所述第一存储器为DDR3存储器。
进一步地，所述视频接口接收转换芯片为HDMI转BT1120接口芯片或者VGA转RGB接口芯片。
本发明要解决的技术问题之二，在于提供一种基于FPGA实现的视频接口扩展方法，用于扩展视频接口，实现多路视频同时输入。
本发明是这样实现技术问题之二的：一种基于FPGA实现的视频接口扩展方法，所述方法需使用如权利要求1至6任一所述的扩展装置，所述方法包括如下步骤：
步骤S1、FPGA通过总线接口接收CPU发送的视频通道选通的配置数据以及视频分辨率配置数据，并进行配置；
步骤S2、通过选通的各视频接口接收转换芯片将视频数据输入至视频缩放IP模块；
步骤S3、视频缩放IP模块将各通道输入的视频数据缩放至设定的分辨率，并进行降噪处理；
步骤S4、视频缩放IP模块将处理后的视频数据缓存至第二存储器；
步骤S5、第二存储器将接收到的各通道的视频数据的时钟转换成第一时钟，并将视频数据存储至第一存储器；
步骤S6、读取第一存储器一通道的视频数据加入通道标识后缓存至第二存储器；
步骤S7、第二存储器将接收到视频数据的时钟转换为输出的第二时钟，并输出给成帧模块；
步骤S8、成帧模块将视频数据打包成BT1120格式，提高视频输出帧率，通过BT1120接口发送视频数据给CPU；
步骤S9、判断一通道的多帧图像传输是否完成，若完成，则进入步骤S10；若未完成，则继续传输；
步骤S10、判断视频数据输入是否停止，若停止，则进入步骤S11；若未停止，则读取下一通道的视频数据加入通道标识后缓存至第二存储器，并进入步骤S7；
步骤S11、CPU将接收到的BT1120格式的视频数据按通道标识顺序进行读取分离，从而完成多路视频的接收。
进一步地，所述步骤S5中，所述存储至第一存储器具体为：
存储数据时，为每个通道的视频数据分别设置一第一DDR3缓存空间、一第二DDR3缓存空间以及一第三DDR3缓存空间；在写第一DDR3缓存空间时，则读第三DDR3缓存空间；在写第二DDR3缓存空间时，则读第一DDR3缓存空间；在写第三DDR3缓存空间时，则读第二DDR3缓存空间。
进一步地，所述步骤S6中，所述加入通道标识具体为：将各通道的视频数据的一帧图像的第一个数据改为通道标识。
进一步地，所述步骤S8中，所述视频输出帧率＝视频输入的帧率×通道数。
本发明的优点在于：
1、通过所述FPGA对输入的视频进行时分复用，实现多路视频的同时输入，有效解决CPU接口不够的问题，且成本不高。
2、通过所述视频缩放IP模块对输入的视频进行缩放以及降噪处理，代替了CPU对视频的处理，大大的节约了CPU的资源。
3、通过所述总线接口，实现对输入的视频源的分辨率进行设置，切换输入的视频源。
4、DDR存储器存储数据时，为每个通道的视频分别设置一第一DDR缓存空间、一第二DDR缓存空间以及一第三DDR缓存空间，有效避免视频读写冲突，降低时延。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种基于FPGA实现的视频接口扩展装置的电路原理框图。
图2本发明一种基于FPGA实现的视频接口扩展方法的流程图。
附图说明：
100-扩展装置，1-FPGA，2-视频接口，3-第一存储器，4-CPU，11-视频缩放IP模块，12-第二存储器，13-总线接口，14-成帧模块。
具体实施方式
请参照图1至图2所示，本发明一种基于FPGA实现的视频接口扩展装置100的较佳实施例，包括一FPGA1、复数个视频接口接收转换芯片2，一第一存储器3以及一CPU4；所述CPU4采用R3288、Hi3156或者Hi3798；所述视频接口接收转换芯片2的输出端与所述FPGA1的输入端连接，所述视频接口接收转换芯片2用于将输入的HDMI视频转成BT1120接口数据；所述第一存储器3与所述FPGA1连接；所述FPGA1与所述CPU4连接。
所述FPGA1包括一视频缩放IP模块11、一第二存储器12、一总线接口13以及一成帧模块14；所述视频缩放IP模块11用于对输入的视频进行缩放、滤波处理；所述第二存储器12用于时钟转换，匹配视频缩放IP模块11以及第一存储器3的时钟；所述总线接口13用于与所述CPU4进行通信，接收所述CPU4下发的分辨率设置、切换视频源的命令；所述成帧模块14用于将接收到视频数据做成BT1120的格式，依次输出各个通道的视频数据给所述CPU4；各所述视频接口接收转换芯片2的输出端均与所述视频缩放IP模块11的输入端连接，所述视频缩放IP模块11的输出端与所述第二存储器12的输入端以及所述总线接口13连接；所述第二存储器12的输出端与所述成帧模块14的输入端连接，所述成帧模块14以及所述总线接口13与所述CPU4连接；所述第二存储器12与所述第一存储器3连接。
所述第二存储器12为FIFO存储器，用于时钟转换，匹配视频缩放IP模块11以及第一存储器3的时钟；所述成帧模块14为BT1120接口时序的成帧模块，用于将个通道的视频数据按顺序一帧一帧做成BT1120的数据格式依次传给所述CPU4。
所述总线接口13为I2C接口，用于将处理后的视频发送给所述CPU4，接收所述CPU4下发的分辨率设置、切换视频源的命令。
所述第一存储器3为DDR3存储器，用于存储视频数据。
所述视频接口接收转换芯片2为HDMI转BT1120接口芯片，如IT6801；或者VGA转RGB接口芯片，如CAT9883。
本发明一种基于FPGA实现的视频接口扩展方法的较佳实施例，包括如下步骤：
步骤S1、FPGA1通过总线接口13接收CPU4发送的视频通道选通的配置数据以及视频分辨率配置数据，并进行配置；
步骤S2、通过选通的各视频接口接收转换芯片2将视频数据输入至视频缩放IP模块11；
步骤S3、视频缩放IP模块11将各通道输入的视频数据缩放至设定的分辨率，并进行降噪处理；后续CPU4就不用对视频进行缩放和降噪处理，有效地降低了CPU4的负荷；
步骤S4、视频缩放IP模块11将处理后的视频数据缓存至第二存储器12；
步骤S5、第二存储器12将接收到的各通道的视频数据的时钟转换成第一时钟，并将视频数据存储至第一存储器3；
步骤S6、读取第一存储器3一通道的视频数据加入通道标识后缓存至第二存储器12；
步骤S7、第二存储器12将接收到视频数据的时钟转换为输出的第二时钟，并输出给成帧模块14；
步骤S8、成帧模块14将视频数据打包成BT1120格式，提高视频输出帧率，通过BT1120接口发送视频数据给CPU4；
步骤S9、判断一通道的多帧图像传输是否完成，若完成，则进入步骤S10；若未完成，则继续传输；
步骤S10、判断视频数据输入是否停止，若停止，则进入步骤S11；若未停止，则读取下一通道的视频数据加入通道标识后缓存至第二存储器，并进入步骤S7；
步骤S11、CPU将接收到的BT1120格式的视频数据按通道标识顺序进行读取分离，从而完成多路视频的接收。
所述步骤S5中，所述存储至第一存储器12具体为：
存储数据时，为每个通道的视频数据分别设置一第一DDR3缓存空间、一第二DDR3缓存空间以及一第三DDR3缓存空间；在写第一DDR3缓存空间时，则读第三DDR3缓存空间；在写第二DDR3缓存空间时，则读第一DDR3缓存空间；在写第三DDR3缓存空间时，则读第二DDR3缓存空间；有效避免视频读写冲突，降低时延。
所述步骤S6中，所述加入通道标识具体为：将各通道的视频数据的一帧图像的第一个数据改为通道标识；加入通道标识用于CPU对视频数据进行读取分离。
所述步骤S8中，所述视频输出帧率＝视频输入的帧率×通道数，通过提高BT1120接口输出视频的帧率，将不同通道的视频数据交错输出给CPU4，通过时分复用来实现CPU4接收多路的视频流。
综上所述，本发明的优点在于：
1、通过所述FPGA对输入的视频进行时分复用，实现多路视频的同时输入，有效解决CPU接口不够的问题，且成本不高。
2、通过所述视频缩放IP模块对输入的视频进行缩放以及降噪处理，代替了CPU对视频的处理，大大的节约了CPU的资源。
3、通过所述总线接口，实现对输入的视频源的分辨率进行设置，切换输入的视频源。
4、DDR存储器存储数据时，为每个通道的视频分别设置一第一DDR缓存空间、一第二DDR缓存空间以及一第三DDR缓存空间，有效避免视频读写冲突，降低时延。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (10)

1.一种基于FPGA实现的视频接口扩展装置，其特征在于：包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。
2.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述FPGA包括一视频缩放IP模块、一第二存储器、一总线接口以及一成帧模块；各所述视频接口接收转换芯片的输出端均与所述视频缩放IP模块的输入端连接，所述视频缩放IP模块的输出端与所述第二存储器的输入端以及所述总线接口连接；所述第二存储器的输出端与所述成帧模块的输入端连接，所述成帧模块以及所述总线接口与所述CPU连接；所述第二存储器与所述第一存储器连接。
3.如权利要求2所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述第二存储器为FIFO存储器；所述成帧模块为BT1120接口时序的成帧模块。
4.如权利要求2所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述总线接口为I2C接口。
5.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述第一存储器为DDR3存储器。
6.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述视频接口接收转换芯片为HDMI转BT1120接口芯片或者VGA转RGB接口芯片。
7.一种基于FPGA实现的视频接口扩展方法，其特征在于：所述方法需使用如权利要求1至6任一所述的扩展装置，所述方法包括如下步骤：
步骤S1、FPGA通过总线接口接收CPU发送的视频通道选通的配置数据以及视频分辨率配置数据，并进行配置；
步骤S2、通过选通的各视频接口接收转换芯片将视频数据输入至视频缩放IP模块；
步骤S3、视频缩放IP模块将各通道输入的视频数据缩放至设定的分辨率，并进行降噪处理；
步骤S4、视频缩放IP模块将处理后的视频数据缓存至第二存储器；
步骤S5、第二存储器将接收到的各通道的视频数据的时钟转换成第一时钟，并将视频数据存储至第一存储器；
步骤S6、读取第一存储器一通道的视频数据加入通道标识后缓存至第二存储器；
步骤S7、第二存储器将接收到视频数据的时钟转换为输出的第二时钟，并输出给成帧模块；
步骤S8、成帧模块将视频数据打包成BT1120格式，提高视频输出帧率，通过BT1120接口发送视频数据给CPU；
步骤S9、判断一通道的多帧图像传输是否完成，若完成，则进入步骤S10；若未完成，则继续传输；
步骤S10、判断视频数据输入是否停止，若停止，则进入步骤S11；若未停止，则读取下一通道的视频数据加入通道标识后缓存至第二存储器，并进入步骤S7；
步骤S11、CPU将接收到的BT1120格式的视频数据按通道标识顺序进行读取分离，从而完成多路视频的接收。
8.如权利要求7所述的一种基于FPGA实现的视频接口扩展方法，其特征在于：所述步骤S5中，所述存储至第一存储器具体为：
存储数据时，为每个通道的视频数据分别设置一第一DDR3缓存空间、一第二DDR3缓存空间以及一第三DDR3缓存空间；在写第一DDR3缓存空间时，则读第三DDR3缓存空间；在写第二DDR3缓存空间时，则读第一DDR3缓存空间；在写第三DDR3缓存空间时，则读第二DDR3缓存空间。
9.如权利要求7所述的一种基于FPGA实现的视频接口扩展方法，其特征在于：所述步骤S6中，所述加入通道标识具体为：将各通道的视频数据的一帧图像的第一个数据改为通道标识。
10.如权利要求7所述的一种基于FPGA实现的视频接口扩展方法，其特征在于：所述步骤S8中，所述视频输出帧率＝视频输入的帧率×通道数。
CN201811479438.7A 2018-12-05 2018-12-05 一种基于fpga实现的视频接口扩展装置及方法 Pending CN109361894A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811479438.7A CN109361894A (zh) 2018-12-05 2018-12-05 一种基于fpga实现的视频接口扩展装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811479438.7A CN109361894A (zh) 2018-12-05 2018-12-05 一种基于fpga实现的视频接口扩展装置及方法

Publications (1)

Publication Number Publication Date
CN109361894A true CN109361894A (zh) 2019-02-19

Family

ID=65331228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811479438.7A Pending CN109361894A (zh) 2018-12-05 2018-12-05 一种基于fpga实现的视频接口扩展装置及方法

Country Status (1)

Country Link
CN (1) CN109361894A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111083412A (zh) * 2019-12-05 2020-04-28 视联动力信息技术股份有限公司 视频转接方法、视频转接器、电子设备及存储介质
CN112153355A (zh) * 2020-09-04 2020-12-29 南京信息工程大学 一种基于fpga的数字图像像素转换系统及方法
CN117827725A (zh) * 2024-03-04 2024-04-05 山东华翼微电子技术股份有限公司 一种基于fpga的emc接口扩展模块、系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813107A (zh) * 2014-03-05 2014-05-21 湖南兴天电子科技有限公司 一种基于fpga多路高清视频叠加方法
CN103929610A (zh) * 2014-04-23 2014-07-16 利亚德光电股份有限公司 用于led电视的数据处理方法、装置及led电视

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813107A (zh) * 2014-03-05 2014-05-21 湖南兴天电子科技有限公司 一种基于fpga多路高清视频叠加方法
CN103929610A (zh) * 2014-04-23 2014-07-16 利亚德光电股份有限公司 用于led电视的数据处理方法、装置及led电视

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111083412A (zh) * 2019-12-05 2020-04-28 视联动力信息技术股份有限公司 视频转接方法、视频转接器、电子设备及存储介质
CN111083412B (zh) * 2019-12-05 2022-11-08 视联动力信息技术股份有限公司 视频转接方法、视频转接器、电子设备及存储介质
CN112153355A (zh) * 2020-09-04 2020-12-29 南京信息工程大学 一种基于fpga的数字图像像素转换系统及方法
CN117827725A (zh) * 2024-03-04 2024-04-05 山东华翼微电子技术股份有限公司 一种基于fpga的emc接口扩展模块、系统及方法
CN117827725B (zh) * 2024-03-04 2024-05-14 山东华翼微电子技术股份有限公司 一种基于fpga的emc接口扩展模块、系统及方法

Similar Documents

Publication Publication Date Title
CN109361894A (zh) 一种基于fpga实现的视频接口扩展装置及方法
US10013378B2 (en) ASIC chip system dedicated for optical three-dimensional sensing
US9929972B2 (en) System and method of sending data via a plurality of data lines on a bus
CN102193865B (zh) 存储系统、存储方法和使用其的终端
US11314457B2 (en) Data processing method for data format conversion, apparatus, device, and system, storage medium, and program product
CN211184115U (zh) 一种具有多路视频显示功能的车载显控终端
WO2024051674A1 (zh) 图像处理电路和电子设备
CN105208275A (zh) 一种支持流数据片内实时处理的系统及设计方法
US8171186B1 (en) On-chip interconnect fabric
CN102572398A (zh) 多路视频处理装置、系统及方法
WO2020061813A1 (zh) 图像处理系统和图像处理方法
CN114328318B (zh) 微控制器用直接设备互连的dma控制器及互联控制方法
CN214586880U (zh) 一种信息处理设备
CN206023933U (zh) 一种移动终端的全景拍摄系统
CN113411641A (zh) 数据传输方法、接收方法、发送端、接收端及通信系统
CN101969552B (zh) 一种视频数据并行处理系统及其方法
CN204481952U (zh) 一种基于高清视频切换和摄像跟踪的会议系统
CN209218241U (zh) 一种基于fpga实现的视频接口扩展装置
CN105611211B (zh) 视频格式切换器及显示装置
CN206712930U (zh) 视频处理器
CN107682587B (zh) 视频处理器
CN214474972U (zh) 一种PCIE和RapidIO数据转换装置
EP3274957B1 (en) Adaptive video direct memory access module
CN210958542U (zh) 一种分布式图像处理装置
CN107613355A (zh) 视频处理系统及视频处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination