CN206712930U - 视频处理器 - Google Patents
视频处理器 Download PDFInfo
- Publication number
- CN206712930U CN206712930U CN201720461694.8U CN201720461694U CN206712930U CN 206712930 U CN206712930 U CN 206712930U CN 201720461694 U CN201720461694 U CN 201720461694U CN 206712930 U CN206712930 U CN 206712930U
- Authority
- CN
- China
- Prior art keywords
- video
- pld
- video processor
- interface
- dvi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本实用新型的实施例提出一种视频处理器,采用了可编程逻辑器件辅助处理一路视频差分信号,可将DVI(或HDMI)转换成TTL信号,使得视频处理器芯片可以实现DVI和HDMI互为画中画而不冲突的功能。
Description
技术领域
本实用新型涉及视频处理技术领域,尤其涉及一种视频处理器。
背景技术
参见图1,其为现有的一种视频处理器架构示意图,其包括视频处理器芯片STDP8028、FPGA、微控制器、闪存、SDRAM以及一些信号输入输出接口。具体地,现有的视频处理器由视频处理器芯片STDP8028独立负责DVI和HDMI的视频解析,DVI和HDMI均为由外部硬件接口直接输入的TMDS(Transition-minimized differential signaling,最小化传输差分信号)差分信号。在关闭画中画(Picture-In-Picture,PIP)功能情形下,当用户单独切换DVI源时,STDP8028将通道切换至DVI通道;在关闭画中画功能情形下,当用户单独切换HDMI源时,STDP8028将通道切换至HDMI通道;当用户开启画中画并将主通道切换为DVI通道时,此时副通道无法选择为HDMI通道,当用户强制切换为HDMI通道时,主副通道都将切换为HDMI通道,无法同时显示DVI和HDMI两路视频差分信号。
由此可见,受限于STDP8028内部的硬件限制,无法同时处理DVI和HDMI两路视频差分信号,即便用户在主通道为DVI(或HDMI)情形下选择HDMI(或DVI)作为副通道,也会强制将主副通道切换为一致,也即无论如何DVI和HDMI做不到互为画中画显示出来,这样的限制导致在很多场合下影响体验效果。
实用新型内容
因此,本实用新型的实施例提出一种视频处理器,以解决视频处理器无法使两路差分视频信号互为画中画的技术问题。
具体地,本实用新型实施例提出的一种视频处理器,包括:视频处理器芯片、第一路视频差分信号输入接口、第二路视频差分信号输入接口、视频解码器和可编程逻辑器件;所述可编程逻辑器件通过所述视频解码器连接所述第一路视频差分信号输入接口;所述视频处理器芯片设置有TTL格式视频信号输入接口和差分视频信号输入接口,所述TTL格式视频信号输入接口连接所述可编程逻辑器件,且所述差分视频信号输入接口连接所述第二路视频差分信号输入接口。
在本实用新型的一个实施例中,所述第一路视频差分信号输入接口为DVI视频输入接口,所述第二路视频差分信号输入接口为HDMI视频输入接口。
在本实用新型的一个实施例中,所述视频处理器还包括第一视频编码器、第一视频分配器、HDMI视频输出接口和DVI视频输出接口;所述可编程逻辑器件通过依次连接的所述第一视频编码器和所述第一视频分配器电连接所述HDMI视频输出接口和所述DVI视频输出接口。
在本实用新型的一个实施例中,所述视频处理器还包括SDI处理电路、SDI视频输入接口和SDI视频环出接口;所述SDI视频输入接口和所述SDI视频环出接口通过所述SDI处理电路连接至所述可编程逻辑器件;所述SDI处理电路包括视频解码器和视频分配器。
在本实用新型的一个实施例中,所述视频处理器还包括第二视频编码器、第二视频分配器和DVI视频环出接口;所述DVI视频环出接口和所述视频处理器芯片的DVI接口通过依次连接的所述第二视频分配器和所述第二视频编码器电连接所述视频解码器的输出。
在本实用新型的一个实施例中,所述视频处理器还包括RGB视频输入接口和RGB视频输出接口,均连接所述可编程逻辑器件。
在本实用新型的一个实施例中,所述视频处理器还包括:微控制器,连接所述可编程逻辑器件和所述视频处理器芯片。
在本实用新型的一个实施例中,所述视频处理器还包括发送卡逻辑,所述发送卡逻辑连接所述可编程逻辑器件和所述微控制器。
在本实用新型的一个实施例中,所述发送卡逻辑包括第二可编程逻辑器件和多路网络物理层收发器;所述第二可编程逻辑器件连接所述可编程逻辑器件和所述微控制器,所述多路网络物理层收发器连接所述第二可编程逻辑器件。
由上可知,本实用新型实施例由于采用了可编程逻辑器件例如FPGA器件辅助处理一路视频差分信号,可以将DVI(或HDMI)转换成TTL信号,使得视频处理器芯片可实现DVI和HDMI互为画中画而不冲突的功能。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的一种视频处理器架构示意图。
图2为本实用新型实施例中采用FPGA辅助完成DVI和HDMI互为画中画的系统架构示意图。
图3为本实用新型实施例采用图2所示技术方案的一种视频处理器的具体架构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提出的一种基于视频处理器芯片的画中画实现方案,其可以实现视频HDMI和DVI两路视频差分信号互为画中画,从而解决在视频处理器芯片例如STDP8028自身硬件结构不支持同时处理两路视频差分信号的情况下实现HDMI和DVI互为画中画功能。
具体地,本实用新型的一个实施例采用可编程逻辑器件例如FPGA(FieldProgrammable Gate Array,现场可编程门阵列)器件进行辅助处理,从而帮助视频处理器芯片例如STDP8028完成部分视频解码工作,具体架构如图2所示。
在如图2中,其是在原有的视频处理器芯片例如STDP8028的基础上增设一枚可编程逻辑器件例如FPGA器件,这里以EP4CE15F17为例进行说明。此处,FPGA器件主要作用是作为中转站,协调各路信号,画中画功能依然由视频处理器芯片例如STDP8028实现。HDMI信号和现有方案(例如图1所示)保持一致直接以差分信号格式进入STDP8028进行处理,DVI信号有所不同,在信号输入端首先进入视频解码器(图2未示出)例如ADV7612芯片(其为一种双端口Xpressview 225MHZ HDMI接收机),可以将DVI(或HDMI)的TMDS差分信号转化为TTL信号后进入FPGA器件来统一管理。
图2所示方案便是为了HDMI和DVI两路视频差分信号互为画中画功能的实现。STDP8028可支持一路TTL信号输入和一路HDMI(或DVI)的TMDS差分信号输入,虽然STDP8028不支持两路视频差分信号例如两路TMDS差分信号同时处理,但可以支持一路TMDS差分信号和一路TTL信号同时处理,因此通过一枚FPGA器件辅助,便可以将DVI的TMDS差分信号经由解码后以TTL信号的形式输送至STDP8028,同时和外部直接输入至STDP8028的HDMI的TMDS差分信号毫不冲突,可以互为画中画。另外值得一提的是,也可以是HDMI的TDMS差分信号经由解码后以TTL信号的形式输送至STDP8028且DVI的TDMS差分信号直接输入至STDP8028,同样可以实现HDMI和DVI互为画中画,只是为了实现DVI环路(DVI LOOP)输出,优选为将DVI的TDMS差分信号通过视频解码器接入辅助处理用FPGA器件。
参见图3,其为本实用新型实施例采用图2所示技术方案的一种视频处理器的具体架构示意图。
如图3所示,本实施例的视频处理器包括:视频处理器芯片31、可编程逻辑器件32、微控制器33、视频编码器34、视频分配器35、SDI(Serial Digital Interface,数字分量串行接口)处理电路36、视频解码器37、视频编码器38、视频分配器39以及发送卡逻辑40。
具体地,视频处理器芯片31连接微控制器33(例如是基于ARM的MCU)且两者之间典型地通过UART和SPI等串行总线协议进行通信;再者,视频处理器芯片31连接HDMI视频输入接口HDMI IN、DP(DisplayPort)视频输入接口DP IN、VGA视频输入接口、4路模拟视频输入接口4Analog IN以及5路音频输入接口5Audio IN。可编程逻辑器件32例如FPGA器件连接视频处理器芯片31从而两者之间可以进行TTL格式视频信号和I2S格式音频信号交互;再者,可编程逻辑器件32连接微控制器33以接受其控制以及连接发送卡逻辑40以提供TTL格式视频信号例如36bit TTL信号以及音频信号例如I2S(Inter-IC Sound)信号至发送卡逻辑40;此外,可编程逻辑器件32还连接RGB视频输入接口RGB IN和RGB视频输出接口RGB OUT以输入输出24bit TTL格式RGB视频信号,通过依次连接的视频编码器34和视频分配器35连接HDMI视频输出接口HDMI_out和DVI视频输出接口DVI_out,通过SDI处理电路36连接SDI视频输入接口SDI IN和SDI视频环出接口SDI LOOP,以及通过视频解码器37连接DVI视频输入接口DVI IN。另外,视频解码器37还通过依次连接的视频编码器38和视频分配器39连接DVI视频环出接口DVI LOOP和视频处理器芯片31的DVI接口。
承上述,视频编码器34例如是ADV7511芯片,视频分配器35例如是1分2视频分配器,SDI处理电路36例如包括视频解码器和视频分配器且SDI视频输入接口SDI IN通过依次连接的视频分配器和视频解码器连接至可编程逻辑器件32以及SDI视频环出接口SDI LOOP连接视频分配器,视频解码器37例如是ADV7612芯片,视频编码器38例如是ADV7511芯片,视频分配器39例如是1分2视频分配器。发送卡逻辑40包括可编程逻辑器件401例如FPGA器件,4路网络PHY 403、闪存405和动态随机存储器407;可编程逻辑器件401连接微控制器33以接受其控制;闪存405和动态随机存储器407连接可编程逻辑器件401且闪存405也可以替换成其它非易失性存储器;4路网络PHY 403连接可编程逻辑器件401例如其RGMII(ReducedGigabit Media Independent Interface,简化的吉比特媒体独立接口),此外4路网络PHY(也即网络物理层收发器)403的输出侧设置有4个网口也即网口1-网口4,从而可将发送卡逻辑40处理后的视频图像数据通过网络传输至接收卡。另外,值得说明的是,发送卡逻辑40中的网络PHY的数量不限于4个,也可以是满足实际应用需求的其它数量;发送卡逻辑40也可以作为一个独立于视频处理器之外的器件例如是现有的应用于LED显示屏同步控制系统的发送卡。
通过图3所示的硬件实现,DVI视频差分信号例如TDMS差分信号可以经由视频解码器37解码后转换成TTL信号进入可编程逻辑器件32再以TTL格式信号传送至视频处理器芯片31的TTL格式视频信号输入接口(图3未绘出),HDMI视频差分信号例如TDMS差分信号可以以差分信号格式直接送入视频处理器芯片31的差分视频信号输入接口(图3未绘出),从而视频处理器芯片31可以实现DVI和HDMI视频互为画中画。
综上所述,本实用新型实施例由于采用了可编程逻辑器件例如FPGA器件辅助处理一路视频差分信号,将DVI(或HDMI)转换成TTL信号,使得视频处理器芯片可以实现DVI和HDMI互为画中画而不冲突的功能。此外,通过增加一路SDI信号源,同样经由可编程逻辑器件例如FPGA器件处理后输送至视频处理器芯片,并且如此处理后,SDI便同样可以和现有源互为画中画,真正达到自由切换,自由显示画中画的目的。
最后值得一提的是,对于视频处理器芯片无法同时处理任意两路视频差分信号(并不限于DVI和HDMI)互为画中画的情形均可采用本实用新型前述实施例提出的技术方案,将其中一路视频差分信号经由可编程逻辑器件例如FPGA器件辅助处理成TTL格式信号后再输入视频处理器芯片(送入主通道和副通道之一进行处理),另一路视频差分信号送入主通道和副通道之另一者进行处理,进而可以实现两路视频差分信号互为画中画。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,虽然本实用新型已以较佳实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (9)
1.一种视频处理器,包括视频处理器芯片;其特征在于,还包括第一路视频差分信号输入接口、第二路视频差分信号输入接口、视频解码器和可编程逻辑器件;所述可编程逻辑器件通过所述视频解码器连接所述第一路视频差分信号输入接口;所述视频处理器芯片设置有TTL格式视频信号输入接口和差分视频信号输入接口,所述TTL格式视频信号输入接口连接所述可编程逻辑器件,且所述差分视频信号输入接口连接所述第二路视频差分信号输入接口。
2.如权利要求1所述的视频处理器,其特征在于,所述第一路视频差分信号输入接口为DVI视频输入接口,所述第二路视频差分信号输入接口为HDMI视频输入接口。
3.如权利要求1所述的视频处理器,其特征在于,所述视频处理器还包括第一视频编码器、第一视频分配器、HDMI视频输出接口和DVI视频输出接口;所述可编程逻辑器件通过依次连接的所述第一视频编码器和所述第一视频分配器连接所述HDMI视频输出接口和所述DVI视频输出接口。
4.如权利要求1所述的视频处理器,其特征在于,所述视频处理器还包括SDI处理电路、SDI视频输入接口和SDI视频环出接口;所述SDI视频输入接口和所述SDI视频环出接口通过所述SDI处理电路电连接至所述可编程逻辑器件;所述SDI处理电路包括视频解码器和视频分配器。
5.如权利要求1所述的视频处理器,其特征在于,所述视频处理器还包括第二视频编码器、第二视频分配器和DVI视频环出接口;所述DVI视频环出接口和所述视频处理器芯片的DVI接口通过依次连接的所述第二视频分配器和所述第二视频编码器连接所述视频解码器的输出。
6.如权利要求1所述的视频处理器,其特征在于,所述视频处理器还包括RGB视频输入接口和RGB视频输出接口,均连接所述可编程逻辑器件。
7.如权利要求1所述的视频处理器,其特征在于,所述视频处理器还包括:微控制器,连接所述可编程逻辑器件和所述视频处理器芯片。
8.如权利要求7所述的视频处理器,其特征在于,所述视频处理器还包括发送卡逻辑,所述发送卡逻辑连接所述可编程逻辑器件和所述微控制器。
9.如权利要求8所述的视频处理器,其特征在于,所述发送卡逻辑包括第二可编程逻辑器件和多路网络物理层收发器;所述第二可编程逻辑器件连接所述可编程逻辑器件和所述微控制器,所述多路网络物理层收发器连接所述第二可编程逻辑器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720461694.8U CN206712930U (zh) | 2017-04-27 | 2017-04-27 | 视频处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720461694.8U CN206712930U (zh) | 2017-04-27 | 2017-04-27 | 视频处理器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206712930U true CN206712930U (zh) | 2017-12-05 |
Family
ID=60459329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720461694.8U Active CN206712930U (zh) | 2017-04-27 | 2017-04-27 | 视频处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206712930U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277726A (zh) * | 2018-12-05 | 2020-06-12 | 西安诺瓦星云科技股份有限公司 | 视频处理装置 |
CN112309310A (zh) * | 2019-07-26 | 2021-02-02 | 西安诺瓦星云科技股份有限公司 | 发送卡和led显示器 |
-
2017
- 2017-04-27 CN CN201720461694.8U patent/CN206712930U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277726A (zh) * | 2018-12-05 | 2020-06-12 | 西安诺瓦星云科技股份有限公司 | 视频处理装置 |
CN112309310A (zh) * | 2019-07-26 | 2021-02-02 | 西安诺瓦星云科技股份有限公司 | 发送卡和led显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103903568B (zh) | Led显示屏控制卡 | |
CN103686307A (zh) | 一种基于数字信号处理器的多画面拼接显示设备 | |
CN206712930U (zh) | 视频处理器 | |
CN104125434A (zh) | 一种长距离高清传输的系统 | |
CN104363433B (zh) | 一种无需外接分配器的多路光端机 | |
CN204598150U (zh) | 一种基于fpga的3×3高清视频矩阵切换装置 | |
CN203734742U (zh) | 一种视频拼接墙的回显系统 | |
KR20140022001A (ko) | 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱 | |
CN105304001B (zh) | 一种基于serdes的信号扩展盒 | |
CN209151295U (zh) | 一种18g带宽超高清视频网络编解码器 | |
CN104954725A (zh) | 一种基于sdi的传输双向辅助数据方法 | |
CN105681685A (zh) | 信号处理器和系统以及画中画和分屏显示的实现方法 | |
CN208509118U (zh) | 信号多路输出的电路和会议机应用系统 | |
CN104869350B (zh) | 多频道分享装置及多频道分享方法 | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
CN105141905A (zh) | 一种拼接墙系统及其实现方法 | |
CN109361894A (zh) | 一种基于fpga实现的视频接口扩展装置及方法 | |
CN209330214U (zh) | 多路直播的导播装置 | |
CN104519399A (zh) | 实现两路电视节目独立解扰和控制ts流分配输出的解码器 | |
CN205510264U (zh) | 一种hdmi编解码器 | |
US9098674B2 (en) | Data processing apparatus for segmental processing of input data, systems using the apparatus and methods for data transmittal | |
CN102185998B (zh) | 一种利用aes/ebu数字音频信号同步视频信号的方法 | |
CN205385561U (zh) | 一种多屏拼接显示系统 | |
CN108769548A (zh) | 一种解码视频输出系统及方法 | |
CN209046772U (zh) | 视频处理器及显示系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 710075 DEF101, Zero One Square, Xi'an Software Park, No. 72 Zhangbajie Science and Technology Second Road, Xi'an High-tech Zone, Shaanxi Province Patentee after: XI'AN NOVASTAR TECH Co.,Ltd. Address before: 710075 No.401, Zone D, qinfengge, Xi'an Software Park, No.68, Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province Patentee before: Xi'an NovaStar Tech Co.,Ltd. |
|
CP03 | Change of name, title or address |