CN109361416B

CN109361416B - 一种符号定时恢复电路及其接收机

Info

Publication number: CN109361416B
Application number: CN201811283424.8A
Authority: CN
Inventors: 张书迁; 钱永学; 王志华; 叶晓斌; 黄鑫
Original assignee: Shenzhen Angrui Microelectronics Technology Co ltd
Current assignee: Shenzhen Angrui Microelectronics Technology Co ltd
Priority date: 2018-10-31
Filing date: 2018-10-31
Publication date: 2020-07-28
Anticipated expiration: 2038-10-31
Also published as: CN109361416A

Abstract

本申请提供了一种符号定时恢复电路及其接收机，该符号定时恢复电路包括：用于接收FSK频域信号波形的存储单元，用于实时检测定时误差的定时误差检测器，以及根据定时误差控制存储单元在每个符号计算周期的起始时刻读取符号的第一个采样点的控制器。该符号定时恢复电路工作在信号的频域，因此整个电路只需要处理一路频域信号，数据字宽比较短，因而设计简单；同时，由于信号的幅度只和FSK信号的调制频偏相关，而与时域信号的幅度无关，因此，符号定时恢复电路不需要在输入前加入自动增益控制电路，也不需要插值滤波器，简化了电路结构，节约了硬件成本。本申请提出的符号定时恢复电路是一种低复杂度、低成本的定时恢复电路。

Description

一种符号定时恢复电路及其接收机

技术领域

本申请涉及无线通信技术领域，尤其涉及一种符号定时恢复电路及其接收机。

背景技术

在频移键控(Frequency-Shift-Keying，简称FSK)调制系统中，符号定时误差会造成严重的符号检测错误。因此，符号定时恢复电路对于符号定时误差的检测和补偿格外重要，这也是无线通信系统中同步电路的重要组成部分。

传统的符号定时恢复电路由插值滤波器、定时误差检测器、环路滤波器以及控制器组成，如图1所示。该电路是一个反馈环路，通过定时误差检测器检测出采样频率偏差，该偏差经过环路滤波后输出给环路控制器，控制器用于选取输入采样点以及修改插值滤波器的系数，而插值滤波器的输出即为插值后的时域波形。然而，采用传统的符号定时恢复电路，为了保持输入输出数据具有相同的过采样率，还需要在电路输出端增加一个足够长度的缓存器，因为当接收机ADC的采样率小于发射机DAC的采样率时，插值滤波器的输出数据量会大于输入数据量。此外，由于传统的符号定时恢复电路一般在信号的时域工作，此时输入为两路正交信号，信号的字宽也比较长，因而设计较为复杂，而且在时域中，整个环路带宽会受到输入信号幅度大小的影响，因而在信号输入前还需要设计一个精度较高的自动增益控制电路，否则该定时恢复电路的反馈环路不容易收敛，从而导致符号的定时恢复失效。

有鉴于此，本领域技术人员急需提出一种新型的符号定时恢复电路，以避免插值滤波器以及自动增益控制电路的使用，从而达到简化电路、降低成本的目的。

发明内容

本申请提供了一种符号定时恢复电路及其接收机，以避免传统符号定时恢复电路中插值滤波器以及自动增益控制电路的使用，从而简化电路、降低成本。

为了实现上述目的，本申请提供了以下技术方案：

一种符号定时恢复电路，包括：存储单元、控制器以及定时误差检测器，其中，

所述存储单元用于接收FSK频域信号波形；

所述定时误差检测器用于实时检测所述存储单元输出的FSK频域信号波形的定时误差；

所述控制器用于根据所述定时误差控制所述存储单元在每个符号计算周期的起始时刻读取符号的第一个采样点。

优选的，所述存储单元为移位寄存器，其中，在初始时刻，第一个符号的第一个采样点位于所述移位寄存器的中间存储单元。

优选的，所述存储单元包括：写地址译码电路、读地址译码电路和静态随机存储器SRAM，其中，

所述写地址译码电路和所述读地址译码电路均一端与所述SRAM相连，另一端与所述控制器相连；

所述SRAM接收并输出所述FSK频域信号波形。

优选的，所述存储单元的最小长度由符号过采样率、有效载荷的最大长度和最大支持的采样频率偏差来确定；所述最小长度的确定公式为：

其中，N_min表示所述存储单元的最小长度；F_ovs表示符号过采样率；L表示有效载荷的最大长度；P表示最大支持的采样频率偏差；运算符号

表示向上取整。

一种接收机，包括：模拟数字转换器ADC、降采样滤波器、去中频电路、信道滤波器、FSK解调器、符号检测电路以及如上任意一项所述的符号定时恢复电路，其中，

所述ADC用于将接收的FSK载波信号进行模数转换得到数字信号；

所述降采样滤波器，用于将所述数字信号进行降采样处理，得到降采样信号；

所述去中频电路，用于利用中频值和载波频偏估计值对所述降采样信号进行混频处理，得到混频信号；

所述信道滤波器，用于将所述混频信号进行带外噪声滤波处理，得到滤波信号；

所述FSK解调器，用于将所述滤波信号进行解调，得到FSK频域信号波形；

所述符号定时恢复电路，用于利用所述FSK频域信号波形对定时误差进行恢复，以输出无误差信号；

所述符号检测电路，用于检测所述无误差信号，并输出。

优选的，所述降采样滤波器具体用于将所述数字信号降采样到码率的8倍。

优选的，所述混频处理包括：去除中频处理和去除载波频偏处理。

由以上技术方案可知，本申请提供了一种符号定时恢复电路及其接收机，该符号定时恢复电路工作在信号的频域，那么整个电路只需要处理一路频域信号，而且数据字宽也比较短，因而电路设计简单；此外，由于信号的幅度只和FSK信号的调制频偏相关，而与时域信号的幅度没有关系，因此，符号定时恢复电路不需要在输入前加入自动增益控制电路，也不需要插值滤波器，简化了电路结构，节约了硬件成本。因此，本发明实施例提出的符号定时恢复电路是一种低复杂度、低成本的定时恢复电路。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统的符号定时恢复电路示意图；

图2为本申请实施例一提供的一种符号定时恢复电路；

图3为本申请实施例二提供的一种符号定时恢复电路；

图4为本申请实施例三提供的一种符号定时恢复电路；

图5为本申请实施例四提供的一种FSK接收机架构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

频移键控FSK是一种应用非常广泛的数字调制方式，具有实现简单，抗噪声和抗衰减性能较好的特点。比较典型的应用，如键鼠、玩具、调光灯、遥控器等。FSK调制系统中，符号定时误差会造成严重的符号检测错误，因此，需要进行符号定时误差的检测和电路补偿，本申请为了克服传统的符号定时恢复电路中插值滤波器以及自动增益控制电路的使用，从而简化电路、降低成本，不同于传统的基于插值滤波器的符号定时恢复电路，本发明提出一种基于存储单元的符号定时恢复电路，该定时恢复电路可以用于基于突发模式传输的无线通信系统，这种通信系统的信息是以包结构来传输的，如蓝牙、ZigBee、以及一些私有无线通信系统。具体方案如下所述：

实施例一

本申请实施例一提供了一种新颖的符号定时恢复电路，如图2所示，图2为本申请实施例一提供的一种符号定时恢复电路，该符号定时恢复电路包括：存储单元101、定时误差检测器102以及控制器103，其中，

存储单元101用于接收FSK频域信号波形；

具体的，本申请中的存储单元是由一组存储单元构成，该存储单元的最小长度N_min由符号过采样率F_ovs、有效载荷的最大长度L、最大支持的采样频率偏差P来决定，如公式(1)所示：

其中，运算符号

表示向上取整。

例如，符号过采样率为8，有效载荷的最大长度为2048字节，最大支持的采样频率偏差为100ppm，那么，运算得到存储单元的最小长度为28个采样点。然而，需要说明的是，在实际使用中，考虑到其它因素，如定时误差检测器检测定时误差所占用的符号长度，还需要额外增加几个符号长度的存储单元。

定时误差检测器102用于实时检测存储单元101输出的FSK频域信号波形的定时误差；

本申请所提供的符号定时恢复电路中的定时误差检测器(Timing-Error-Detector)负责检测符号的定时误差，其可以采用经典的定时误差检测器实现，例如Early-Late TED，Zero-Crossing TED，Gardner TED，Mueller and Müller TED等，或者其他特殊的定时误差检测器，在本申请不做限定。

控制器103用于根据定时误差控制存储单元101在每个符号计算周期的起始时刻读取符号的第一个采样点。

具体的，FSK载波信号经模拟射频前端接收后，经过ADC转换成数字信号，该数字信号从时域转换到频域后形成FSK频域信号波形，一般该信号波形的过采样率为8倍的符号率，也就是一个符号(symbol)采集8个采样点，经过同步电路的精准同步后，可以准确定位有效载荷第一个符号的第一个采样点位置，该采样点即为初始的符号定时采样点，当输入的有效载荷采样点数量达到所要求的最小存储大小的一半时，整个环路开始运行，定时误差检测器负责检测定时误差，控制器负责根据定时误差检测器输出的定时误差来控制存储单元读取正确位置处的采样点，从而使得存储单元在一个符号计算周期的起始时刻读取该符号的第一个采样点。如果接收机ADC的采样频率大于发射机DAC的采样频率，那么存储单元读取采样点的位置会随着数据的输入向较新的数据移动或者具有这样的移动趋势；如果接收机ADC的采样率小于发射机DAC的采样频率，那么存储单元读取采样点的位置会随着数据的输入向较为陈旧的数据移动或者具有这样的移动趋势。

由以上技术方案可知，本申请实施例一提供的该符号定时恢复电路，由于其工作在信号的频域，因此，整个电路只需要处理一路频域信号，而且数据字宽也比较短，因而设计简单；同时，由于信号的幅度只和FSK信号的调制频偏相关，而与时域信号的幅度没有关系，因此，符号定时恢复电路不需要在输入前加入自动增益控制电路，也不需要插值滤波器，简化了电路结构，节约了硬件成本。因此，本发明实施例提出的符号定时恢复电路是一种低复杂度、低成本的定时恢复电路。

实施例二

基于实施例一，本申请实施例二提供了一种更具体的符号定时恢复电路，如图3所示，图3为本申请实施例二提供的一种符号定时恢复电路。具体的，该实施例中，存储单元通过移位寄存器1011实现，初始时刻，第一个符号的第一个采样点位于移位寄存器的中间存储单元，即初始时刻，移位寄存器读取采样点的位置为移位寄存器的中间存储单元，使得该电路通过改变读取地址达到既能支持正向定时误差，也能支持负向定时误差的目的。在本申请中，初始时刻是指环路开始运行的时刻。

具体其他部分可参照实施例一的记载，在本实施例中不再赘述。

实施例三

基于实施例一，本申请实施例三提供了一种更具体的符号定时恢复电路，如图4所示，图4为本申请实施例三提供的一种符号定时恢复电路，具体的，在本实施例中，存储单元通过静态随机存储器SRAM实现，存储单元101包括：写地址译码电路1011、读地址译码电路1012和静态随机存储器SRAM1013，其中，

写地址译码电路1011和读地址译码电路1012均一端与SRAM1013相连，另一端与控制器103相连；

SRAM1013接收并输出FSK频域信号波形。

具体的，对于SRAM来说，都会有一个读地址、写地址译码电路，用来控制当前时钟将数据从哪个存储单元读出，从哪个存储单元写入。具体控制读写到哪一个单元，是控制器来完成的，控制器产生一个读地址输出给读地址译码电路，输出一个写地址给写地址译码电路。

对比移位寄存器实现的存储单元来说，因为移位寄存器每移动一位，需要整个存储区域的数据一起移动，而随机存取存储器只是将数据写入相应的地址单元，因此，移位寄存器的动态功耗要大于相同大小的随机存取存储器。同时，在有的应用下，突发传输的包长比较长，这样需要的存储单元比较多，此时，采用随机存取存储器的面积要远小于采用移位寄存器构成的存储单元。基于以上原因，符号定时恢复电路中的存储单元也可以采用随机存取存储器来实现，其需要的存储器大小的最小值同样由公式(1)来确定。

SRAM实现正负调整是在读地址上额外增加或者减少1，一旦出现TED检测到较大的误差，并累计到大约一个采样点那么大时，就会纠正当前读地址，使之额外前进或者后退一个数据。具体的，因为SRAM不会移位，所以存储的数据必须挨个写进去，在没有定时误差的情况下，我们也需要挨个读出来。如果有定时误差，就可能不是挨个读出了，就需要跳过一个，或者当前的再读一遍，这就是所谓的额外增加或者减1：正常是每次加1，需要调整时，1+1＝2(跳过一个)，或者1-1＝0(保持当前地址重读)。

本申请实施例二和实施例三提供了基于存储单元的符号定时恢复电路的两种实现方式，即基于移位寄存器和基于SRAM实现存储单元，该符号定时恢复电路工作在信号的频域，此时整个电路只需要处理一路频域信号，而且数据字宽也比较短，因而设计简单；同时，由于信号的幅度只和FSK信号的调制频偏相关，而与时域信号的幅度没有关系，因此，符号定时恢复电路不需要在输入前加入自动增益控制电路，也不需要插值滤波器，简化了电路结构，节约了硬件成本。因此，本发明实施例提出的符号定时恢复电路是一种低复杂度、低成本的定时恢复电路。

实施例四

本申请实施例四提供了一种接收机，如图5所示，图5为本申请实施例四提供的一种FSK接收机架构示意图。该接收机包括：模拟数字转换器ADC201、降采样滤波器202、去中频电路203、信道滤波器204、FSK解调器205、符号检测电路207以及如上述任一实施例所述的符号定时恢复电路206，其中，

ADC201用于将接收的FSK载波信号进行模数转换得到数字信号；

降采样滤波器202，用于将数字信号进行降采样处理，得到降采样信号；

具体的，降采样滤波器将数字信号降采样到码率的8倍。

去中频电路203，用于利用中频值和载波频偏估计值对降采样信号进行混频处理，得到混频信号；

具体的，混频处理包括：去除中频处理和去除载波频偏处理。

信道滤波器204，用于将混频信号进行带外噪声滤波处理，得到滤波信号；

FSK解调器205，用于将滤波信号进行解调，得到FSK频域信号波形；

符号定时恢复电路206，用于依据FSK频域信号波形对定时误差进行恢复，以输出无误差信号；

符号检测电路207，用于检测无误差信号，并输出。

具体的，数据从ADC(Analog-to-digital converter，模拟数字转换器)采集进来后，一般要先进行降采样，将I、Q两路的数字信号降采样到码率(symbol rate)的8倍，对于较常采用的低中频架构，信号降采样后经过一个去中频电路，该去中频电路实际上是一个混频器电路，同时接受载波频偏估计模块传来的载波频偏估计值，该估计值和中频值求和后作为混频器的输入，可以达到同时去除中频和载波频偏的目的；去中频后的信号输入到信道滤波器，滤除信道外的带外噪声，然后进入FSK解调器，从而得到FSK频域信号波形，以使符号定时恢复电路利用FSK频域信号波形对定时误差进行恢复，输出无误差信号。

本申请提供的该接收机架构不同于传统的接收机在信道滤波器后接符号定时恢复电路，而是先利用FSK解调器将IQ两路信号解调为一路频域信号再接符号定时恢复电路，这样使得符号定时恢复电路工作于FSK信号的频域。

其中，在FSK解调器进行解调包括：输入I(k)、Q(k)两路信号,得到相位θ(k)＝angle(I(k)+j*Q(k))，然后得到频率信息f(k)＝θ(k)-θ(k-1),(这中间还有个unwrap的过程，限定输出在±π之间)，再对f(k)做归一化，得到FSK解调的输出，波形如图3、4输入那样。

由以上技术方案可知，本申请实施例二提供的该接收机，使得符号定时恢复电路工作于FSK信号的频域，使得符号定时恢复电路设计简单、复杂度低、成本低。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种符号定时恢复电路，其特征在于，包括：存储单元、控制器以及定时误差检测器，其中，

所述存储单元用于接收FSK频域信号波形；

2.根据权利要求1所述的符号定时恢复电路，其特征在于，所述存储单元为移位寄存器，其中，在初始时刻，第一个符号的第一个采样点位于所述移位寄存器的中间存储单元。

3.根据权利要求1所述的符号定时恢复电路，其特征在于，所述存储单元包括：写地址译码电路、读地址译码电路和静态随机存储器SRAM，其中，

所述SRAM接收并输出FSK频域信号波形。

4.根据权利要求1所述的符号定时恢复电路，其特征在于，所述存储单元的最小长度由符号过采样率、有效载荷的最大长度和最大支持的采样频率偏差来确定；所述最小长度的确定公式为：

其中，N min表示所述存储单元的最小长度；F ovs表示符号过采样率；L表示有效载荷的最大长度；P表示最大支持的采样频率偏差；运算符号

表示向上取整。

5.一种接收机，其特征在于，包括：模拟数字转换器ADC、降采样滤波器、去中频电路、信道滤波器、FSK解调器、符号检测电路以及权利要求1-4任意一项所述的符号定时恢复电路，其中，

所述符号检测电路，用于检测所述无误差信号，并输出。

6.根据权利要求5所述的接收机，其特征在于，所述降采样滤波器具体用于将所述数字信号降采样到码率的8倍。

7.根据权利要求5所述的接收机，其特征在于，所述混频处理包括：去除中频处理和去除载波频偏处理。