CN109346408B - Mos晶体管及其形成方法、以及闪存的形成方法 - Google Patents
Mos晶体管及其形成方法、以及闪存的形成方法 Download PDFInfo
- Publication number
- CN109346408B CN109346408B CN201811179994.2A CN201811179994A CN109346408B CN 109346408 B CN109346408 B CN 109346408B CN 201811179994 A CN201811179994 A CN 201811179994A CN 109346408 B CN109346408 B CN 109346408B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- transistor
- voltage
- patterned
- transistor area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 135
- 230000015654 memory Effects 0.000 title claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000001312 dry etching Methods 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 238000005260 corrosion Methods 0.000 abstract description 10
- 230000007797 corrosion Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000047 product Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 oxygen ion Chemical class 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
本发明提供了一种MOS晶体管及其形成方法，以及闪存的形成方法，MOS晶体管的形成方法包括以下步骤：提供一半导体衬底，半导体衬底上形成有介质层，介质层上形成有栅电极；在介质层上形成图形化的第一掩模层；在所述半导体衬底中形成轻掺杂源/漏区；以图形化的第一掩膜层为掩模，对介质层执行刻蚀工艺，以减薄轻掺杂源/漏区上方的介质层的厚度，并去除图形化的第一掩模层；形成栅介质层。本发明通过在形成轻掺杂源/漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上方的介质层厚度，改善了在后续形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时栅介质层两侧出现突出的侧向腐蚀的问题，从而解决了MOS晶体管的击穿电压单点偏低的问题。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种MOS晶体管及其形成方法、 以及闪存的形成方法。
背景技术
闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究 的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各 类电子产品对存储的需求，闪存被广泛用于手机、笔记本、掌上电脑和U盘等 移动和通讯设备中。闪存是一种非易失性存储器，其运作原理是通过改变晶体 管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存 储在存储器中的数据不会因电源中断而消失。
在闪存中，其逻辑区通常包括三种MOS晶体管，具体为低压(LV)MOS晶 体管、高压(HV)MOS晶体管和超高压(UHV)MOS晶体管，其中，LV MOS 晶体管的电压例如为1.5～3V，HVMOS晶体管的电压例如为5-10V，UHV MOS 晶体管的电压例如为大于10V，发明人发现，MOS晶体管的击穿电压存在单点 偏低的问题。
发明内容
本发明的目的在于提供一种MOS晶体管的形成方法，以改善MOS晶体管 的击穿电压单点偏低的问题。
本发明的另一目的在于提供一种闪存的形成方法，以提高闪存的逻辑区电 路中UHV MOS晶体管的击穿电压的均匀性，从而提高产品的电性能。
为解决上述技术问题，本发明提供一种MOS晶体管的形成方法，包括以下 步骤：
提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层上形成 有栅电极；在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模 层在所述栅电极的两侧形成有第一开口；以所述栅电极以及所述图形化的第一 掩膜层为掩模，对所述第一开口下方的半导体衬底进行第一次离子注入，以在 所述半导体衬底中形成轻掺杂源/漏区；以所述图形化的第一掩膜层为掩模，对 所述第一开口暴露出的介质层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的 介质层的厚度，并去除所述图形化的第一掩模层；在所述栅电极两侧形成间隙 壁；在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所 述栅电极和间隙壁的两侧形成有第二开口；以所述间隙壁和图形化的第二掩模 层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述 半导体衬底中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述介 质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏 区上方形成有第三开口；以及以所述图形化的第三掩模层为掩模，对所述第三 开口暴露出的介质层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层， 形成栅介质层。
可选的，所述半导体衬底上形成的介质层的厚度大于或等于
可选的，减薄后的位于轻掺杂源/漏区上方的介质层的厚度小于
可选的，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介 质层执行湿法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述 湿法刻蚀工艺的腐蚀液包括氢氟酸。
可选的，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介 质层执行干法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述 干法刻蚀工艺采用的刻蚀气体包括HCL、CL2、CH2F2和O2。
本发明还提供一种MOS晶体管，包括：
半导体衬底，所述半导体衬底中形成有源/漏区；栅介质层，所述栅介质层 位于所述半导体衬底上；栅电极，所述栅电极位于所述栅介质层上，且所述源/ 漏区位于所述栅电极两侧；间隙壁，所述间隙壁位于所述栅介质层上，且所述 间隙壁位于所述栅电极两侧；其中，位于所述间隙壁下方的栅介质层的厚度小 于位于所述栅电极下方的栅介质层的厚度。
本发明还提供一种闪存的形成方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括一逻辑区，所述逻辑区具有超高 压第一晶体管区和超高压第二晶体管区，在所述超高压第一晶体管区和超高压 第二晶体管区均形成有介质层和栅电极；在所述超高压第一晶体管区的介质层 上形成图形化的第一晶体管区掩膜层，所述图形化的第一晶体管区掩模层在所 述超高压第一晶体管区的栅电极的两侧形成有第一晶体管区开口；以所述图形 化的第一晶体管区掩膜层以及超高压第一晶体管区的栅电极为掩模，对所述第 一晶体管区开口下方的半导体衬底进行第一次离子注入，形成超高压第一晶体 管的轻掺杂源/漏区；对所述第一晶体管区开口暴露出的超高压第一晶体管区的 介质层执行刻蚀工艺，以减薄所述超高压第一晶体管区中位于轻掺杂源/漏区上 方的介质层的厚度，并去除所述图形化的第一晶体管区掩膜层；在所述超高压 第二晶体管区的介质层上形成图形化的第二晶体管区掩膜层，所述图形化的第 二晶体管区掩模层在所述超高压第二晶体管区的栅电极的两侧形成有第二晶体 管区开口；以所述图形化的第二晶体管区掩膜层以及超高压第二晶体管区的栅 电极为掩模，对所述第二晶体管区开口下方的半导体衬底进行第一次离子注入， 形成超高压第二晶体管的轻掺杂源/漏区；对所述第二晶体管区开口暴露出的超 高压第二晶体管区的介质层执行刻蚀工艺，以减薄所述超高压第二晶体管区中 位于轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第二晶体管区掩 膜层；在所述超高压第一晶体管区和超高压第二晶体管区的栅电极两侧形成间 隙壁；在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形 化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成 有第二开口；以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下 方的半导体衬底进行第二次离子注入，以在所述超高压第一晶体管区和超高压 第二晶体管区中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述 超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形化的第三掩模 层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及 以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀 工艺，以去除所述超高压第一晶体管区和超高压第二晶体管区中位于重掺杂源/ 漏区上方的介质层，形成所述超高压第一晶体管区和超高压第二晶体管区栅介 质层。
可选的，所述超高压第一晶体管区和超高压第二晶体管区的介质层的厚度 均大于或等于
可选的，减薄后的所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介 质层的厚度小于
可选的，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介 质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢氟酸；对所述第二 晶体管区开口暴露出的所述超高压第二晶体管区的介质层执行湿法刻蚀工艺， 所述湿法刻蚀工艺的腐蚀液包括氢氟酸。
可选的，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介 质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2；对所述第二晶体管区开口暴露出所述超高压第二晶体管区的介质层执行 干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2。
可选的，减薄后的所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介 质层的厚度小于
可选的，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体 管。
与现有技术相比存在以下有益效果：
本发明提供的一种MOS晶体管及其形成方法，所述MOS晶体管的形成方 法通过在形成轻掺杂源/漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上 方的介质层厚度，改善了在后续形成栅介质层时去除位于所述重掺杂源/漏区上 方的介质层时栅介质层两侧出现突出的侧向腐蚀的问题，从而解决了MOS晶体 管的击穿电压单点偏低的问题。
另外，本发明提供的一种闪存的形成方法，在形成超高压第一晶体管和超 高压第二晶体管的轻掺杂源/漏区之后均加入一刻蚀工艺，改善了闪存的超高压 第二晶体管区的击穿电压，从而提高了闪存的逻辑区电路中UHV MOS晶体管 的击穿电压的均匀性，进而提高产品的电性能。
附图说明
图1为一种UHV MOS晶体管在形成过程中出现问题的结构示意图；
图2a-2i为本发明一实施例的MOS晶体管在各步骤中的结构示意图；
图3为本发明一实施例的MOS晶体管的形成方法的流程示意图；
图4为本发明一实施例的闪存的形成方法的流程示意图；
图5为本发明一实施例的闪存的结构示意图。
附图标记说明：
图1中：
10-半导体衬底；11-轻掺杂源/漏区；12-重掺杂源/漏区；
20-介质层；
30-栅电极；
60-凹陷；
图2a-2i中：
100-半导体衬底；110-轻掺杂源/漏区；120-重掺杂源/漏区；
200-介质层；
300-栅电极；
410-第一掩膜层；410a-第一开口420-第二掩模层；420a-第二开口；
430-第三掩模层；430a-第三开口；
500-间隙壁绝缘层；
600-间隙壁；
图5中：
200-高压区第一晶体管区的介质层；200’-高压区第二晶体管区的介质层；
300-高压区第一晶体管区的栅电极；300’-高压区第二晶体管区的栅电极；
500-高压区第一晶体管区的间隙壁绝缘层；500’-高压区第二晶体管区的间 隙壁绝缘层；
600-高压区第一晶体管区的间隙壁；600’-高压区第二晶体管区的间隙壁；
700-高压区第一晶体管区；700’-高压区第二晶体管区。
具体实施方式
如背景技术中所提及，闪存中的MOS晶体管的击穿电压偏低，会影响闪存 的性能。具体的来说，闪存的逻辑区的LV MOS晶体管、HV MOS晶体管和UHV MOS晶体管中，以UHV MOS晶体管为例，如图1所示，由于UHV MOS晶体 管中的介质层20的厚度的影响，以刻蚀的方式去除位于重掺杂源/漏区12上方 的介质层20时，刻蚀时间较长，导致位于栅电极30下方的介质层20(即栅介 质层)在横向上较多的被腐蚀掉，即，栅介质层两侧出现侧向腐蚀，使得栅介 质层两侧出现栅介质层侧向凹陷60，进而使得后续在源/漏区(即轻掺杂源/漏区 11和重掺杂源/漏区12)上方形成导电物质时，该导电物质将介质层20两侧的 凹陷60填充，在UHV MOS晶体管打开时电流较大，从而造成这些UHV MOS 晶体管的击穿电压偏低，击穿电压的均匀性较差，进而影响了产品的性能。
基于上述研究，本发明提供一种MOS晶体管的形成方法，在形成轻掺杂源 /漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上方的介质层厚度，以避 免后续去除位于重掺杂源/漏区上方的介质层时栅介质层两侧出现侧向腐蚀，从 而改善MOS晶体管的击穿电压单点偏低的问题。
为使本发明的目的、特征更明显易懂，下面结合附图2a-2i对本发明的具体 实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用 非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本实施例的MOS晶体管的形成方法的流程示意图。如图3所示，所 述方法包括以下步骤：
S101：提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层 上形成有栅电极；
S102：在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模 层在所述栅电极的两侧形成有第一开口；
S103：以所述栅电极以及所述图形化的第一掩膜层为掩模，对所述第一开 口下方的半导体衬底进行第一次离子注入，以在所述半导体衬底中形成轻掺杂 源/漏区；
S104：以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质 层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，并去除所述 图形化的第一掩模层；
S105：在所述栅电极两侧形成间隙壁；
S106：在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模 层在所述栅电极和间隙壁的两侧形成有第二开口；
S107：以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方 的半导体衬底进行第二次离子注入，以在所述半导体衬底中形成重掺杂源/漏区， 并去除所述图形化的第二掩模层；
S108：在所述介质层上形成图形化的第三掩模层，所述图形化的第三掩模 层在所述重掺杂源/漏区上方形成有第三开口；以及
S109：以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质 层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层，形成栅介质层。
下面结合图2a～2h以及图3对本实施例所公开的一种MOS晶体管的形成方 法进行更详细的介绍。需要说明的是，根据MOS晶体管的源/漏区掺杂类型的 不同，其可分为NMOS晶体管和PMOS晶体管。为便于理解，以下实施例以 NMOS晶体管为例进行示范性说明。
如图2a所示，首先执行步骤S101，提供一半导体衬底100，所述半导体衬 底100上形成有介质层200，所述介质层200上形成有栅电极300。
所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人 员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以 是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘 体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、 锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述 半导体衬底100中可以具有浅沟槽隔离结构(STI)以及由所述浅沟槽隔离结构 限定出的用于制作MOS晶体管的有源区。所述半导体衬底100中还可以具有阱 区，所述阱区中的掺杂离子的导电类型通常与后续形成的源/漏区中的掺杂离子 的导电类型相反，即，在N型阱区上方可以形成PMOS晶体管，而在P型阱区 上方可以形成NMOS晶体管。
在本实施例中，所述介质层200的厚度相对较厚，例如是大于或等于
当然，在其他实施例中，所述介质层200的厚度也可以小于
可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、 化学气相沉积(CVD)工艺或原子层沉积工艺等工艺在所述衬底100的全局表 面上形成介质层200。所述介质层200的材质可以为氧化硅或氮氧化硅等。
可以采用化学气相沉积工艺在所述介质层200的表面上沉积未掺杂的多晶 硅层来作为用于制作栅电极的栅极层，也可以采用原位掺杂工艺在沉积未掺杂 的多晶硅层的过程中对所述沉积的多晶硅层进行轻掺杂，以形成轻掺杂的多晶 硅层，作为用于制作栅电极的栅极层。然后，刻蚀所述未掺杂的多晶硅层或轻 掺杂的多晶硅层，形成栅电极300。在本发明的其他实施例中，所述栅极层也可 以是未掺杂的多晶硅层和轻掺杂的多晶硅层层叠的结构。优选地，所述轻掺杂 的多晶硅层与后续的所述第一次离子注入工艺中的掺杂离子的导电类型相同。 所述轻掺杂的多晶硅层中的掺杂离子的浓度例如为1×E15/cm2～10×E15/cm2。
在本实施例中，所述半导体衬底100为单晶硅，所述半导体衬底100具有 阱区，所述阱区中的掺杂离子的导电类型为P型，所述半导体衬底100中具有 浅沟槽隔离结构(STI)，该浅沟槽隔离结构用于限定MOS晶体管区域。
如图2b所示，接着执行步骤S102，在所述介质层200上形成图形化的第一 掩膜层410，所述图形化的第一掩模层410在所述栅电极300的两侧形成有第一 开口410a，所述第一开口410a暴露出后续形成的轻掺杂源漏区上方的介质层200。
其中，所述第一掩模层410例如是光刻胶层，所述第一掩膜层410的厚度 例如是
所述第一掩模层410例如是位于所述浅沟槽隔离结构上 方。
如图2c所示，接着执行步骤S103，以所述栅电极300以及图形化的第一掩 膜层410为掩模，对所述第一开口410a下方的半导体衬底100进行第一次离子 注入，以在所述半导体衬底100中形成轻掺杂源/漏区110。
当待形成的MOS晶体管为N型晶体管时，则所述第一次离子注入工艺所采 用的离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例 如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种；当待形成的 MOS晶体管为P型晶体管时，则所述离子注入的工艺所采用的离子为P型掺杂 离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化 硼(BF2 +)离子、镓(Ga)离子和铟(In)离子中的至少一种。
如图2d所示，接着执行步骤S104，以所述图形化的第一掩膜层410为掩模， 对所述第一开口410a暴露出的所述介质层200执行刻蚀工艺，以减薄轻掺杂源 /漏区110上方的介质层200的厚度，并去除所述图形化的第一掩模层410。
在本实施例中，对厚度大于或等于
的所述介质层的刻蚀工艺后，得到 减薄后的位于轻掺杂源/漏区110上方介质层200的厚度例如是小于
由上 可知，经过减薄的介质层，其厚度较薄，这样一来，后续刻蚀去除重掺杂源漏 区上方的介质层时，不需要过长的时间，有利于解决栅介质层两侧出现侧向腐 蚀的问题，从而可改善MOS晶体管的击穿电压单点偏低的问题。在其他实施例 中，对厚度小于
的所述介质层的刻蚀工艺后，得到减薄后的位于轻掺杂源 /漏区110上方介质层200的厚度更小，其同样可改善栅介质层两侧出现侧向腐 蚀的问题。
在本实施例中，以所述图形化的第一掩膜层410为掩模，对所述第一开口 410a暴露出的所述介质层200执行湿法刻蚀工艺，所述湿法刻蚀工艺采用的腐 蚀液为稀释的氢氟酸(DHF)。在去除所述第一掩模层410时，可以根据所述第 一掩膜层410的材质，选择合适的工艺将其去除，例如当所述第一掩膜层410 为光刻胶时，优选采用氧离子灰化工艺去除所述图形化的第一掩膜层410。
在其他实施例中，以所述图形化的第一掩膜层为掩模，对所述第一开口暴 露出的介质层执行干法刻蚀工艺(例如等离子体刻蚀工艺)，以减薄所述轻掺杂 源/漏区上方的介质层的厚度，所述干法刻蚀工艺采用的刻蚀气体包括HCL、 CL2、CH2F2和O2。较佳的，在干法刻蚀工艺之后增加一清洁工艺以去除干法刻 蚀产生的副产物。
接着，可以在所述栅电极300的两侧形成间隙壁绝缘层500，如图2e所示。 其中，所述间隙壁绝缘层500例如为氮化物，进一步的例如为氮化硅。
继续参考图2e所示，接着执行步骤S105，在所述栅电极300(具体是间隙 壁绝缘层500)两侧形成间隙壁600。其中，所述间隙壁600例如是由下至上依 次包括氧化物、氮化物和氧化物，具体的，所述间隙壁600采用ONO结构。
如图2f所示，接着执行步骤S106，在所述介质层200上形成图形化的第二 掩模层420，所述图形化的第二掩模层420在所述栅电极300和间隙壁600的两 侧形成有第二开口420a。
其中，所述图形化的第二掩膜层420例如是光刻胶层，所述图形化的第二 掩膜层420的厚度例如是
如图2g所示，接着执行步骤S107，以所述间隙壁600和图形化的第二掩模 层420为掩模，对所述第二开口420a下方的半导体衬底100进行第二次离子注 入，以在所述半导体衬底中形成重掺杂源/漏区120，并去除所述图形化的第二 掩模层420。
其中，所述第二次离子注入的离子例如为N型离子。
在本实施例中，所述第二掩膜层420为光刻胶，优选采用氧离子灰化工艺 去除所述图形化的第一掩膜层。
如图2h所示，接着执行步骤S108，在所述介质层200上形成图形化的第三 掩模层430，所述图形化的第三掩模层430在所述重掺杂源/漏区120上方形成 有第三开口430a。
其中，所述图形化的第三掩膜层430例如是光刻胶层，所述图形化的第三 掩膜层430的厚度例如是
如图2i所示，接着执行步骤S109，以所述图形化的第三掩模层430为掩模， 对所述第三开口430a暴露出的介质层200执行刻蚀工艺，以去除位于重掺杂源 /漏区120上方的介质层200，形成栅介质层。
本步骤中，以所述图形化的第三掩模层430为掩模，对所述第三开口430a 暴露出的介质层200执行湿法刻蚀工艺，所述湿法刻蚀工艺在去除位于所述重 掺杂源/漏区上方的介质层以形成栅介质层的过程中，由于暴露在反应环境中的 所述介质层200，即，位于源/漏区上方的所述介质层200的厚度小于
相 较于未减薄前
其在栅介质层两侧出现程度较小的或者没有出现凹陷， 降低了该凹陷对MOS晶体管的击穿电压的影响。
接着执行后续工艺，该图形化的第三掩模层用于后续工艺的掩模。
请继续参阅图2i，本实施例还提供了一种MOS晶体管，通过上述方法制备 而成。所述MOS晶体管包括半导体衬底100，所述半导体衬底100中形成有源/ 漏区，所述源/漏区例如是包括轻掺杂源/漏区11和重掺杂源/漏区12，所述轻掺 杂源/漏区11和重掺杂源/漏区12部分重叠。
所述MOS晶体管还包括位于所述半导体衬底100上的栅介质层。所述栅介 质层位于所述轻掺杂源/漏区11之间。
所述MOS晶体管还包括位于所述栅介质层上的栅电极300，所述源/漏区(即， 轻掺杂源/漏区11和重掺杂源/漏区12)位于所述栅电极300两侧。
所述MOS晶体管还包括位于所述栅介质层上的间隙壁600，所述间隙壁600 位于所述栅电极300两侧。
所述MOS晶体管还包括位于间隙壁600与所述栅电极300侧壁之间的间隙 壁绝缘层500。
其中，位于所述间隙壁600下方的栅介质层的厚度小于位于所述栅电极300 下方的栅介质层的厚度。在本实施例中，位于所述栅电极300下方的栅介质层 的厚度例如是大于或等于
位于所述间隙壁600下方的栅介质层的厚度例 如是小于
上述结构使得MOS晶体管在形成过程中避免了在栅介质层两 侧出现侧向腐蚀的现象，从而改善了MOS晶体管的击穿电压单点偏低的问题。
本实施例还提供了一种闪存的形成方法，图4为本实施例的闪存的形成方 法的流程示意图。如图4所示，所述方法包括以下步骤：
S201：提供一半导体衬底，所述半导体衬底包括一逻辑区，所述逻辑区具 有超高压第一晶体管区和超高压第二晶体管区，在所述超高压第一晶体管区和 超高压第二晶体管区均形成有介质层，在所述介质层上形成有栅电极；
S202：在所述超高压第一晶体管区的介质层上形成图形化的第一晶体管区 掩膜层，所述图形化的第一晶体管区掩模层在所述超高压第一晶体管区的栅电 极的两侧形成有第一晶体管区开口；
S203：以所述图形化的第一晶体管区掩膜层以及超高压第一晶体管区的栅 电极为掩模，对所述第一晶体管区开口下方的半导体衬底进行第一次离子注入， 形成超高压第一晶体管的轻掺杂源/漏区；
S204：对所述第一晶体管区开口暴露出的超高压第一晶体管区的介质层执 行刻蚀工艺，以减薄所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介质 层的厚度，并去除所述图形化的第一晶体管区掩膜层；
S205：在所述超高压第二晶体管区的介质层上形成图形化的第二晶体管区 掩膜层，所述图形化的第二晶体管区掩模层在所述超高压第二晶体管区的栅电 极的两侧形成有第二晶体管区开口；
S206：以所述图形化的第二晶体管区掩膜层以及超高压第二晶体管区的栅 电极为掩模，对所述第二晶体管区开口下方的半导体衬底进行第一次离子注入， 形成超高压第二晶体管的轻掺杂源/漏区；
S207：对所述第二晶体管区开口暴露出的超高压第二晶体管区的介质层执 行刻蚀工艺，以减薄所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介质 层的厚度，并去除所述图形化的第二晶体管区掩膜层；
S208：在所述超高压第一晶体管区和超高压第二晶体管区的栅电极两侧形 成间隙壁；
S209：在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成 图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧 形成有第二开口；
S210：以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方 的半导体衬底进行第二次离子注入，以在所述超高压第一晶体管区和超高压第 二晶体管区中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；
S211：在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成 图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成 有第三开口；以及
S212：以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质 层执行刻蚀工艺，以去除所述超高压第一晶体管区和超高压第二晶体管区中位 于重掺杂源/漏区上方的介质层，形成所述超高压第一晶体管区和超高压第二晶 体管区栅介质层。
以下结合图4-5对本实施例所提供的一种闪存的形成方法进行详细介绍。
如图5所示，首先执行步骤S201，提供一半导体衬底，所述半导体衬底包 括一逻辑区，所述逻辑区具有超高压第一晶体管区700和超高压第二晶体管区 700’，在所述超高压第一晶体管区700和超高压第二晶体管区700’均形成有介 质层200、200’，在所述介质层200、200’上形成有栅电极300、300’。
其中，所述介质层200、200’的厚度例如是大于或等于
在本实施例中，所述超高压第一晶体管例如为超高压NMOS晶体管，所述 超高压第二晶体管例如为超高压PMOS晶体管。
在其他实施例中，超高压第一晶体管例如为超高压PMOS晶体管，超高压 第二晶体管例如为超高压NMOS晶体管。
所述半导体衬底例如是单晶硅衬底，所述逻辑区例如是还包括高压MOS晶 体管和低压MOS晶体管区，所述高压MOS晶体管的介质层的厚度
所述低压MOS晶体管的介质层的厚度
所述栅电极例如是多晶硅栅。
接着执行步骤S202，在所述超高压第一晶体管区的介质层200上形成图形 化的第一晶体管区掩膜层，所述图形化的第一晶体管区掩模层在所述超高压第 一晶体管区的栅电极300的两侧形成有第一晶体管区开口。其中，所述第一晶 体管区掩膜层例如是光刻胶层，所述第一晶体管区掩模层的厚度例如是 
接着执行步骤S203，以所述图形化的第一晶体管区掩膜层以及超高压第一 晶体管区的栅电极300为掩模，对所述第一晶体管区开口下方的半导体衬底进 行第一次离子注入，形成超高压第一晶体管的轻掺杂源/漏区。在本实施例中， 所述超高压第一晶体管区(即超高压NMOS晶体管区)的半导体衬底上第一次 离子注入的离子为N型离子。
接着执行步骤S204，对所述第一晶体管区开口暴露出的超高压第一晶体管 区的介质层200执行刻蚀工艺，以减薄所述超高压第一晶体管区中位于轻掺杂 源/漏区上方的介质层200的厚度，并去除所述图形化的第一晶体管区掩膜层。
在本实施例中，减薄后的所述超高压第一晶体管区700中轻掺杂源/漏区上 方的介质层200的厚度例如是
由上可知，经过减薄所述超高压NMOS 晶体管区的介质层的厚度，使得其厚度较薄，以有利于改善了超高压NMOS晶 体管区在后续形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时，栅 介质层两侧出现突出的侧向腐蚀的问题，从而有利于改善了超高压NMOS晶体 管的击穿电压单点偏低的问题。在本步骤中，对所述第一晶体管区开口暴露出 的所述超高压第一晶体管区的介质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的 腐蚀液包括氢氟酸。所述第一掩膜层通过氧气灰化的方式去除掉。在其他实施 例中，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介质层执 行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2。
接着执行步骤S205，在所述超高压第二晶体管区的介质层上形成图形化的 第二晶体管区掩膜层，所述图形化的第二晶体管区掩模层在所述超高压第二晶 体管区的栅电极的两侧形成有第二晶体管区开口。其中，所述第二掩膜层例如 是光刻胶层，所述第二掩模层的厚度例如是
接着执行步骤S206，以所述图形化的第二晶体管区掩膜层以及超高压第二 晶体管区的栅电极300’为掩模，对所述第二晶体管区开口下方的半导体衬底 700’(例如是超高压PMOS晶体管区)进行第一次离子注入，形成超高压第 二晶体管的轻掺杂源/漏区。其中，所述超高压第二晶体管区700’(例如是超高 压PMOS晶体管区)的半导体衬底上第一次离子注入的离子为P型离子。
接着执行步骤S207，对所述第二晶体管区开口暴露出的超高压第二晶体管 区的介质层200’执行刻蚀工艺，以减薄所述超高压第二晶体管区中位于轻掺杂 源/漏区上方的介质层200’的厚度，并去除所述图形化的第二晶体管区掩膜层。
减薄后的所述超高压第二晶体管区700’中位于轻掺杂源/漏区上方的介质 层200’的厚度
由上可知，经过减薄所述超高压PMOS晶体管区的介 质层的厚度，使得其厚度较薄，以有利于改善了超高压PMOS晶体管区在后续 形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时栅介质层两侧出现 突出的侧向腐蚀的问题，有利于改善了超高压PMOS晶体管的击穿电压单点偏 低的问题。在本实施例中，对所述第二晶体管区开口暴露出的所述超高压第二 晶体管区的介质层200’执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢 氟酸。在其他实施例中，对所述第二晶体管区开口暴露出所述超高压第二晶体 管区的介质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2。
因此，经过对超高压第一晶体管区和超高压第二晶体管区中位于重掺杂源/ 漏区上方的介质层的厚度减薄，有效改善了闪存的超高压PMOS晶体管和对超 高压NMOS晶体管的击穿电压，从而提高了闪存的逻辑区电路中UHV MOS晶 体管的击穿电压的均匀性，从而提高产品的电性能。
接着，在所述超高压第一晶体管区和超高压第二晶体管区的栅电极两侧形 成间隙壁绝缘层500、500’。
接着执行步骤S208，在所述超高压第一晶体管区和超高压第二晶体管区的 栅电极两侧形成间隙壁600、600’。
接着执行步骤S209，在所述超高压第一晶体管区和超高压第二晶体管区的 介质层200、200’上形成图形化的第二掩模层，所述图形化的第二掩模层在所 述栅电极300、300’和间隙壁600、600’的两侧形成有第二开口。其中，所述 图形化的第二掩膜层例如是光刻胶层，所述图形化的第二掩膜层的厚度例如是 
接着执行步骤S210，以所述间隙壁600、600’和图形化的第二掩模层为掩 模，对所述第二开口下方的半导体衬底700、700’进行第二次离子注入，以在 所述超高压第一晶体管区和超高压第二晶体管区中形成重掺杂源/漏区，并去除 所述图形化的第二掩模层。其中，所述第二次离子注入的离子例如为N型离子。
接着执行步骤S211，在所述超高压第一晶体管区和超高压第二晶体管区的 介质层200、200’上形成图形化的第三掩模层，所述图形化的第三掩模层在所 述重掺杂源/漏区上方形成有第三开口。其中，所述图形化的第三掩膜层例如是 光刻胶层，所述图形化的第三掩膜层的厚度例如是
接着执行步骤S212，以所述图形化的第三掩模层为掩模，对所述第三开口 暴露出的介质层200、200’执行刻蚀工艺，以去除所述超高压第一晶体管区700 和超高压第二晶体管区700’中位于重掺杂源/漏区上方的介质层200、200’，形 成所述超高压第一晶体管区700和超高压第二晶体管区700’的栅介质层。
本步骤中，以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的 介质层200、200’执行湿法刻蚀工艺，所述湿法刻蚀工艺在去除所述超高压第 一晶体管区700和超高压第二晶体管区700’中位于所述重掺杂源/漏区上方的 介质层，以形成栅介质层的过程中，由于暴露在反应环境中的所述介质层200、 200’，即，所述超高压第一晶体管区700和超高压第二晶体管区700’中位于重 掺杂源/漏区上方的所述介质层200的厚度小于
相较于未减薄前
其在栅介质层两侧出现程度较小的或者没有出现凹陷，降低了该凹陷对MOS晶 体管的击穿电压的影响。
接着执行后续工艺，该图形化的第三掩模层用于后续工艺的掩模。
需要理解的是，上述闪存的形成方法同样适用于高压晶体管和低压晶体管， 以减薄高压管和低压晶体管中位于轻掺杂源/漏区上方的介质层的厚度，从而改 善了高压晶体管和低压晶体管在形成栅介质层时去除位于重掺杂源/漏区上方的 介质层时栅介质层两侧出现突出的侧向腐蚀的问题。
综上可知，本发明的一种MOS晶体管的形成方法，通过在形成轻掺杂源/ 漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上方的介质层厚度，改善 了在后续形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时栅介质层 两侧出现突出的侧向腐蚀的问题，从而解决了MOS晶体管的击穿电压单点偏低 的问题。本发明提供的一种闪存的形成方法，在形成超高压第一晶体管和超高 压第二晶体管的轻掺杂源/漏区之后均加入一刻蚀工艺，改善了闪存的超高压第 二晶体管区的击穿电压，从而提高了闪存的逻辑区电路中UHV MOS晶体管的 击穿电压的均匀性，进而提高产品的电性能。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第 二”、“第三”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不 是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并 非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技 术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多 可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发 明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、 等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种MOS晶体管的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层上形成有栅电极；
在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模层在所述栅电极的两侧形成有第一开口；
以所述栅电极以及图形化的第一掩模 层为掩模，对所述第一开口下方的半导体衬底进行第一次离子注入，以在所述半导体衬底中形成轻掺杂源/漏区；
以所述图形化的第一掩模 层为掩模，对所述第一开口暴露出的介质层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一掩模层；
在所述栅电极两侧形成间隙壁；
在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；
以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述半导体衬底中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；
在所述介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及
以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层，形成栅介质层。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述半导体衬底上形成的介质层的厚度大于或等于
3.如权利要求1或2所述的MOS晶体管的形成方法，其特征在于，减薄后的位于轻掺杂源/漏区上方的介质层的厚度小于
4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，以所述图形化的第一掩模层为掩模，对所述第一开口暴露出的介质层执行湿法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述湿法刻蚀工艺的腐蚀液包括氢氟酸。
5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，以所述图形化的第一掩模层为掩模，对所述第一开口暴露出的介质层执行干法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述干法刻蚀工艺采用的刻蚀气体包括HCL、CL2、CH2F2和O2。
6.一种MOS晶体管，由如权利要求1～5中任一项所述的MOS晶体管的形成方法制备而成，其特征在于，包括：
半导体衬底，所述半导体衬底中形成有源/漏区；
栅介质层，所述栅介质层位于所述半导体衬底上；
栅电极，所述栅电极位于所述栅介质层上，且所述源/漏区位于所述栅电极两侧；
间隙壁，所述间隙壁位于所述栅介质层上，且所述间隙壁位于所述栅电极两侧；
其中，位于所述间隙壁下方的栅介质层的厚度小于位于所述栅电极下方的栅介质层的厚度。
7.一种闪存的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括一逻辑区，所述逻辑区具有超高压第一晶体管区和超高压第二晶体管区，在所述超高压第一晶体管区和超高压第二晶体管区均形成有介质层，在所述介质层上形成有栅电极；
在所述超高压第一晶体管区的介质层上形成图形化的第一晶体管区掩模 层，所述图形化的第一晶体管区掩模层在所述超高压第一晶体管区的栅电极的两侧形成有第一晶体管区开口；
以所述图形化的第一晶体管区掩模 层以及超高压第一晶体管区的栅电极为掩模，对所述第一晶体管区开口下方的半导体衬底进行第一次离子注入，形成超高压第一晶体管的轻掺杂源/漏区；
对所述第一晶体管区开口暴露出的超高压第一晶体管区的介质层执行刻蚀工艺，以减薄所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一晶体管区掩模 层；
在所述超高压第二晶体管区的介质层上形成图形化的第二晶体管区掩模 层，所述图形化的第二晶体管区掩模层在所述超高压第二晶体管区的栅电极的两侧形成有第二晶体管区开口；
以所述图形化的第二晶体管区掩模 层以及超高压第二晶体管区的栅电极为掩模，对所述第二晶体管区开口下方的半导体衬底进行第一次离子注入，形成超高压第二晶体管的轻掺杂源/漏区；
对所述第二晶体管区开口暴露出的超高压第二晶体管区的介质层执行刻蚀工艺，以减薄所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第二晶体管区掩模 层；
在所述超高压第一晶体管区和超高压第二晶体管区的栅电极两侧形成间隙壁；
在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；
以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述超高压第一晶体管区和超高压第二晶体管区中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；
在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及
以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除所述超高压第一晶体管区和超高压第二晶体管区中位于重掺杂源/漏区上方的介质层，形成所述超高压第一晶体管区和超高压第二晶体管区栅介质层。
8.如权利要求7所述的闪存的形成方法，其特征在于，所述超高压第一晶体管区和超高压第二晶体管区的介质层的厚度均大于或等于
9.如权利要求7或8所述的闪存的形成方法，其特征在于，减薄后的所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介质层的厚度小于
10.如权利要求7所述的闪存的形成方法，其特征在于，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢氟酸；对所述第二晶体管区开口暴露出的所述超高压第二晶体管区的介质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢氟酸。
11.如权利要求7所述的闪存的形成方法，其特征在于，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2；对所述第二晶体管区开口暴露出所述超高压第二晶体管区的介质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2。
12.如权利要求7或8所述的闪存的形成方法，其特征在于，减薄后的所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介质层的厚度小于
13.如权利要求7所述的闪存的形成方法，其特征在于，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811179994.2A CN109346408B (zh) | 2018-10-10 | 2018-10-10 | Mos晶体管及其形成方法、以及闪存的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811179994.2A CN109346408B (zh) | 2018-10-10 | 2018-10-10 | Mos晶体管及其形成方法、以及闪存的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109346408A CN109346408A (zh) | 2019-02-15 |
| CN109346408B true CN109346408B (zh) | 2022-02-15 |
Family
ID=65308525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811179994.2A Active CN109346408B (zh) | 2018-10-10 | 2018-10-10 | Mos晶体管及其形成方法、以及闪存的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346408B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789778A (en) * | 1995-10-16 | 1998-08-04 | Nippon Steel Semiconductor Corporation | Semiconductor device with gate insulator film |
| CN1909243A (zh) * | 2005-08-05 | 2007-02-07 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101388410A (zh) * | 2007-09-12 | 2009-03-18 | 东部高科股份有限公司 | 闪存器件及其制造方法 |
| CN105789036A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和电子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115720B2 (en) * | 2016-04-15 | 2018-10-30 | Magnachip Semiconductor, Ltd. | Integrated semiconductor device and method for manufacturing the same |
-
2018
- 2018-10-10 CN CN201811179994.2A patent/CN109346408B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789778A (en) * | 1995-10-16 | 1998-08-04 | Nippon Steel Semiconductor Corporation | Semiconductor device with gate insulator film |
| CN1909243A (zh) * | 2005-08-05 | 2007-02-07 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101388410A (zh) * | 2007-09-12 | 2009-03-18 | 东部高科股份有限公司 | 闪存器件及其制造方法 |
| CN105789036A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109346408A (zh) | 2019-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943495B2 (en) | Method of manufacturing semiconductor device | |
| KR20110038594A (ko) | 스트레스 라이너 상의 실리콘(ｓｏｌ)을 갖는 반도체 장치 | |
| CN115295494B (zh) | 一种半导体结构的制作方法 | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| US9343466B1 (en) | Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic | |
| US11502075B2 (en) | Method of forming semiconductor structure | |
| CN109346408B (zh) | Mos晶体管及其形成方法、以及闪存的形成方法 | |
| CN111525030B (zh) | 一种pps电容器及其形成方法 | |
| US10636895B2 (en) | Vertical transport field effect transistor on silicon with defined junctions | |
| KR20210097598A (ko) | 반도체 디바이스 및 방법 | |
| US10727108B2 (en) | Dummy gate isolation and method of production thereof | |
| US20230017450A1 (en) | Semiconductor structure and fabrication method | |
| CN104134698A (zh) | FinFET及其制造方法 | |
| US11152370B2 (en) | Memory structure having transistors and capacitor and manufacturing method thereof | |
| CN108305830A (zh) | 半导体结构及其形成方法 | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| US20020013016A1 (en) | Method for fabricating semiconductor device | |
| US10032772B2 (en) | Integrated circuits with high voltage devices and methods for producing the same | |
| CN105990138A (zh) | 晶体管及其形成方法 | |
| CN117133793B (zh) | 一种半导体存储器件及其制作方法 | |
| US20230389271A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN113380627B (zh) | 一种ldmos晶体管及其形成方法 | |
| CN110581172B (zh) | 半导体结构及其形成方法 | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| US20210249311A1 (en) | Integrated Circuit Device and Preparation Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |