CN109346010A - 一种像素电路及其驱动方法、显示装置 - Google Patents

一种像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN109346010A
CN109346010A CN201811604478.XA CN201811604478A CN109346010A CN 109346010 A CN109346010 A CN 109346010A CN 201811604478 A CN201811604478 A CN 201811604478A CN 109346010 A CN109346010 A CN 109346010A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
state
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811604478.XA
Other languages
English (en)
Inventor
范龙飞
马占洁
朱晖
王龙彦
胡思明
韩珍珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201811604478.XA priority Critical patent/CN109346010A/zh
Publication of CN109346010A publication Critical patent/CN109346010A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本申请公开一种像素电路及其驱动方法、显示装置，该像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、发光二极管以及存储电容。本申请实施例提供的像素电路可以在发光二极管发光前实现对电源电压的补偿，使得在发光二极管的发光阶段，流经发光二极管的电流与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。

Description

一种像素电路及其驱动方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
有机发光显示装置是一种应用有机发光二极管作为发光器件的显示装置，具有对比度高、厚度薄、视角广、反应速度快、低功耗等特点，被越来越多地应用到各个显示以及照明领域。
现有的有机发光显示装置中，通常可以包含多个像素电路，多个像素电路通常由同一电源提供电源电压，电源电压可以决定流经像素电路中发光二极管的电流。
然而，在实际应用中，电源电压在多个像素电路间传输时不可避免的产生电源电压降(IR drop)，导致作用在每一个像素电路的实际电源电压不同，进而导致流经每一个发光二极管的电流不同，显示装置显示的亮度不均匀。此外，像素电路中驱动薄膜晶体管阈值电压的不一致，也会影响显示装置显示亮度的均匀性。
发明内容
本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有的显示装置中，由于电源电压降、阈值电压的不一致导致的流经发光二极管的电流不同，显示装置显示的亮度不均匀的问题。
本申请实施例提供一种像素电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、发光二极管以及存储电容，其中：
所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的漏极、所述第六薄膜晶体管的漏极以及所述存储电容的第一端连接，所述存储电容的第二端与所述第四薄膜晶体管的漏极连接，所述第四薄膜晶体管的源极分别与数据线、所述第六薄膜晶体管的源极以及所述第五薄膜晶体管的源极连接；
所述第一薄膜晶体管的源极与第一电源连接；
所述第一薄膜晶体管的漏极分别与所述第二薄膜晶体管的源极以及所述第三薄膜晶体管的源极连接，所述第三薄膜晶体管的漏极分别与所述第五薄膜晶体管的漏极以及所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。
可选地，所述第一电源，用于为所述第一薄膜晶体管提供电源电压；
所述发光二极管发光时电流流入所述第二电源。
可选地，所述数据线用于在所述像素电路的不同工作阶段提供数据电压或参考电压。
可选地，所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极与第一扫描线连接；
所述第二薄膜晶体管的栅极与第二扫描线连接；
所述第四薄膜晶体管的栅极与第三扫描线连接；
所述第三薄膜晶体管的栅极与发光控制线连接。
可选地，所述第一扫描线用于提供第一扫描信号，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，所述参考电压对所述第一薄膜晶体管的栅极、所述存储电容的第一端以及所述发光二极管的阳极进行初始化；
所述第二扫描线用于提供第二扫描信号，所述第二扫描信号控制所述第二薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；
所述第三扫描线用于提供第三扫描信号，所述第三扫描信号控制所述第四薄膜晶体管处于导通状态时，所述数据电压以及所述参考电压依次向所述存储电容的第二端施加电压，在所述存储电容的耦合作用下，对所述第一电源进行补偿，使得流经所述发光二极管的电流与所述第一电源无关；
所述发光控制线用于提供发光控制信号，所述发光控制信号控制所述第三薄膜晶体管处于导通状态时，电流流经所述发光二极管。
可选地，所述第一薄膜晶体管为驱动薄膜晶体管，且所述第一薄膜晶体管为P型薄膜晶体管；
所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
本申请实施例提供一种像素电路的驱动方法，所述驱动方法用于驱动上述记载的像素电路，所述驱动方法包括：
第一阶段，第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由截止状态变为导通状态，数据线提供参考电压，所述参考电压对所述第一薄膜晶体管的栅极、所述存储电容的第一端以及所述发光二极管的阳极进行初始化，第二扫描信号控制所述第二薄膜晶体管处于截止状态，第三扫描信号控制所述第四薄膜晶体管处于截止状态，发光控制信号控制所述第三薄膜晶体管处于截止状态；
第二阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由导通状态变为截止状态，所述第二扫描信号控制所述第二薄膜晶体管由截止状态变为导通状态，对所述第一薄膜晶体管的阈值电压进行补偿，所述第三扫描信号控制所述第四薄膜晶体管由截止状态变为导通状态，所述数据线提供数据电压，所述数据电压向所述存储电容的第二端施加电压，所述发光控制信号控制所述第三薄膜晶体管处于截止状态；
第三阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第二薄膜晶体管由导通状态变为截止状态，所述第三扫描信号控制所述第四薄膜晶体管处于导通状态，所述数据线提供参考电压，所述参考电压向所述存储电容的第二端施加电压，所述发光控制信号控制所述第三薄膜晶体管处于截止状态；
第四阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第二薄膜晶体管处于截止状态，所述第三扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述发光控制信号控制所述第三薄膜晶体管由截止状态变为导通状态，电流流经所述发光二极管，所述发光二极管发光。
可选地，在所述第二阶段，所述第一薄膜晶体管的栅极与漏极连接，所述第一电源向所述第一薄膜晶体管的源极施加电压，使得所述第一薄膜晶体管的栅极电压以及所述存储电容第一端的电压均为VDD+|Vth|，所述存储电容第二端的电压为Vdata，Vth为所述第一薄膜晶体管的阈值电压，VDD为所述第一电源。
可选地，在所述第三阶段，所述存储电容第二端的电压由Vdata变为Vref，所述存储电容第一端的电压由VDD+|Vth|变为VDD+|Vth|+Vref-Vdata，使得在所述第四阶段，流经所述发光二极管的电流与所述第一电源无关。
本申请实施例还提供一种显示装置，该显示装置包括上述记载的所述像素电路。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
本申请实施例提供的像素电路，可以在发光二极管发光前实现对电源电压的补偿，使得在发光二极管的发光阶段，流经发光二极管的电流与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管的阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均匀的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种像素电路的结构示意图；
图2为本申请实施例提供的一种像素电路的驱动方法的时序图。
具体实施方式
下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请实施例提供的像素电路中，所述第一薄膜晶体管为驱动薄膜晶体管，具体可以为P型薄膜晶体管；所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管可以均为P型薄膜晶体管，也可以均为N型薄膜晶体管，还可以是其中至少一个为P型薄膜晶体管，其余的为N型薄膜晶体管，本申请实施例不做具体限定。
本申请实施例中，不同类型的薄膜晶体管，不同扫描线提供的扫描信号可以不同，本申请实施例可以以所述第一薄膜晶体管至所述第六薄膜晶体管均为P型薄膜晶体管进行说明。
所述发光二极管可以是LED，也可以是OLED，这里也不做具体限定。本申请实施例可以以所述发光二极管为OLED进行说明。
以下结合附图，详细说明本申请各实施例提供的技术方案。
图1为本申请实施例提供的一种像素电路的结构示意图。所述像素电路如下所述。
如图1所示，所述像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、存储电容C以及发光二极管D1。
其中，图1所示的像素电路中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6均为P型薄膜晶体管，发光二极管D1为OLED。
图1所示的像素电路的电路连接结构如下所述：
第一薄膜晶体管T1的栅极分别与第二薄膜晶体管T2的漏极、第六薄膜晶体管T6的漏极以及存储电容C的第一端(图1所示的N2点，存储电容C的右极板)连接，第一薄膜晶体管T1的源极与第一电源VDD连接，第一薄膜晶体管T1的漏极分别与第二薄膜晶体管T2的源极以及第三薄膜晶体管T3的源极连接；
第三薄膜晶体管T3的漏极分别与第五薄膜晶体管T5的漏极以及发光二极管D1的阳极连接；
第四薄膜晶体管T4的源极分别与数据线、第五薄膜晶体管T5的源极以及第六薄膜晶体管T6的源极连接，第四薄膜晶体管T4的漏极与存储电容C的第二端(图1所示的N1点，存储电容C的左极板)连接；
发光二极管D1的阴极与第二电源VSS连接。
需要说明的是，在实际应用中，图1所示的第二薄膜晶体管T2至第六薄膜晶体管T6中的至少一个可以由双栅晶体管代替，在所述像素电路的工作过程中，所述双栅晶体管可以降低所在支路的漏电流。其中，所述双栅晶体管可以理解为两个共栅极的薄膜晶体管。
本申请实施例中，所述第一电源VDD可以是正电压，并用于为第一薄膜晶体管T1提供电源电压。第一薄膜晶体管T1在第一电源VDD的作用下，可以输出电流，该电流流入发光二极管D1，使得发光二极管D1发光。
所述第二电源VSS可以是负电压，在发光二极管D1发光时，流经发光二极管的电流流入第二电源VSS。
所述数据线可以在像素电路的不同工作阶段提供数据电压Vdata或参考电压Vref，具体可以参见图2所示的实施例。其中，所述参考电压Vref可以是负压，可以用于对第一薄膜晶体管T1的栅极以及发光二极管D1的阳极进行初始化。
图1所示的像素电路中，S1为第一扫描线提供的第一扫描信号，S2为第二扫描线提供的第二扫描信号，S3为第三扫描线提供的第三扫描信号，EM为发光控制线提供的发光控制信号，其中：
第五薄膜晶体管T5的栅极以及第六薄膜晶体管T6的栅极与所述第一扫描线连接，所述第一扫描线提供的第一扫描信号S1可以控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于导通状态或截止状态；
第二薄膜晶体管T2的栅极与所述第二扫描线连接，所述第二扫描线提供的第二扫描信号S2可以控制第二薄膜晶体管T2处于导通状态或截止状态；
第四薄膜晶体管T4的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号S3可以控制第四薄膜晶体管T4处于导通状态或截止状态；
第三薄膜晶体管T3的栅极与发光控制线连接，所述发光控制线提供的发光控制信号EM可以控制第三薄膜晶体管T3处于导通状态或截止状态。
本申请实施例中，在第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于导通状态时，参考电压Vref可以通过第六薄膜晶体管T6向第一薄膜晶体管T1的栅极以及存储电容C的右极板施加电压，并对第一薄膜晶体管T1的栅极以及存储电容C的右极板进行初始化，同时，参考电压Vref可以通过第五薄膜晶体管T5向发光二极管D1的阳极施加电压，并对发光二极管D1的阳极进行初始化。
在第二扫描信号S2控制第二薄膜晶体管T2处于导通状态时，第一薄膜晶体管T1的栅极与漏极连接，第一电源VDD向第一薄膜晶体管T1的源极施加电压，并通过第一薄膜晶体管T1的漏极向第一薄膜晶体管T1的栅极充电，电路状态稳定后，第一薄膜晶体管T1的栅极电压以及漏极电压均为VDD+|Vth|。这样，在发光阶段，可以实现对第一薄膜晶体管T1阈值电压的补偿，使得流经发光二极管D1的电流与第一薄膜晶体管T1的阈值电压无关。其中，Vth为第一薄膜晶体管T1的阈值电压。
本申请实施例中，在第二扫描信号S2控制第二薄膜晶体管T2处于导通状态时，第三扫描信号S3可以控制第四薄膜晶体管T4处于导通状态时，此时，数据线可以提供数据电压Vdata，数据电压通过第四薄膜晶体管T4向存储电容C的左极板施加电压，使得存储电容C的左极板电压为Vdata，由于存储电容C的右极板电压与第一薄膜晶体管T1的栅极电压相同，因此，存储电容C的右极板电压为VDD+|Vth|。
之后，数据线可以提供参考电压Vref，参考电压Vref通过第四薄膜晶体管T4向存储电容C的左极板施加电压，使得存储电容C的左极板电压由Vdata变为Vref，此时，由于存储电容C的耦合作用，存储电容C的右极板电压将变为VDD+|Vth|+Vdata-Vref，由于第一薄膜晶体管T1的栅极电压与存储电容C的右极板电压相同，因此，第一薄膜晶体管T1的栅极电压也为VDD+|Vth|+Vdata-Vref。
这样，在发光阶段，第一电源VDD向第一薄膜晶体管T1的源极施加电压，在电流公式中，第一电源VDD与第一薄膜晶体管T1栅极电压中的VDD将相互抵消，使得流经发光二极管D1的电流与第一电源VDD无关，实现了对第一电源VDD的补偿。由于流经发光二极管D1的电流与第一电源VDD无关，因此，可以有效避免第一电源VDD产生的电源电压降对显示装置显示均匀性的影响。
在发光控制信号EM控制第三薄膜晶体管T3处于导通状态时，第一薄膜晶体管T1在第一电源VDD的作用下产生的电流可以流入发光二极管D1，使得发光二极管D1发光。
本申请实施例提供的像素电路，可以在发光二极管发光前实现对电源电压的补偿，使得在发光二极管的发光阶段，流经发光二极管的电流与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管阈值电压进行补偿，有效避免由于驱动薄膜晶体管的阈值电压的不同导致的显示装置显示不均匀的问题。
图2为本申请实施例提供的一种像素电路的驱动方法的时序图，所述时序图对应的像素电路的驱动方法可以用于驱动图1所示的像素电路。
图2所示的时序图对应的像素电路的驱动方法可以包括四个阶段：第一阶段t1、第二阶段t2、第三阶段t3以及第四阶段t4，其中，S1可以是图1所示实施例中记载的所述第一扫描线提供的第一扫描信号，S2可以是图1所示实施例中记载的所述第二扫描线提供的第二扫描信号，S3可以是图1所示实施例中记载的所述第三扫描线提供的第三扫描信号，EM可以是图1所示实施例中记载的所述发光控制线提供的发光控制信号。
图2所示的时序图对应的像素电路的驱动方法，具体包括：
第一阶段t1，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6由截止状态变为导通状态，第二扫描信号S2控制第二薄膜晶体管T2处于截止状态，第三扫描信号S3控制第四薄膜晶体管T4处于截止状态，发光控制信号EM控制第三薄膜晶体管T3处于截止状态，数据线提供参考电压Vref；
第二阶段t2，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6由导通状态变为截止状态，第二扫描信号S2控制第二薄膜晶体管T2由截止状态变为导通状态，第三扫描信号S3控制第四薄膜晶体管T4由截止状态变为导通状态，发光控制信号EM控制第三薄膜晶体管T3处于截止状态，所述数据线提供数据电压Vdata；
第三阶段t3，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于截止状态，第二扫描信号S2控制第二薄膜晶体管T2由导通状态变为截止状态，第三扫描信号S3控制第四薄膜晶体管T4处于导通状态，发光控制信号EM控制第三薄膜晶体管T3处于截止状态，所述数据线提供参考电压Vref；
第四阶段t4，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于截止状态，第二扫描信号S2控制第二薄膜晶体管T2处于截止状态，第三扫描信号S3控制第四薄膜晶体管T4由导通状态变为截止状态，发光控制信号控EM制第三薄膜晶体管T3由截止状态变为导通状态。
下面分别针对上述四个阶段进行具体分析：
针对第一阶段t1：
由于第一扫描信号S1由高电平变为低电平，第二扫描信号S2保持高电平，第三扫描信号S3保持高电平，发光控制信号EM保持高电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6由截止状态变为导通状态，第二薄膜晶体管T2处于截止状态，第四薄膜晶体管T4处于截止状态，第三薄膜晶体管T3处于截止状态。
此时，数据线可以提供参考电压Vref，参考电压Vref可以通过第六薄膜晶体管T6向第一薄膜晶体管T1的栅极以及存储电容C的右极板施加电压，对第一薄膜晶体管T1的栅极以及存储电容C的右极板进行初始化，使得第一薄膜晶体管T1的栅极电压以及存储电容C的右极板电压均为Vref；同时，参考电压Vref还可以通过第五薄膜晶体管T5向发光二极管D1的阳极施加电压，对发光二极管D1的阳极进行初始化。
针对第二阶段t2：
由于第一扫描信号S1由低电平变为高电平，第二扫描信号S2由高电平变为低电平，第三扫描信号S3由高电平变为低电平，发光控制信号EM保持高电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6由导通状态变为截止状态，第二薄膜晶体管T2由截止状态变为导通状态，第四薄膜晶体管T4由截止状态变为导通状态，第三薄膜晶体管T3仍处于截止状态。
此时，数据线可以提供数据电压Vdata，数据电压Vdata可以通过第四薄膜晶体管T4向存储电容C的左极板施加电压，使得存储电容C的左极板电压为Vdata。
第二薄膜晶体管T2导通，可以使得第一薄膜晶体管T1的栅极与漏极连接，此时，第一电源VDD向第一薄膜晶体管T1的源极施加电压，并经过第一薄膜晶体管T1的漏极作用在第一薄膜晶体管T1的栅极，对第一薄膜晶体管T1的栅极进行充电，电路稳定后，由第一薄膜晶体管T1的特性可知，第一薄膜晶体管T1的栅极电压以及漏极电压均为VDD+|Vth|，其中，Vth为第一薄膜晶体管T1的阈值电压。
这样，在发光二极管D1的发光阶段，在电流公式中可以将Vth抵消，使得流经发光二极管D1的电流与第一薄膜晶体管T1的阈值电压无关，实现对第一薄膜晶体管T1阈值电压的补偿。
在第二阶段，由于存储电容C的右极板电压等于第一薄膜晶体管T1的栅极电压，因此，存储电容C的右极板电压为VDD+|Vth|。由于存储电容C的左极板电压为Vdata，因此，在第二极端，存储电容C的左右极板之间的电压差为VDD+|Vth|-Vdata。
针对第三阶段t3：
由于第一扫描信号S1保持高电平，第二扫描信号S2由低电平变为高电平，第三扫描信号S3保持低电平，发光控制信号EM保持高电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6仍处于截止状态，第二薄膜晶体管T2由导通状态变为截止状态，第四薄膜晶体管T4仍处于导通状态，第三薄膜晶体管T3仍处于截止状态。
此时，数据线提供参考电压Vref，参考电压Vref通过第四薄膜晶体管T4向存储电容C的左极板施加电压，使得存储电容C的左极板电压由Vdata变为Vref，由于存储电容C的耦合作用，存储电容C的右极板电压将变为VDD+|Vth|+Vref–Vdata。
在第三阶段，由于第一薄膜晶体管T1的栅极电压等于存储电容C的右极板电压，因此，第一薄膜晶体管T1的栅极电压为VDD+|Vth|+Vref–Vdata。
针对第四阶段t4：
由于第一扫描信号S1保持高电平，第二扫描信号S2保持高电平，第三扫描信号S3由低电平变为高电平，发光控制信号EM由高电平变为低电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6仍处于截止状态，第二薄膜晶体管T2仍处于截止状态，第四薄膜晶体管T4由导通状态变为截止状态，第三薄膜晶体管T3由截止状态变为导通状态。
此时，第一电源VDD向第一薄膜晶体管T1的源极施加电压，在第一电源VDD的作用下，第一薄膜晶体管T1产生驱动电流，该驱动电流流经发光二极管D1，使得发光二极管D1发光。
在第四阶段t4，流经发光二极管D1的电流可以表示为：
其中，μ为第一薄膜晶体管T1的电子迁移率，Cox为第一薄膜晶体管T1单位面积的栅氧化层电容，W/L为第一薄膜晶体管T1的宽长比，Vs为第一薄膜晶体管T1的源极电压，Vg为第一薄膜晶体管T1的栅极电压。
由上述公式可知，流经发光二极管D1的电流与数据电压Vdata以及参考电压Vref有关，与第一电源VDD无关，也与第一薄膜晶体管T1的阈值电压Vth无关，实现了对第一电源VDD的补偿，避免了第一电源VDD的电源电压降对显示效果的影响，保证了显示装置显示的均匀性，同时，实现了对第一薄膜晶体管T1的阈值电压的补偿，避免了由于第一薄膜晶体管T1的阈值电压的不同导致的显示装置显示不均匀的问题。
本申请实施例提供的像素电路的驱动方法，在发光二极管发光前可以实现对电源电压的补偿，使得在发光二极管的发光阶段，流经发光二极管的电流与输入该像素电路中的数据电压以及参考电压有关，与电源电压无关，从而有效避免由于电源电压降导致的流入每一个发光二极管的电流不同，显示装置显示不均匀的问题。
此外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均匀的问题。
本申请实施例还提供一种显示装置，所述显示装置可以包括上述记载的所述像素电路。
本领域的技术人员应明白，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、发光二极管以及存储电容，其中：
所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的漏极、所述第六薄膜晶体管的漏极以及所述存储电容的第一端连接，所述存储电容的第二端与所述第四薄膜晶体管的漏极连接，所述第四薄膜晶体管的源极分别与数据线、所述第六薄膜晶体管的源极以及所述第五薄膜晶体管的源极连接；
所述第一薄膜晶体管的源极与第一电源连接；
所述第一薄膜晶体管的漏极分别与所述第二薄膜晶体管的源极以及所述第三薄膜晶体管的源极连接，所述第三薄膜晶体管的漏极分别与所述第五薄膜晶体管的漏极以及所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。
2.如权利要求1所述的像素电路，其特征在于，
所述第一电源，用于为所述第一薄膜晶体管提供电源电压；
所述发光二极管发光时电流流入所述第二电源。
3.如权利要求1所述的像素电路，其特征在于，
所述数据线用于在所述像素电路的不同工作阶段提供数据电压或参考电压。
4.如权利要求3所述的像素电路，其特征在于，
所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极与第一扫描线连接；
所述第二薄膜晶体管的栅极与第二扫描线连接；
所述第四薄膜晶体管的栅极与第三扫描线连接；
所述第三薄膜晶体管的栅极与发光控制线连接。
5.如权利要求4所述的像素电路，其特征在于，
所述第一扫描线用于提供第一扫描信号，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，所述参考电压对所述第一薄膜晶体管的栅极、所述存储电容的第一端以及所述发光二极管的阳极进行初始化；
所述第二扫描线用于提供第二扫描信号，所述第二扫描信号控制所述第二薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；
所述第三扫描线用于提供第三扫描信号，所述第三扫描信号控制所述第四薄膜晶体管处于导通状态时，所述数据电压以及所述参考电压依次向所述存储电容的第二端施加电压，在所述存储电容的耦合作用下，对所述第一电源进行补偿，使得流经所述发光二极管的电流与所述第一电源无关；
所述发光控制线用于提供发光控制信号，所述发光控制信号控制所述第三薄膜晶体管处于导通状态时，电流流经所述发光二极管。
6.如权利要求1至5任一项所述的像素电路，其特征在于，
所述第一薄膜晶体管为驱动薄膜晶体管，且所述第一薄膜晶体管为P型薄膜晶体管；
所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
7.一种如权利要求1至6任一项所述的像素电路的驱动方法，其特征在于，包括：
第一阶段，第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由截止状态变为导通状态，数据线提供参考电压，所述参考电压对所述第一薄膜晶体管的栅极、所述存储电容的第一端以及所述发光二极管的阳极进行初始化，第二扫描信号控制所述第二薄膜晶体管处于截止状态，第三扫描信号控制所述第四薄膜晶体管处于截止状态，发光控制信号控制所述第三薄膜晶体管处于截止状态；
第二阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由导通状态变为截止状态，所述第二扫描信号控制所述第二薄膜晶体管由截止状态变为导通状态，对所述第一薄膜晶体管的阈值电压进行补偿，所述第三扫描信号控制所述第四薄膜晶体管由截止状态变为导通状态，所述数据线提供数据电压，所述数据电压向所述存储电容的第二端施加电压，所述发光控制信号控制所述第三薄膜晶体管处于截止状态；
第三阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第二薄膜晶体管由导通状态变为截止状态，所述第三扫描信号控制所述第四薄膜晶体管处于导通状态，所述数据线提供参考电压，所述参考电压向所述存储电容的第二端施加电压，所述发光控制信号控制所述第三薄膜晶体管处于截止状态；
第四阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第二薄膜晶体管处于截止状态，所述第三扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述发光控制信号控制所述第三薄膜晶体管由截止状态变为导通状态，电流流经所述发光二极管，所述发光二极管发光。
8.如权利要求7所述的像素电路的驱动方法，其特征在于，
在所述第二阶段，所述第一薄膜晶体管的栅极与漏极连接，所述第一电源向所述第一薄膜晶体管的源极施加电压，使得所述第一薄膜晶体管的栅极电压以及所述存储电容第一端的电压均为VDD+|Vth|，所述存储电容第二端的电压为Vdata，Vth为所述第一薄膜晶体管的阈值电压，VDD为所述第一电源。
9.如权利要求7所述的像素电路的驱动方法，其特征在于，
在所述第三阶段，所述存储电容第二端的电压由Vdata变为Vref，所述存储电容第一端的电压由VDD+|Vth|变为VDD+|Vth|+Vref-Vdata，使得在所述第四阶段，流经所述发光二极管的电流与所述第一电源无关。
10.一种显示装置，其特征在于，包括：如权利要求1至6任一项所述的像素电路。
CN201811604478.XA 2018-12-26 2018-12-26 一种像素电路及其驱动方法、显示装置 Pending CN109346010A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811604478.XA CN109346010A (zh) 2018-12-26 2018-12-26 一种像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811604478.XA CN109346010A (zh) 2018-12-26 2018-12-26 一种像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN109346010A true CN109346010A (zh) 2019-02-15

Family

ID=65297263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811604478.XA Pending CN109346010A (zh) 2018-12-26 2018-12-26 一种像素电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN109346010A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979394A (zh) * 2019-05-17 2019-07-05 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN110232889A (zh) * 2019-05-09 2019-09-13 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN111048043A (zh) * 2019-11-26 2020-04-21 昆山国显光电有限公司 Oled像素电路及显示装置
CN117012152A (zh) * 2023-08-31 2023-11-07 惠科股份有限公司 像素驱动电路及显示装置
CN117012152B (zh) * 2023-08-31 2024-05-17 惠科股份有限公司 像素驱动电路及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700338A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 像素电路及其驱动方法及采用该电路的有机发光显示装置
CN104318894A (zh) * 2014-09-30 2015-01-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN104464630A (zh) * 2014-12-23 2015-03-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN104715725A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 像素电路、显示装置及其驱动方法
CN104992674A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种像素补偿电路
US20160012780A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN107564476A (zh) * 2016-06-30 2018-01-09 乐金显示有限公司 有机发光显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700338A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 像素电路及其驱动方法及采用该电路的有机发光显示装置
US20160012780A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN104318894A (zh) * 2014-09-30 2015-01-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN104464630A (zh) * 2014-12-23 2015-03-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN104715725A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 像素电路、显示装置及其驱动方法
CN104992674A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种像素补偿电路
CN107564476A (zh) * 2016-06-30 2018-01-09 乐金显示有限公司 有机发光显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110232889A (zh) * 2019-05-09 2019-09-13 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN109979394A (zh) * 2019-05-17 2019-07-05 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
WO2020233491A1 (zh) * 2019-05-17 2020-11-26 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
US11232749B2 (en) 2019-05-17 2022-01-25 Ordos Yuansheng Optoelectronics Co., Ltd. Pixel circuit and driving method thereof, array substrate, and display device
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN111048043A (zh) * 2019-11-26 2020-04-21 昆山国显光电有限公司 Oled像素电路及显示装置
CN117012152A (zh) * 2023-08-31 2023-11-07 惠科股份有限公司 像素驱动电路及显示装置
CN117012152B (zh) * 2023-08-31 2024-05-17 惠科股份有限公司 像素驱动电路及显示装置

Similar Documents

Publication Publication Date Title
CN104465715B (zh) 像素电路、驱动方法、显示面板及显示装置
CN109346010A (zh) 一种像素电路及其驱动方法、显示装置
CN104409042B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN108847186A (zh) 像素电路及其驱动方法、显示面板及显示装置
CN106531067B (zh) 一种像素电路及其显示装置
CN108053792B (zh) 一种像素电路及其驱动方法、显示装置
CN207352944U (zh) 一种像素电路和显示装置
CN109243369A (zh) 显示面板、像素电路的驱动方法及显示装置
CN109215582A (zh) 显示面板、像素电路的驱动方法及显示装置
CN207474026U (zh) 一种像素电路和显示装置
CN107749279B (zh) Oled驱动电路及amoled显示面板
US20190279573A1 (en) Pixel circuits and driving methods thereof, display devices
CN105096818B (zh) 显示装置及其像素电路、驱动方法
CN108154840A (zh) 一种像素电路及其驱动方法、显示装置
CN109727570A (zh) 一种像素电路及其驱动方法、显示装置
CN109785797A (zh) 一种新型的amoled像素电路
CN106057126A (zh) 一种像素电路及其驱动方法
CN107516488A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN110189708A (zh) 像素驱动电路及显示装置
CN109147676A (zh) 像素电路及其控制方法、显示面板、显示装置
CN108335671B (zh) Amoled像素驱动电路及驱动方法
CN205541823U (zh) 一种像素电路
CN108182907A (zh) 像素电路及其驱动方法、显示装置
CN207474028U (zh) 一种像素电路和显示装置
CN109727571A (zh) 一种像素电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215