CN109328392A - 基板处理方法及硼掺杂硅的去除方法 - Google Patents

基板处理方法及硼掺杂硅的去除方法 Download PDF

Info

Publication number
CN109328392A
CN109328392A CN201780037107.5A CN201780037107A CN109328392A CN 109328392 A CN109328392 A CN 109328392A CN 201780037107 A CN201780037107 A CN 201780037107A CN 109328392 A CN109328392 A CN 109328392A
Authority
CN
China
Prior art keywords
sib
boron
ammonia
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780037107.5A
Other languages
English (en)
Other versions
CN109328392B (zh
Inventor
笹原丽红
黄祖虹
奥村哲平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109328392A publication Critical patent/CN109328392A/zh
Application granted granted Critical
Publication of CN109328392B publication Critical patent/CN109328392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供能够适当地蚀刻硼掺杂硅的基板处理方法。具有由SiB形成的SiB层(40)的晶圆W暴露于氟气及氨气中，对由载物台(12)载置的晶圆W进行加热。

Description

基板处理方法及硼掺杂硅的去除方法
技术领域
本发明涉及在不使用等离子体下对硼掺杂硅进行蚀刻的基板处理方法及硼掺杂硅的去除方法。
背景技术
近年来，正在研究在半导体器件的制造工序中积极使用硼掺杂硅(Boron dopedSilicon)(以下，称为“SiB”。)。特别是由于SiB的间隙填充特性良好，因此，正在研究例如用于三维安装器件中的导通孔、沟槽的填充。该情况下，需要将从导通孔、沟槽渗出的剩余的SiB蚀刻而去除。
然而，已知通常添加有硼的材料是难蚀刻材料。例如，利用添加有硼(硼掺杂)的硅氧化膜为难蚀刻材料这点，提出了使用氟化氢(HF)气体相对于掺杂有硼的硅氧化膜以高的选择比蚀刻未掺杂硼的硅氧化膜的技术(例如，参照专利文献1。)。
另外，作为对添加有硼的材料进行蚀刻的方法，例如，已知使用HF气体及氨(NH3)气作为清洗气体，将通过TEOS形成的BSG膜(硼玻璃膜)的不需要的附着膜去除的方法(例如，参照专利文献2。)。
现有技术文献
专利文献
专利文献1：日本特开2011-192776号公报
专利文献2：日本专利第4325473号
发明内容
发明要解决的问题
但是，上述的专利文献1、专利文献2的方法中存在难以适当地蚀刻SiB的问题。
本发明的目的在于，提供能够适当地蚀刻硼掺杂硅的基板处理方法及硼掺杂硅的去除方法。
用于解决问题的方案
为了达成上述目的，根据本发明，提供一种基板处理方法，其中，将具有由硼掺杂硅形成的被处理层的基板载置于载置台、进行加热，将前述被处理层暴露于卤素气体及氨气。
另外，为了达成上述目的，根据本发明，提供一种硼掺杂硅的去除方法，其中，对由硼掺杂硅形成的被处理层进行加热，使前述被处理层暴露于卤素气体及NH3气。
发明的效果
根据本发明，将具有由硼掺杂硅形成的被处理层的基板载置于载置台并进行加热，进而，将被处理层暴露于卤素气体及氨气。此时，硼掺杂硅与卤素气体反应而生成卤化硅、卤化硼，这些卤化硅、卤化硼升华，从而硼掺杂硅被蚀刻(去除)，阻碍硼掺杂硅与卤素气体反应的含硼副产物也被加热而升华。由此，能够抑制含硼副产物阻碍新的硼掺杂硅与卤素气体的反应。其结果，卤化硅、卤化硼的生成及升华继续进行，从而能够适当地蚀刻硼掺杂硅。
附图说明
图1为示意性地示出实行本发明的实施方式的基板处理方法的蚀刻装置的构成的剖视图。
图2A～图2C为实施了作为本发明的实施方式的硼掺杂硅的去除方法的SiB去除处理的晶圆的局部放大剖视图。
图3A～图3D为示出作为本发明的实施方式的硼掺杂硅的去除方法的SiB去除处理的工序图。
图4为示出载物台的温度为80℃的情况下的多晶硅层及SiB层的蚀刻量的图。
图5为示出载物台的温度为90℃的情况下的多晶硅层及SiB层的蚀刻量的图。
图6为示出使载物台的温度及氨气的分压变化的情况下的添加有硼5％左右的SiB层的蚀刻量的图。
图7为示出载物台的温度为120℃的情况下的多晶硅层及SiB层的蚀刻量的图。
具体实施方式
本发明人为了达成上述目的而进行了深入研究，结果发现，将具有由硼掺杂硅形成的被处理层的基板载置于载置台并进行加热，将前述被处理层暴露于卤素气体及氨气时，能够适当地蚀刻硼掺杂硅。本发明是基于上述见解而作成的。
以下，参照附图详细地对本发明的实施方式进行说明。
图1为示意性地示出实行本发明的实施方式的基板处理方法的蚀刻装置的构成。
图1中，蚀刻装置10具备：作为处理室的腔室11、作为配置于腔室11的内部的载置台的载物台12、与载物台12相对地配置于腔室11的上部的喷头13、和用于对腔室11的内部的气体进行排气的排气单元14。蚀刻装置10对具有由SiB形成的被处理层的晶圆W(基板)实施蚀刻处理，此时，晶圆W载置于载物台12。喷头13呈板状体、并在内部具有缓冲室15。缓冲室15借助多个气体通气孔16与腔室11的内部连通。另外，喷头13借助气体供给管17与氟气供给系统18、氨气供给系统19、氩(Ar)气供给系统20及氮(N2)气供给系统21连接。
蚀刻装置10中，氟气供给系统18具有：连接于气体供给管17的氟气供给管22、配置于氟气供给管22的氟气阀23、和连接于氟气供给管22的氟气供给部24。氨气供给系统19具有：连接于气体供给管17的氨气供给管25、配置于氨气供给管25的氨气阀26、和连接于氨气供给管25的氨气供给部27。氩气供给系统20具有：连接于气体供给管17的氩气供给管28、配置于氩气供给管28的氩气阀29、和连接于氩气供给管28的氩气供给部30。氮气供给系统21具有：连接于气体供给管17的氮气供给管31、配置于氮气供给管31的氮气阀32、和连接于氮气供给管31的氮气供给部33。
氟气供给系统18借助气体供给管17向缓冲室15供给氟气并调节此时供给的氟气的流量。氟气阀23自由地进行氟气供给管22的切断/连通。氨气供给系统19借助气体供给管17向缓冲室15供给氨气并调节此时供给的氨气的流量。氨气阀26自由地进行氨气供给管25的切断/连通。氩气供给系统20借助气体供给管17向缓冲室15供给氩气并调节此时供给的氩气的流量。氩气阀29自由地进行氩气供给管28的切断/连通。氮气供给系统21借助气体供给管17向缓冲室15供给氮气并调节此时供给的氮气的流量。氮气阀32自由地进行氮气供给管31的切断/连通。由氩气供给系统20、氮气供给系统21供给的氩气、氮气作为吹扫气体、稀释气体而使用。
喷头13借助各气体通气孔16将供给至缓冲室15的氟气、氨气、氩气、氮气向腔室11的内部供给。载物台12配置于腔室11的底部。在载物台12的内部设置有用于调节载物台12的温度的温度调节器34。温度调节器34由例如加热器构成，对配置于载物台12的晶圆W进行加热。
另外，蚀刻装置10具备用于控制该蚀刻装置10的各构成要素的控制单元35。控制单元35具备：具有微处理器(计算机)的工艺控制器、由存储器构成的存储部。存储部存储有处理制程及各种数据库等，所述处理制程是：用于通过工艺控制器的控制来实现蚀刻装置10中实行的期望处理中所使用的各种气体的供给、腔室11的内部的排气等的控制程序；用于使蚀刻装置10的各构成要素根据处理条件实行规定处理的控制程序。控制单元35从存储部调出处理制程等并使工艺控制器实行，由此实行期望的处理、例如后述的SiB去除处理。
图2A～图2C为实施了本发明的实施方式的作为硼掺杂硅去除方法的SiB去除处理的晶圆的局部放大剖视图。
晶圆W在硅基部36上具有通过热氧化处理形成的氧化硅层37，在对该氧化硅层37通过光刻等形成的沟槽38的底部具有非晶硅层39(图2A)。由晶圆W制造的三维安装器件中，对晶圆W实施成膜处理而将SiB填充至沟槽38的内部。由于在成膜处理中用SiB将沟槽38的内部完全填充，因此SiB从沟槽38渗出，剩余的SiB形成作为被处理层的SiB层40(图2B)。由于SiB层40阻碍三维安装器件的层叠工序，因此通过后述的SiB去除处理被去除(图2C)。
图3A～图3D为示出作为本发明的实施方式的硼掺杂硅的去除方法的SiB去除处理的工序图。
首先，将晶圆W载置于蚀刻装置10的腔室11的内部的载物台12，从氟气供给系统18、氨气供给系统19、氩气供给系统20及氮气供给系统21借助喷头13向腔室11的内部供给作为卤素气体的氟气、氨气、氩气及氮气(图3A)。此时，氟气与SiB层40的SiB如下述式(1)所示那样发生化学反应，生成四氟化硅(SiF4)及四氟化硼(BF4)。另外，氨气作为催化剂而起作用，促进下述式(1)所示的化学反应。
SiB+4F2+NH3→SiF4↑+BF4↑+NH3…(1)
此处，四氟化硅及四氟化硼也升华，由排气单元14从腔室11的内部被排出，结果SiB被去除。
另外，一部分氨气与氟气如下述式(2)所示地发生化学反应，生成氟化氢气体。需要说明的是，下述式(2)中的“F＊”表示氟自由基。
7F2+2NH3→2NF3+2F＊+6HF…(2)
生成的氟化氢气体与升华的四氟化硅及氨气如下述式(3)所示地发生化学反应，生成作为含硅副产物的氨氟化硅(以下，称为“AFS”。)。
SiF4+2HF+2NH3→(NH4)2SiF4…(3)
另外，生成的氟化氢气体与升华的四氟化硼及氨气如下述式(4)所示地发生化学反应，生成作为含硼副产物的氨氟化硼(以下，称为“AFB”。)。
BF4+2HF+2NH3→(NH4)2BF4…(4)
由于AFS比较容易分解、升华，因此不易残存，由于AFB比AFS不易分解、升华，因此AFB层41以覆盖未蚀刻的SiB层40的方式残存(图3B)。AFB层41阻碍氟气与SiB层40的接触，阻碍SiB与氟气的新的化学反应(参照上述式(1))(图3C)。
此处，本处理中，通过载物台12的温度调节器34对载置于载物台12的晶圆W进行加热。此时，利用热能进行下述式(5)所示的化学反应，AFB层41的AFB分解为四氟化硼、氨气、氟化氢气体并升华(图3D)。其结果，AFB层41被去除，SiB与氟气的新的化学反应(参照上述式(1))加剧。
(NH4)2BF4→BF4+2HF+2NH3…(5)
然后，结束本处理。
根据图3A～图3D的处理，具有由SiB形成的SiB层40的晶圆W暴露于氟气及氨气。此时，SiB与氟气反应而生成四氟化硅、四氟化硼，四氟化硅、四氟化硼升华，由此SiB被蚀刻，但同时生成作为副产物的AFB，AFB阻碍SiB与氟气的新的化学反应。对此，图3A～图3D的处理中，通过温度调节器34对晶圆W进行加热，因此阻碍SiB与氟气反应的AFB被加热并升华。由此，能够抑制AFB阻碍新的SiB与氟气的反应。其结果，四氟化硅、四氟化硼的生成及升华继续进行，因此，能够适当地蚀刻SiB。
接着，对本发明的实施例进行说明。
首先，本发明人准备具有通过热氧化处理形成的氧化硅层的基板上形成有多晶硅层的试验片(以下，称为“多晶硅片”。)，另外，准备在同样的基板上形成有添加了1％左右硼的SiB层(以下，称为“1％SiB层”。)的试验片(以下，称为“1％SiB片”。)，进而，准备在同样的基板上形成有添加了5％左右硼的SiB层(以下，称为“5％SiB层”。)的试验片(以下，称为“5％SiB片”。)。
接着，对于通过温度调节器34将蚀刻装置10中载物台12的温度调节至80℃、向腔室11的内部供给氟气、氨气、氩气及氮气时的多晶硅片、1％SiB片及5％SiB片中的多晶硅层、SiB层的蚀刻量进行测定，并比较各蚀刻量。另外，同时也测定各试验片中的氧化硅层的蚀刻量。此时，若将氨气的流量设为15sccm及25sccm、考虑腔室11的内部并换算为分压，则将氨气的分压设定为17.3mTorr及28.8mTorr这2个水准。进而，将各蚀刻量的测定结果示于图4的图。图4的图中，实线表示1％SiB片中的SiB层的蚀刻量(以下，称为“1％SiB蚀刻量”。)，虚线表示5％SiB片中的SiB层的蚀刻量(以下，称为“5％SiB蚀刻量”。)，细虚线表示多晶硅片中的多晶硅层的蚀刻量(以下，称为“多晶硅蚀刻量”。)，点划线表示氧化硅层的蚀刻量(以下，称为“氧化硅蚀刻量”。)。
根据图4的图可知，氨气的分压为17.3mTorr的情况下，1％SiB蚀刻量高于多晶硅蚀刻量。氨气的分压为28.8mTorr的情况下，图4的图中，多晶硅蚀刻量高于1％SiB蚀刻量，但实际上由于在1％SiB片中发生了过蚀刻，因此推测该情况下1％SiB蚀刻量也高于多晶硅蚀刻量。此处可知，SiB层中所添加的硼的量越少，AFB的生成量越减少，确实地进行利用AFB升华的去除从而促进SiB的蚀刻，进而，载物台12的温度越高越促进AFB的升华从而也促进SiB的蚀刻，因此为了适当地蚀刻添加的硼为1％以下的SiB层，边将该层暴露于氟气、氨气边将载物台12的温度设为至少80℃即可。需要说明的是，在氨气分压的任意水准下均确认了氧化硅蚀刻量非常小，1％SiB层相对于氧化硅层的选择比为100以上。
另一方面，在氨气分压的任意水准下，5％SiB蚀刻量均低于多晶硅蚀刻量。推测这是因为，SiB层中的硼的添加量增加，生成的AFB增加了，因此即使将载物台12的温度设为80℃，也不能使全部的AFB升华，AFB层残存从而阻碍SiB与氟气的新的化学反应。因此可知，即使将载物台12的温度设定为80℃，也难以适当地蚀刻5％SiB层。
接着，对于通过温度调节器34将蚀刻装置10中载物台12的温度调节为90℃、向腔室11的内部供给氟气、氨气、氩气及氮气时的多晶硅片、1％SiB片及5％SiB片中的多晶硅层、SiB层的蚀刻量进行测定，并比较各蚀刻量。此时，将氨气的流量设定为1sccm、10sccm、15sccm、25sccm及35sccm(将氨气的分压设为1.2mTorr、11.6mTorr、17.3mTorr、28.8mTorr及40.6mTorr)这5个水准。进而，将各蚀刻量的测定结果示于图5的图中。图5的图中，实线及“●”表示1％SiB蚀刻量，虚线及“▲”表示5％SiB蚀刻量，细虚线及“■”表示多晶硅蚀刻量，点划线及“×”表示氧化硅蚀刻量。
根据图5的图可知，在氨气分压的任意水准下，1％SiB蚀刻量均高于多晶硅蚀刻量。因此可知，载物台12的温度至少为90℃时，为了适当地蚀刻所添加的硼为1％以下的SiB层，将氨气的分压设定为至少1.2mTorr即可。
另外，在氨气的流量为1sccm～12sccm的范围、即氨气的分压为1.2mTorr～13.9mTorr的范围，5％SiB蚀刻量高于多晶硅蚀刻量。因此，载物台12的温度为90℃以上时，为了适当地蚀刻所添加的硼为5％以下的SiB层，将氨气的分压设定为1.2mTorr～13.9mTorr的范围即可。此处，对于若将载物台12的温度从80℃变更为90℃，则能够适当地蚀刻所添加的硼为5％以下的SiB层的情况，推测是因为，通过使载物台12的温度上升，从而促进AFB的升华，AFB层不会残存，不阻碍SiB与氟气的新的化学反应。
需要说明的是，确认了在氨气分压的任意水准下，氧化硅蚀刻量均非常小，1％SiB层、5％SiB层相对于氧化硅层的选择比为100以上。
接着，对于通过温度调节器34将蚀刻装置10中载物台12的温度设定为80℃、90℃及120℃这3个水准、向腔室11的内部供给氟气、氨气、氩气及氮气时的5％SiB片中的5％SiB蚀刻量进行测定，将各蚀刻量的测定结果示于图6的图中。此时，将氨气的流量设定为1sccm、10sccm、15sccm、25sccm及35sccm(将氨气的分压设为1.2mTorr、11.6mTorr、17.3mTorr、28.8mTorr及40.6mTorr)这5个水准。
根据图6的图可知，确认了，例如，氨气的分压为17.3mTorr的情况下，若载物台12的温度超过90℃，则5％SiB蚀刻量急剧地增加；氨气的分压为28.8mTorr的情况下，若载物台12的温度超过120℃，则5％SiB蚀刻量急剧地增加。即确认了，若载物台12的温度变高，则促进AFB的升华从而促进SiB的蚀刻。
另一方面确认了，例如，对于载物台12的温度为80℃的情况及90℃的情况，均随着氨气的分压增加，5％SiB蚀刻量减少。推测这是因为，随着氨气的分压增加，生成的AFB增加，残存的AFB层的量增加，从而进一步阻碍SiB与氟气的新的化学反应。需要说明的是，载物台12的温度为120℃的情况下，在氨气分压的任意水准下，均发生了过蚀刻，因此虽然未确认到5％SiB蚀刻量减少，但推测与载物台12的温度为80℃的情况、90℃的情况同样，随着氨气的分压增加，5％SiB蚀刻量减少。
最后，对于通过温度调节器34将蚀刻装置10中载物台12的温度调节为120℃、向腔室11的内部供给氟气、氨气、氩气及氮气时的多晶硅片、1％SiB片及5％SiB片中的多晶硅层、SiB层的蚀刻量的时间变化进行了测定。此时，将氨气的流量设定为25sccm(将氨气的分压设定为28.8mTorr)。进而，将各蚀刻量的时间变化的测定结果示于图7的图中。图7的图中也是，实线及“●”表示1％SiB蚀刻量，虚线及“▲”表示5％SiB蚀刻量，细虚线及“■”表示多晶硅蚀刻量，点划线及“×”表示氧化硅蚀刻量。
根据图7的图可知，继续蚀刻期间，1％SiB蚀刻量及5％SiB蚀刻量均高于多晶硅蚀刻量。特别是，若蚀刻时间超过60秒，则不仅在1％SiB片中、5％SiB片中也发生了SiB层的过蚀刻。因此可知，为了适当地蚀刻添加的硼为5％以下的SiB层，边将该层暴露于氟气、氨气边将载物台12的温度设为至少120℃即可。对于将载物台12的温度设为至少120℃时，能够适当地蚀刻添加的硼为5％以下的SiB层的情况，推测是因为，载物台12的温度上升，从而促进AFB的升华，AFB层完全不残留，完全不阻碍SiB与氟气的新的化学反应。需要说明的是，确认了，继续蚀刻期间，氧化硅蚀刻量非常小，1％SiB层、5％SiB层相对于氧化硅层的选择比为100以上。
以上，对本发明的实施方式进行了说明，但本发明不限定于上述实施方式。
例如，上述的SiB去除处理中，使用氟气作为卤素气体，但作为卤素气体，只要是与SiB进行化学反应而生成卤化硅、卤化硼的气体即可，例如，可以使用；氯(Cl2)气、溴(Br2)气。
另外，本发明的目的也可以如下来实现：通过将记录有用于实现上述实施方式的功能的软件的程序代码的存储部供给至控制单元35所具备的工艺控制器，工艺控制器的CPU读出存储在存储部的程序代码并实行。
该情况下，从存储部读出的程序代码自身实现上述实施方式的功能，由此程序代码及存储有该程序代码的存储部构成本发明。
另外，作为存储部，例如可以为RAM、NV-RAM、floppy(注册商标)disk、硬盘、磁光盘、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等光盘、磁带、非易失性的存储卡、其他ROM等能够存储上述程序代码的物质。或者，上述程序代码也可以通过从连接于因特网、商用网络、或局域网等的未图示的计算机、数据库等下载来供给至工艺控制器。
另外，不仅通过实行工艺控制器读出的程序代码来实现上述实施方式的功能，而且还包含基于其程序代码的指示，在CPU上运行的OS(操作系统)等进行实际处理的一部分或全部，通过该处理，实现上述实施方式的功能的情况。
进而，还包括如下情况：将从存储部读出的程序代码写入到插入至工艺控制器的功能扩展板、在与工艺控制器连接的功能扩展单元所具备的存储器后，基于该程序代码的指示，该功能扩展板、功能扩展单元所具备的CPU等进行实际处理的一部分或全部，通过该处理，实现上述的实施方式的功能。
上述程序代码的方式可以由目标代码、由解释程序实行的程序代码、供给至OS的脚本数据等方式形成。
本申请主张基于2016年6月14日申请的日本申请第2016-117950号的优先权，将该日本申请中所记载的全部内容援引至本申请中。
附图标记说明
W 晶圆
10 蚀刻装置
12 载物台
34 温度调节器
40 SiB层
41 AFB层

Claims (6)

1.一种基板处理方法，其特征在于，将具有由硼掺杂硅形成的被处理层的基板载置于载置台、进行加热，将所述被处理层暴露于卤素气体及氨(NH3)气。
2.根据权利要求1所述的基板处理方法，其特征在于，构成所述被处理层的硼掺杂硅中所添加的硼为1％以下的情况下，将所述载置台加热至80℃以上。
3.根据权利要求1所述的基板处理方法，其特征在于，构成所述被处理层的硼掺杂硅中所添加的硼为5％以下的情况下，将所述载置台加热至90℃以上。
4.根据权利要求3所述的基板处理方法，其特征在于，构成所述被处理层的硼掺杂硅中所添加的硼为5％以下的情况下，将所述载置台加热至120℃以上。
5.根据权利要求1所述的基板处理方法，其特征在于，所述卤素气体为氟(F2)气。
6.一种硼掺杂硅的去除方法，其特征在于，对由硼掺杂硅形成的被处理层进行加热，使所述被处理层暴露于卤素气体及NH3气。
CN201780037107.5A 2016-06-14 2017-03-30 基板处理方法及硼掺杂硅的去除方法 Active CN109328392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016117950A JP6607827B2 (ja) 2016-06-14 2016-06-14 基板処理方法及び硼素添加珪素の除去方法
JP2016-117950 2016-06-14
PCT/JP2017/014299 WO2017217087A1 (ja) 2016-06-14 2017-03-30 基板処理方法及び硼素添加珪素の除去方法

Publications (2)

Publication Number Publication Date
CN109328392A true CN109328392A (zh) 2019-02-12
CN109328392B CN109328392B (zh) 2023-09-05

Family

ID=60664406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780037107.5A Active CN109328392B (zh) 2016-06-14 2017-03-30 基板处理方法及硼掺杂硅的去除方法

Country Status (6)

Country Link
US (1) US10964546B2 (zh)
JP (1) JP6607827B2 (zh)
KR (1) KR102111876B1 (zh)
CN (1) CN109328392B (zh)
TW (1) TWI722204B (zh)
WO (1) WO2017217087A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023535388A (ja) * 2020-07-19 2023-08-17 アプライド マテリアルズ インコーポレイテッド ホウ素がドープされたシリコン材料を利用した集積プロセス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016813A (ja) * 2007-06-07 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
US20140011350A1 (en) * 2012-07-09 2014-01-09 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20150325411A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
US20150371866A1 (en) * 2014-06-19 2015-12-24 Applied Materials, Inc. Highly selective doped oxide removal method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005371B1 (ko) * 1988-08-17 1991-07-29 재단법인 한국전자통신연구소 초고속 반도체 소자의 제조방법
JPH06151390A (ja) * 1992-11-13 1994-05-31 Sony Corp ドライエッチングの後処理方法
JPH08195381A (ja) * 1995-01-17 1996-07-30 Fujitsu Ltd 半導体装置の製造方法
JP4325473B2 (ja) 2003-04-22 2009-09-02 東京エレクトロン株式会社 熱処理装置のクリーニング方法
KR100588812B1 (ko) * 2004-05-07 2006-06-09 테크노세미켐 주식회사 실리콘 산화막 에칭용 조성물 및 이를 이용한 실리콘산화막 에칭방법
US7968441B2 (en) * 2008-10-08 2011-06-28 Applied Materials, Inc. Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage
US8008208B2 (en) * 2009-12-07 2011-08-30 Applied Materials, Inc. Method of cleaning and forming a negatively charged passivation layer over a doped region
JP2011192776A (ja) 2010-03-15 2011-09-29 Toshiba Corp 半導体装置の製造方法
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9190471B2 (en) * 2012-04-13 2015-11-17 Globalfoundries U.S.2 Llc Semiconductor structure having a source and a drain with reverse facets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016813A (ja) * 2007-06-07 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
US20140011350A1 (en) * 2012-07-09 2014-01-09 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20150325411A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
US20150371866A1 (en) * 2014-06-19 2015-12-24 Applied Materials, Inc. Highly selective doped oxide removal method

Also Published As

Publication number Publication date
JP2017224673A (ja) 2017-12-21
CN109328392B (zh) 2023-09-05
WO2017217087A1 (ja) 2017-12-21
KR102111876B1 (ko) 2020-05-15
TWI722204B (zh) 2021-03-21
KR20190004782A (ko) 2019-01-14
US10964546B2 (en) 2021-03-30
TW201810404A (zh) 2018-03-16
US20190157093A1 (en) 2019-05-23
JP6607827B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
CN102598222B (zh) 用于含碳膜的硅选择性干式蚀刻方法
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
CN101789361B (zh) 成膜装置及其使用方法
US7615163B2 (en) Film formation apparatus and method of using the same
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP5064296B2 (ja) シリコン炭窒化膜の形成方法および形成装置
CN106663626B (zh) 附着物的去除方法以及干式蚀刻方法
KR100970789B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
US9920424B2 (en) Method of cleaning thin film forming apparatus, thin film forming method, thin film forming apparatus and non-transitory recording medium
US20130260328A1 (en) Heat treatment system, heat treatment method, and program
US20080105194A1 (en) Gas supply system, gas supply method, method of cleaning thin film forming apparatus, thin film forming method and thin film forming apparatus
US7691445B2 (en) Film formation apparatus and method of using the same
CN109328392A (zh) 基板处理方法及硼掺杂硅的去除方法
Park et al. Unraveling the selective etching mechanism of silicon nitride over silicon dioxide by phosphoric acid: First-principles study
US20120247511A1 (en) Method for cleaning thin film forming apparatus, thin film forming method, and thin film forming apparatus
JP2010283385A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US9558940B2 (en) Method and apparatus for forming silicon film
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
JP2009260261A (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
TW201546313A (zh) 含碳之矽膜之形成方法及形成裝置
CN207183221U (zh) 用于蚀刻半导体衬底上的氧化物的系统
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
CN103526178A (zh) 硅氧化膜的形成方法及其形成装置
JPH09237775A (ja) ベーパエッチング装置のエッチング終点測定方法
US20140004715A1 (en) Silicon oxide film forming method and apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant