CN109326558B - 沟槽填充结构及其制备方法 - Google Patents

沟槽填充结构及其制备方法 Download PDF

Info

Publication number
CN109326558B
CN109326558B CN201811195965.5A CN201811195965A CN109326558B CN 109326558 B CN109326558 B CN 109326558B CN 201811195965 A CN201811195965 A CN 201811195965A CN 109326558 B CN109326558 B CN 109326558B
Authority
CN
China
Prior art keywords
groove
grooves
trench
size
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811195965.5A
Other languages
English (en)
Other versions
CN109326558A (zh
Inventor
肖亮
董金文
陈赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811195965.5A priority Critical patent/CN109326558B/zh
Publication of CN109326558A publication Critical patent/CN109326558A/zh
Application granted granted Critical
Publication of CN109326558B publication Critical patent/CN109326558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

一种沟槽填充结构及其制备方法，其中方法包括：提供基底；在所述基底内形成沟槽结构，所述沟槽结构包括若干个第一沟槽，相邻第一沟槽之间有第二沟槽，相邻第一沟槽和第二沟槽之间相互连通，且沿垂直于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第一尺寸，所述第二沟槽具有第二尺寸，所述第一尺寸大于所述第二尺寸，沿平行于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第三尺寸，所述第三尺寸大于所述第二尺寸；在所述沟槽结构内沉积填充材料，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成沟槽填充结构。所述方法避免了形成的沟槽填充结构中存在有空洞。

Description

沟槽填充结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种沟槽填充结构及其制备方法。
背景技术
随着半导体制造技术的发展，为了填充离子、防止漏电，需要形成沟槽填充结构作为填充。
随着集成度的提高，形成沟槽的深宽比更大，后续在沟槽内填充材料中时，沟槽的顶部易发生提前闭合，从而在沟槽内形成空洞，这些空洞的出现会对器件的后续可靠性产生影响。
虽然通过控制刻蚀工艺可以改善形成沟槽时侧壁表面产生弯曲的大小以及位置，从而改善空洞的为位置和大小。然而，现有技术形成的沟槽填充结构中仍然存在空洞。
发明内容
本发明解决的技术问题是提供一种沟槽填充结构及其制备方法，避免沟槽填充结构中产生空洞。
为解决上述技术问题，本发明提供一种沟槽填充结构的制备方法，包括：提供基底；在所述基底内形成沟槽结构，所述沟槽结构包括若干个第一沟槽，相邻第一沟槽之间有第二沟槽，相邻第一沟槽和第二沟槽之间相互连通，且沿垂直于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第一尺寸，所述第二沟槽具有第二尺寸，所述第一尺寸大于所述第二尺寸，沿平行于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第三尺寸，所述第三尺寸大于所述第二尺寸；；在所述沟槽结构内沉积填充材料，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成沟槽填充结构。
可选的，所述第一沟槽在平行于基底表面的图形包括：圆形、长方形、正方形和椭圆形等图形中的一种或者几种。
可选的，所述第一尺寸为第二尺寸的2倍以上；所述第三尺寸为第二尺寸的2倍以上。
可选的，所述第一尺寸的范围为600纳米～700纳米；所述第二尺寸的范围为160纳米～200纳米；所述第三尺寸的范围为600纳米～700纳米。
可选的，所述沟槽结构的形成方法包括：在所述基底表面形成图形化的光胶层，所述光胶层定义出所述第一沟槽和所述第二沟槽的位置和形状；以所述图形化的光胶层为掩膜，刻蚀所述基底，在所述基底内形成所述沟槽结构。
可选的，所述沟槽填充结构的形成方法包括：采用第一沉积工艺，在所述第一沟槽和所述第二沟槽内沉积第一填充材料，直至所述第二沟槽的顶部闭合，所述第二沟槽内具有空洞，形成初始填充结构；采用第二沉积工艺，在所述第一沟槽内沉积第二填充材料，通过所述第一沟槽横向填充所述第二沟槽内的空洞，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成所述沟槽填充结构。
可选的，所述第一沉积工艺和第二沉积工艺相同或者不同；所述第一沉积工艺包括：物理气相沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺；所述第二沉积工艺包括：物理气相沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺。
相应的，本发明还提供一种沟槽填充结构，包括：基底；位于基底内的沟槽结构，所述沟槽结构包括若干个第一沟槽，相邻第一沟槽之间有第二沟槽，相邻第一沟槽和第二沟槽之间相互连通，且沿垂直于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第一尺寸，所述第二沟槽具有第二尺寸，所述第一尺寸大于所述第二尺寸，沿平行于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第三尺寸，所述第三尺寸大于所述第二尺寸；位于所述沟槽结构内的沟槽填充结构，且所述沟槽填充结构填充满第二沟槽。
可选的，所述第一沟槽在平行于基底表面的图形包括：圆形、长方形、正方形和椭圆形等图形中的一种或者几种。
可选的，所述第一尺寸为所述第二尺寸的2倍以上；所述第三尺寸为所述第二尺寸的2倍以上。
可选的，所述第一尺寸的范围为600纳米～700纳米；所述第二尺寸的范围为160纳米～200纳米；所述第三尺寸的范围为600纳米～700纳米。
相应的，本发明还提供一种半导体结构，所述半导体结构包括由上述方法制备的沟槽填充结构或上述的沟槽填充结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的沟槽填充结构的制备方法中，当在所述沟槽结构内沉积填充材料时，具有较小的第二尺寸的第二沟槽顶部会提前闭合，从而在沟槽填充结构内形成空洞。由于所述第一沟槽具有第一尺寸和第三尺寸，且所述第一尺寸大于第二尺寸，第三尺寸大于第二尺寸，因此所述第二沟槽顶部已闭合时，第一沟槽顶部未闭合，且尺寸仍较大。通过在所述第一沟槽内继续沉积填充材料，由于所述第一沟槽和第二沟槽相邻且相互连通，即：第一沟槽和第二沟槽内的空洞相互连通，从而填充材料可以继续横向填充于第二沟槽内，避免了最终形成的沟槽填充结构中具有空洞，使形成的沟槽填充结构的可靠性较好。同时，所述方法容易操作，降低了工艺难度，从而降低了制备成本。
附图说明
图1至图4是一种沟槽填充结构的制备方法各步骤的结构示意图；
图5至图14是本发明一实施例的沟槽填充结构的制备方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，沟槽填充结构的可靠性较差。
请参考图1和图2，图1是图2中Y1方向上的俯视图，图2是图1沿X-X1方向上的结构示意图，提供基底100，在所述基底100内形成沟槽101。
请参考图3和图4，图3是图4中Y2方向上的俯视图，图4是图3沿X2-X3方向上的结构示意图，在所述沟槽101内沉积填充材料，形成沟槽填充结构102。
由于沟槽101的深宽比较大，在所述沟槽101内沉积填充材料时，容易在沟槽101的顶部提前闭合，从而在形成的沟槽填充结构102内产生空洞103。这些空洞103的出现会对器件的后续可靠性产生影响。例如，若后续形成导电结构，在沟槽填充结构表面形成介质层，通过刻蚀工艺在介质层内形成开口时，沟槽填充结构102中的空洞103容易被刻蚀开，则后续在开口内填充导电材料时，导致空洞103也易填充导电材料，则所述沟槽填充结构容易产生放电，对机台和晶圆造成不利影响，并对器件的后续可靠性产生影响。
为了解决以上问题，本发明的技术方案提供了一种沟槽填充结构的制备方法，包括：所述沟槽结构包括相互连通的若干个第一沟槽和若干个第二沟槽，所述第一沟槽和第二沟槽交叉相邻；在所述沟槽结构内沉积填充材料，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成沟槽填充结构。所述方法避免了沟槽填充结构中产生空洞。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明一实施例的沟槽填充结构的制备方法各步骤的结构示意图。
请参考图5，提供基底200。
所述基底200的材料可以为单晶硅、多晶硅或非晶硅。所述基底200的材料也可以为锗、锗化硅、砷化镓等半导体材料。所述基底的材料还可以为氧化硅、氮化硅、氮氧化硅等绝缘体材料。
在本实施例中，所述基底200的材料为单晶硅。
请参考图6至图8，图6是图7中Z1方向上和图8中Z2方向上的俯视图，图7是沿图6中A-A1线的结构示意图，图8是沿图6中B-B1线的结构示意图，在所述基底200内形成沟槽结构210，所述沟槽结构210包括若干个第一沟槽211，相邻第一沟槽211之间有第二沟槽212，相邻第一沟槽211和第二沟槽212之间相互连通，且沿垂直于第一沟槽211和第二沟槽212排列方向上，所述第一沟槽211具有第一尺寸d1，所述第二沟槽212具有第二尺寸d2，所述第一尺寸d1大于第二尺寸d2，沿平行于第一沟槽和第二沟槽排列方向上，所述第一沟槽211具有第三尺寸d3，所述第三尺寸d3大于第二尺寸d2。
所述沟槽结构210的形成方法包括：在所述基底200表面形成图形化的光胶层(图中未示出)，所述光胶层定义出第一沟槽和第二沟槽的位置和形状；以所述图形化的光胶层为掩膜，刻蚀所述基底200，在所述基底200内形成沟槽结构210。
刻蚀所述基底200的工艺包括湿法刻蚀或者干法刻蚀中的一种或者两种组合。
在本实施例中，刻蚀所述基底200的工艺为各向异性的干法刻蚀工艺。所述干法刻蚀工艺的参数包括：采用的气体包括C4H6、O2、SiH2Cl2和NH3，所述气体的流量为360标准毫升/分钟～1200标准毫升/分钟，温度为100摄氏度～180摄氏度，压强为5毫托～20毫托，循环次数为6次～300次。
所述第一沟槽211在平行于基底200表面的形状包括：圆形、长方形、正方形和椭圆形等图形中的一种或者几种。
在本实施例中，若干个所述第一沟槽211的形状相同，且均为圆形。
在一实施例中，若干个所述第一沟槽211的形状不同，圆形和正方形相隔排列。
所述第一尺寸d1大于第二尺寸d2。
所述第一尺寸d1为第二尺寸d2的2倍以上。
所述第三尺寸d3为第二尺寸d2的2倍以上。
当后续工艺中在所述沟槽结构210内沉积填充材料时，具有较小的第二尺寸d2的第二沟槽212顶部会提前闭合，从而在沟槽填充结构内形成空洞。由于所述第一尺寸d1大于第二尺寸d2，所述第三尺寸d3大于第二尺寸d2。所述第二沟槽212顶部已闭合时，第一沟槽211顶部未闭合，且尺寸仍较大。
在本实施例中，所述第一尺寸d1的范围为600纳米～700纳米；所述第二尺寸d2的范围为120纳米～200纳米。
选择所述第一尺寸d1范围的意义在于：若所述第一尺寸d1小于600纳米，则当第二沟槽212顶部闭合且产生空洞时，部分被填充的所述第一沟槽211的尺寸较小，不利于通过沉积工艺继续在第一沟槽211内填充且横向填充与所述第一沟槽211相互连通的第二沟槽212，进而无法避免在沟槽填充结构中存在有空洞，形成的沟槽填充结构的可靠性较差；若所述第一尺寸d1大于700纳米，则在所述第一沟槽211内沉积填充材料时，会增加形成沟槽填充结构的成本和时间。
在本实施例中，后续在形成沟槽结构之后，在所述沟槽结构内沉积填充材料，直至所述第二沟槽212被完全填充满，在所述沟槽结构内形成沟槽填充结构。后续结合图9至图14对所述沟槽填充结构的形成过程进行说明。
请参考图9至图11，图9是图10中Z3方向上和图11中Z4方向上的俯视图，图10是沿图9中C-C1线的结构示意图，图8是沿图6中D-D1线的结构示意图，采用第一沉积工艺，在所述第一沟槽211和第二沟槽212(图6中所示)内沉积第一填充材料，直至第二沟槽212的顶部闭合，所述第二沟槽212内具有空洞204，形成初始填充结构220。
所述第一填充材料包括：氧化硅、氮化硅或者碳氮化硅。
在本实施例中，所述第一填充材料为氧化硅。
所述第一沉积工艺包括：原子层沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺。
在本实施例中，所述第一沉积工艺为原子层沉积工艺。所述原子层沉积工艺的参数包括：采用的气体包括SiH4和O3，所述气体的流量为200标准毫升/分钟～1000标准毫升/分钟，温度为300摄氏度～500摄氏度，压强为2毫托～8毫托，循环次数为1200次～2000次。
由于第二沟槽212的深宽比较大，在所述第一沟槽211和第二沟槽212内沉积第一填充材料时，第二沟槽212的顶部容易提前闭合，从而在第二沟槽212内形成的初始填充结构220内会产生空洞204。
请参考图12至图14，图12是图13中Z5方向上和图14中Z6方向上的俯视图，图13是沿图12中E-E1线的结构示意图，图14是沿图12中F-F1线的结构示意图，采用第二沉积工艺，在所述第一沟槽211内沉积第二填充材料，通过第一沟槽211横向填充第二沟槽212内的空洞204(图11中所示)，直至所述第二沟槽212被完全填充满，在所述沟槽结构210内形成沟槽填充结构230。
所述第二填充材料包括：氧化硅、氮化硅或者碳氮化硅。
在本实施例中，所述第二填充材料为氧化硅。
由于所述第一沟槽211具有第一尺寸d1和第三尺寸d3，且所述第一尺寸d1大于第二尺寸d2，第三尺寸d3大于第二尺寸d2，因此所述第二沟槽212顶部已闭合时，第一沟槽顶部未闭合，且尺寸仍较大。通过在所述第一沟槽211内继续沉积第二填充材料，由于所述第一沟槽211和第二沟槽212相邻且相互连通，即：第一沟槽211和第二沟槽212内的空洞204相互连通，从而第二填充材料可以继续横向填充于第二沟槽212内的空洞204，避免了最终形成的沟槽填充结构230中具有空洞，进而使形成的沟槽填充结构的可靠性较好。
所述第二沉积工艺和第一沉积工艺相同或者不同。
所述第二沉积工艺包括：原子层沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺。
在本实施例中，所述第二沉积工艺为流体化学气相沉积工艺。所述流体化学气相沉积工艺，有利于所述第二填充材料充分横向填充于与第一沟槽212相邻且相互连通的第二沟槽212，进而填充于第二沟槽212内的空洞204，使形成的沟槽填充结构的可靠性较好。
所述方法容易操作，降低了工艺难度，从而降低了制备成本。
相应的，本发明还提供一种沟槽填充结构，请参考图14，包括：
基底200；
位于基底内的沟槽结构210，所述沟槽结构包括所述沟槽结构210包括若干个第一沟槽211，相邻第一沟槽211之间有第二沟槽212，相邻第一沟槽211和第二沟槽212之间相互连通，且沿垂直于第一沟槽211和第二沟槽212排列方向上，所述第一沟槽211具有第一尺寸d1，所述第二沟槽212具有第二尺寸d2，所述第一尺寸d1大于第二尺寸d2，沿平行于第一沟槽211和第二沟槽212排列方向上，所述第一沟槽211具有第三尺寸d3，所述第三尺寸d3大于第二尺寸d2；
位于所述沟槽结构210内的沟槽填充结构230，且所述沟槽填充结构230填充满第二沟槽212。
所述第一沟槽211在平行于基底200表面的图形包括：圆形、长方形、正方形和椭圆形等图形中的一种或者几种。
所述第一尺寸d1为第二尺寸d2的2倍以上；所述第三尺寸d3为第二尺寸d2的2倍以上。
所述第一尺寸d1的范围为600纳米～700纳米；所述第二尺寸d2的范围为160纳米～200纳米；所述第三尺寸d3的范围为600纳米～700纳米。
所述沟槽填充结构230中不存在空洞，所述沟槽填充结构230的可靠性较好。
相应的，本发明还提供一种半导体结构，所述半导体结构包括由上述方法制备的沟槽填充结构或上述的沟槽填充结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种沟槽填充结构的制备方法，其特征在于，包括：
提供基底；
在所述基底内形成沟槽结构，所述沟槽结构包括若干个第一沟槽，相邻第一沟槽之间有第二沟槽，相邻第一沟槽和第二沟槽之间相互连通，且沿垂直于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第一尺寸，所述第二沟槽具有第二尺寸，所述第一尺寸大于所述第二尺寸，沿平行于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第三尺寸，所述第三尺寸大于所述第二尺寸；
在所述沟槽结构内沉积填充材料，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成沟槽填充结构；
所述沟槽填充结构的形成方法包括：采用第一沉积工艺，在所述第一沟槽和所述第二沟槽内沉积第一填充材料，直至所述第二沟槽的顶部闭合，所述第二沟槽内具有空洞，形成初始填充结构；采用第二沉积工艺，在所述第一沟槽内沉积第二填充材料，通过所述第一沟槽横向填充所述第二沟槽内的空洞，直至所述第二沟槽被完全填充满，在所述沟槽结构内形成所述沟槽填充结构。
2.如权利要求1所述的沟槽填充结构的制备方法，其特征在于，所述第一沟槽在平行于基底表面的图形包括：圆形、长方形、正方形和椭圆形中的一种或者几种。
3.如权利要求1所述的沟槽填充结构的制备方法，其特征在于，所述第一尺寸为第二尺寸的2倍以上；所述第三尺寸为第二尺寸的2倍以上。
4.如权利要求3所述的沟槽填充结构的制备方法，其特征在于，所述第一尺寸的范围为600纳米～700纳米；所述第二尺寸的范围为160纳米～200纳米；所述第三尺寸的范围为600纳米～700纳米。
5.如权利要求1所述的沟槽填充结构的制备方法，其特征在于，所述沟槽结构的形成方法包括：在所述基底表面形成图形化的光胶层，所述光胶层定义出所述第一沟槽和所述第二沟槽的位置和形状；以所述图形化的光胶层为掩膜，刻蚀所述基底，在所述基底内形成所述沟槽结构。
6.如权利要求1所述的沟槽填充结构的制备方法，其特征在于，所述第一沉积工艺和第二沉积工艺相同或者不同；所述第一沉积工艺包括：原子层沉积工艺、物理气相沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺；所述第二沉积工艺包括：物理气相沉积工艺、等离子体增强化学气相沉积工艺、流体化学气相沉积工艺或者高深宽比化学气相沉积工艺。
7.一种沟槽填充结构，其特征在于，采用如权利要求1-6任意一项所述的方法制备，包括：
基底；
位于基底内的沟槽结构，所述沟槽结构包括若干个第一沟槽，相邻第一沟槽之间有第二沟槽，相邻第一沟槽和第二沟槽之间相互连通，且沿垂直于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第一尺寸，所述第二沟槽具有第二尺寸，所述第一尺寸大于所述第二尺寸，沿平行于所述第一沟槽和所述第二沟槽排列方向上，所述第一沟槽具有第三尺寸，所述第三尺寸大于所述第二尺寸；
位于所述沟槽结构内的沟槽填充结构，且所述沟槽填充结构填充满第二沟槽。
8.如权利要求7所述的沟槽填充结构，其特征在于，所述第一沟槽在平行于基底表面的图形包括：圆形、长方形、正方形和椭圆形中的一种或者几种。
9.如权利要求7所述的沟槽填充结构，其特征在于，所述第一尺寸为所述第二尺寸的2倍以上；所述第三尺寸为所述第二尺寸的2倍以上。
10.如权利要求9所述的沟槽填充结构，其特征在于，所述第一尺寸的范围为600纳米～700纳米；所述第二尺寸的范围为160纳米～200纳米；所述第三尺寸的范围为600纳米～700纳米。
11.一种半导体结构，其特征在于，所述半导体结构包括由权利要求1-6任意一项所述方法制备的沟槽填充结构或权利要求7-10任意一项所述的沟槽填充结构。
CN201811195965.5A 2018-10-15 2018-10-15 沟槽填充结构及其制备方法 Active CN109326558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811195965.5A CN109326558B (zh) 2018-10-15 2018-10-15 沟槽填充结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811195965.5A CN109326558B (zh) 2018-10-15 2018-10-15 沟槽填充结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109326558A CN109326558A (zh) 2019-02-12
CN109326558B true CN109326558B (zh) 2020-09-29

Family

ID=65262602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811195965.5A Active CN109326558B (zh) 2018-10-15 2018-10-15 沟槽填充结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109326558B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164686B (zh) * 2020-08-26 2023-07-11 日月光半导体制造股份有限公司 半导体基板、半导体封装结构及形成半导体器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697274A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 素子分離方法
US7759731B2 (en) * 2006-08-28 2010-07-20 Advanced Analogic Technologies, Inc. Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same
CN101740468B (zh) * 2008-11-25 2011-12-14 上海华虹Nec电子有限公司 深沟槽二次刻蚀接触孔及刻蚀方法
CN106558532B (zh) * 2015-09-25 2020-01-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
CN109326558A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US9478462B1 (en) SAV using selective SAQP/SADP
TWI735150B (zh) 三維記憶體元件及其製作方法
CN109841679A (zh) 半导体结构切割方法以及由此形成的结构
CN105448841B (zh) 半导体结构的形成方法
CN103400800B (zh) Bosch刻蚀方法
US10084097B2 (en) Flash memory structure
KR101959637B1 (ko) 반도체 제조에서 컨택 깊이 변화를 저감시키는 방법
CN109786219A (zh) 半导体装置的制作方法
CN103094095A (zh) 制造半导体器件的方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
CN109326558B (zh) 沟槽填充结构及其制备方法
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
US8071439B2 (en) Method for manufacturing semiconductor device
US20130037961A1 (en) Semiconductor device and method for fabricating the same
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
US9805934B2 (en) Formation of contact/via hole with self-alignment
US11557480B2 (en) Semiconductor structure and fabrication method thereof
US10593550B2 (en) Method for manufacturing semiconductor structure
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN113257737A (zh) 半导体结构及其制作方法
US7994065B2 (en) Method for fabricating semiconductor device
CN104733377B (zh) 实现沟槽场效应晶体管源极接触槽自对准结构的方法
US9349635B2 (en) Integrated circuits and methods of forming the same with multi-level electrical connection
CN111128872B (zh) 一种接触孔及其制作方法
US20240087950A1 (en) Wet etch process and methods to form air gaps between metal interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant