CN109308034A - 开闭检测装置及机床 - Google Patents

Abstract

本发明涉及能够在短时间内检测出开关为开或为闭的开闭检测装置以及具有该开闭检测装置的机床。开闭检测装置具有：输出端子，其输出信号；输入端子，其借助开关与输出端子相连接；检测部，其能够基于来自输入端子的输入信号，来检测开关的开闭；及存储部，其存储有与开关相对应的识别码。输出端子输出表示识别码的信号，在输入信号所表示的输入码与识别码一致时，检测部检测出开关为闭，在输入信号所表示的输入码与识别码不一致时，检测部检测出开关为开。

Description

开闭检测装置及机床

技术领域

本发明涉及用于检测开关的开闭的开闭检测装置以及具有该开闭检测装置的机床。

背景技术

日本特许公开公报第2012－124006号公开了一种用于检测开关的开闭的开闭检测装置。开闭检测装置具有借助开关连接起来的输出端子和输入端子。开闭检测装置具有能够抑制开关的振荡(日文：チャタリング)的影响的结构。例如，预先设定表示开关的开或闭的次数，在输入了该次数的表示开关的开或闭的信号后，开闭检测装置检测出开关为开或为闭。考虑到因开关老化会使振荡时间变长，于是，开闭检测装置在经过规定时间之后，增加上述次数。

由于上述次数增加，因此，对开闭检测装置而言，到检测出开关为开或为闭为止需要较长时间。

发明内容

发明要解决的问题

本发明的目的在于，提供能够在短时间内检测出开关为开或为闭的开闭检测装置以及具有该开闭检测装置的机床。

技术方案1的开闭检测装置具有：输出端子，其输出信号；输入端子，其借助开关与所述输出端子相连接；及检测部，其能够基于来自所述输入端子的输入信号，来检测开关的开闭，在该开闭检测装置中，该开闭检测装置具有存储部，该存储部存储有与所述开关相对应的识别码，所述输出端子输出表示所述识别码的信号，在所述输入信号所表示的输入码与所述识别码一致时，所述检测部检测出所述开关为闭，在所述输入信号所表示的输入码与所述识别码不一致时，所述检测部检测出所述开关为开。

检测部基于与开关相对应的识别码和输入码是否一致，来检测开关的开闭。发生振荡时，识别码与输入码不一致，检测部检测出开关为开。振荡收敛后，识别码与输入码一致，检测部立即检测出开关为闭。开闭检测装置能够在振荡收敛之后立即检测出开关为闭。识别码的长度恒定，判定识别码与输入码是否一致所需要的时间不长。因此，开闭检测装置能够在短时间内检测出开关为开或为闭。

技术方案2的开闭检测装置具有多个所述输出端子和多个所述输入端子，多个所述输出端子和多个所述输入端子借助多个所述开关分别相对应地连接，所述存储部存储有多个固有的所述识别码，该多个固有的所述识别码分别与各开关相对应，所述检测部并行执行多个所述识别码中的各个识别码与多个所述输入码中的各个输入码的比较。

多个输出端子和多个输入端子与多个开关分别相对应地连接。检测部针对各开关并行执行多个固有的识别码中的各个识别码与来自各输入端子的多个输入码中的各个输入码的比较。因此，与依次对多个识别码和来自各输入端子的多个输入码进行比较的情况相比，检测部能够在短时间内检测出开关的开闭。

技术方案3的开闭检测装置中，所述识别码由二进制数构成，该开闭检测装置具有输入寄存器，该输入寄存器具有多位，用于储存所述输入码，所述检测部通过对所述识别码和所述输入寄存器中储存的输入码进行比较，来检测所述开关的开闭。

由于是对为二进制数的识别码和输入码进行比较，因此，检测部能够在短时间内判定出识别码与输入码是否一致。

技术方案4的开闭检测装置具有第二输入寄存器，该第二输入寄存器具有多位，在所述开关关闭时，能基于第一采样周期，将所述输入码储存至所述输入寄存器，在所述开关关闭时，能基于周期与第一采样周期相同但相位与第一采样周期不同的第二采样周期，将所述输入码储存至所述第二输入寄存器，该开闭检测装置通过以少于所述识别码的所有位数的、连续的规定位数，对所述第二输入寄存器中储存的输入码与预先定好的、表示所述开关的开或闭的码是否一致进行判定，来检测所述开关的开闭。

开闭检测装置能够以少于识别码的所有位数的、连续的规定位数，来对第二输入寄存器中储存的输入码与预先定好的、表示开关的开或闭的码是否一致进行判定。因此，与基于第一采样周期，对识别码与输入寄存器中储存的输入码是否一致进行判定的情况相比，检测部能够以规定的可靠性在短时间内检测出开关的开闭。

技术方案5的机床具有：开关，在安全状态下，该开关的触点为开，在其他状态下，该开关的触点为闭；及上述开闭检测装置，其用于检测该开关的开闭。

技术方案5能够获得与技术方案1同样的作用效果。

附图说明

图1是示意性地表示实施方式1的开闭检测装置的框图。

图2是说明从输出寄存器输出码以及向输入寄存器输入码的说明图。

图3是表示判定周期、识别码、开关的开闭、输入信号、第一采样周期和输入码的时序图。

图4是说明用于检测开关的开闭的开闭检测处理的流程图。

图5是示意性地表示实施方式2的开闭检测装置的框图。

图6是示意性地表示输出寄存器和输入寄存器的框图。

图7是示意性地表示误将第一开关连接于第二输入端子时的开闭检测装置的框图。

图8是表示误将第一开关连接于第二输入端子时的开闭检测装置的、第一输出端子、第一输入端子、第二输出端子、第二输入端子的信号波形的一例的图。

图9是示意性地表示实施方式3的开闭检测装置的框图。

图10是表示判定周期、识别码、开关的开闭、输入信号、第一采样周期、第二采样周期、第二输入码、输入码和开闭信号的时序图。

图11是说明用于检测开关的开闭的开闭检测处理的流程图。

图12是说明用于检测开关的开闭的第二开闭检测处理的流程图。

具体实施方式

实施方式1

开闭检测装置具有：基板20、安装于该基板20的FPGA1以及将基板20和开关14连接起来的连接器13。FPGA1具有输出端子7、输入端子8、输出寄存器2、输入寄存器3、存储部4、计时器5、检测部6和发送端子9。输出端子7借助与之在物理上绝缘的信号转换器10和FET11连接在开关14的一端部。输入端子8借助与之在物理上绝缘的信号转换器15和放大器16连接在开关14的另一端部。信号转换器10、信号转换器15例如为具有光电耦合器的光隔离器、具有变压器线圈的变压器隔离或具有电容器的电容性隔离。信号转换器10、信号转换器15能够使在高电压下进行工作的开关14侧区域与在低电压下进行工作的FPGA1侧区域相互绝缘。

输出端子7与FET11的栅极11a相连接。在FET11的漏极11b连接有电源12。FET11的源极11c借助连接器13连接在开关14的一端部。开关14的另一端部借助连接器13和信号转换器15连接在放大器16的输入侧。放大器16的输出侧与输入端子8相连接。

输出寄存器2和输入寄存器3分别能够储存8位码。也可以是，输出寄存器2和输入寄存器3能够储存8位以外位数的码。存储部4存储有与开关14相对应的固有的识别码。计时器5用于测量判定周期和采样周期。检测部6基于识别码和输入寄存器3中储存的输入码来检测开关14的开闭。

FPGA1将存储部4中存储的识别码设定于输出寄存器2。如图2中的箭头所示，输出寄存器2自输出端子7从左开始依次逐位地输出识别码，FPGA1使输出寄存器2逐个地向左移。输入寄存器3自输入端子8从右开始依次逐位地输入码，FPGA1使输入寄存器3逐个地向左移。

从输出寄存器2输出的识别码借助信号转换器10输入FET11的栅极11a，由源极11c输出表示识别码的信号。在开关14为闭时，表示识别码的信号借助信号转换器15和放大器16被输入到输入端子8。由输入寄存器3储存被输入到输入端子8的信号即输入码。在开关14为开的状态下，识别码没有被输入到输入端子8。

在误将不同于输出寄存器2或FET11等的结构连接于输出端子7时，例如，在将其他电路的电源连接于输出端子7时，或在发生断路时，无论开关14为开还是闭，识别码都没有被输入到输入端子8。即，呈与开关14为开时的状态相同的状态。

图3中，最上层所示的判定周期中，相邻的两个脉冲之间T1～T3表示判定周期。识别码即输出信号呈波形，识别码中，上侧表示为1，下侧表示为0。开关14的开闭中，上侧表示开关为闭，下侧表示开关为开。针对开关14的开闭，用虚线表示发生振荡的部分。输入信号中，上侧表示为1，下侧表示为0。t1～t8表示输入信号的采样时间点，相邻的时间点之间表示第一采样周期。第一采样周期是能够储存识别码1和0这两者的周期。各判定周期T1～T3均包含采样时间点t1～t8在内。输入码中，上侧表示为1，下侧表示为0。

如图4所示，FPGA1将存储部4中存储的8位识别码例如“10101100”储存至输出寄存器2(S1)，将输入寄存器3清空(S2)。FPGA1参照计时器5，从上一输入信号的采样时间点开始在经过采样周期之前一直待机(S3：否)。在上一采样时间点为t1的情况下，FPGA1在采样时间点t2之前一直待机，在上一采样时间点为t8的情况下，FPGA1在下一判定周期的采样时间点t1之前一直待机。在经过了采样周期时(S3：是)，FPGA1从输出寄存器2输出1位信号(S4)，将1位输入信号储存至输入寄存器3(S5)。

FPGA1对是否经过了判定周期进行判定(S6)。在FPGA1判定为未经过判定周期时(S6：否)，FPGA1将输出寄存器2向左移1位(S7)，将输入寄存器3向左移1位(参照S8和图2)，使处理返回S3。

在FPGA1判定为经过了判定周期时(S6：是)，检测部6对输入寄存器3中储存的输入码与存储部4中存储的识别码是否一致进行判定(S9)。在经过了判定周期时，输入寄存器3在各采样时间点t1～t8分别储存1位输入信号，从而储存8位输入码。

在检测部6判定为输入码与识别码一致时(S9：是)，检测部6检测出开关14为闭，从发送端子9向外部装置发送表示开关14为闭的信号(S10)，使处理返回S3。在检测部6判定为输入码与识别码不一致时(S9：否)，检测部6检测出开关14为开，从发送端子9向外部装置发送表示开关14为开的信号(S11)，使处理返回S3。在进行了错误的布线时，例如，在误将其他电路的电源连接于输出端子7时，或在发生断路时，识别码没有被输入到输入端子8，输入码与识别码不一致(S9：否)。在该情况下，检测部6也检测出开关14为开，从发送端子9向外部装置发送表示开关14为开的信号(S11)。表示开关14为开的信号包含被视为开关14为开的信号。

判定周期T1中，开关14打开。判定周期T1中的各采样时间点t1～t8所对应的输入信号为0。输入寄存器3中为8位输入码“00000000”，这与识别码“10101100”不一致。检测部6检测出开关14为开。

判定周期T2中，开关14关闭，但发生振荡。FPGA1在判定周期T2中的各采样时间点t1～t8对输入信号进行采样，输入寄存器3储存8位输入码“00101000”。输入码与识别码“10101100”不一致。检测部6检测出开关14为开。在开关14关闭，但发生振荡时，检测部6检测出开关14为开。判定周期大于发生振荡的时间。

判定周期T3中，开关14关闭，且未发生振荡。FPGA1在判定周期T3中的各采样时间点t1～t8对输入信号进行采样，输入寄存器3储存8位输入码“10101100”。输入码与识别码一致，检测部6检测出开关14为闭。

检测部6基于与开关14相对应的识别码和输入码是否一致，来检测开关14的开闭。在发生振荡的情况下，识别码与输入码不一致，检测部6检测出开关14为开。在振荡收敛之后，识别码与输入码一致，检测部6立即检测出开关14为闭。开闭检测装置能够在振荡收敛之后立即检测出开关14为闭。识别码的长度恒定，判定识别码和输入码是否一致所需要的时间不长。开闭检测装置也无需使用低通滤波器。因此，开闭检测装置能够在短时间内检测出开关14为开或为闭。即使在发生布线错误或断路的情况下，也会视为开关14为开，因此，能够提高安全性。

由于是对为二进制数的识别码和输入码进行比较，因此，检测部6能够在短时间内判定出识别码与输入码是否一致。由于无需使用低通滤波器，因此，无需考虑低通滤波器的时间常数。与单是通过从输出端子7输出脉冲信号，再将输出的脉冲信号输入到输入端子8，来检测开关14的开闭的情况相比，本实施方式使用识别码，因此，判定的可靠性较高。

实施方式2

如图5所示，FPGA1具有第一输出端子7(1)～第n输出端子7(n)和第一输入端子8(1)～第n输入端子8(n)。第一输出端子7(1)～第n输出端子7(n)和第一输入端子8(1)～第n输入端子8(n)与第一开关14(1)～第n开关14(n)分别相对应地连接。即，第一输出端子7(1)和第一输入端子8(1)与第一开关14(1)相连接。同样地，第n输出端子7(n)和第n输入端子8(n)与第n开关14(n)相连接。图5中省略了对信号转换器10、信号转换器15、FET11、电源12和放大器16的图示。

存储部4分别针对各第一开关14(1)～第n开关14(n)共存储有n个固有的识别码。在识别码为8位的情况下，存储部4最多能够存储256个固有的识别码。

如图6所示，输出寄存器2具有与第一开关14(1)～第n开关14(n)相对应的第一输出寄存部2(1)～第n输出寄存部2(n)，输入寄存器3具有与第一开关14(1)～第n开关14(n)相对应的第一输入寄存部3(1)～第n输入寄存部3(n)。FPGA1针对各第一开关14(1)～第n开关14(n)并行执行上述开闭检测处理。即，检测部6并行执行n个识别码中的各个识别码与分别在第一输入寄存部3(1)～第n输入寄存部3(n)中储存的输入码的比较。

在单是通过依次从第一输出端子7(1)～第n输出端子7(n)输出脉冲信号，再将输出的各脉冲信号依次输入第一输入端子8(1)～第n输入端子8(n)，来检测第一开关14(1)～第n开关14(n)这些所有开关的开闭的情况下，在脉冲信号的输出时间点与下一脉冲信号的输出时间点之间产生等待时间。等待时间不断累积，因此，至开闭检测处理结束为止需要较长时间。实施方式2的检测部6并行执行n个识别码与分别在第一输入寄存部3(1)～第n输入寄存部3(n)中储存的输入码的比较，因此，与依次检测各开关的开闭的情况相比，能够在短时间内检测出第一开关14(1)～第n开关14(n)的开闭。

如图7所示，在误将第一开关14(1)连接于第二输入端子8(2)的情况下，如图8所示，第一输出端子7(1)的输出信号没有被输入到第一输入端子8(1)，而是被输入到第二输入端子8(2)。因此，输入到第一输入端子8(1)的输入码与同第一开关14(1)相对应的识别码不一致，换言之，与第一输出端子7(1)的输出信号不一致。输入到第二输入端子8(2)的输入码与同第二开关14(2)相对应的识别码不一致，换言之，与第二输出端子7(2)的输出信号不一致。通过比较出输入码不一致的各输入信号，使用者能够确定连接有误的端子。

实施方式3

图9所示的实施方式3的开闭检测装置的结构中，针对与实施方式1或实施方式2同样的结构标注相同的附图标记，并省略对其详细的说明。开闭检测装置具有第二输入寄存器30和第二发送端子19。FPGA1基于第一采样周期，将输入码储存至能够储存识别码1和0中这两者的输入寄存器3。FPGA1基于第二采样周期，将输入码储存至能够储存识别码1和0中的任一者的第二输入寄存器30。第二采样周期与第一采样周期两者频率相同，但相位不同。下面，将第二输入寄存器30中储存的输入码称为第二输入码。

图10是表示判定周期、识别码、开关14的开闭、输入信号、第一采样周期、第二采样周期、第二输入码、输入码和开闭信号的时序图。如图10所示，k1～k8表示对输入信号进行采样的时间点，最上层所示的判定周期中，相邻的两个脉冲之间T1～T3表示判定周期。各判定周期T1～T3均包含采样时间点k1～k8在内。第二输入码中，上侧表示为1，下侧表示为0。开闭信号表示的是：基于第二开闭检测处理，由第二发送端子19所发送的开信号或闭信号。

FPGA1在采样时间点k1～k8对输入信号进行采样，将输入信号储存至第二输入寄存器30。如图10所示，在开关14关闭的情况下，例如，在判定周期T3中的采样时间点k1～k8，FPGA1仅能够将识别码1储存至第二输入寄存器30，无法将识别码0储存至第二输入寄存器30。即，输出端子7以在采样时间点k1～k8成为1那样的波形输出输出信号即识别码。输出信号的波形在采样时间点k1～k8中变为0时，发生振荡。

图11是说明用于检测开关14的开闭的开闭检测处理的流程图。FPGA1将存储部4中存储的8位识别码例如“10101100”储存至输出寄存器2(S21)，将输入寄存器3清空(S22)。FPGA1参照计时器5，从上一输入信号的采样时间点开始在经过采样周期之前一直待机(S23：否)。在经过了采样周期时(S23：是)，FPGA1从输出寄存器2输出1位信号(S24)，将1位输入信号储存至输入寄存器3(S25)。

FPGA1参照计时器5，从上一输入信号的第二采样时间点开始在经过下一第二采样周期之前一直待机(S26：否)。在经过了第二采样周期时(S26：是)，FPGA1将1位输入信号储存至第二输入寄存器30(S27)。第二输入寄存器30与输入寄存器3同样储存8位码，且第二输入寄存器30每次在储存1位输入信号即输入码时，都向左移1位(参照图2)。也可以是，第二输入寄存器30储存8位以外位数的码。

FPGA1对是否经过了判定周期进行判定(S28)。在FPGA1判定为未经过判定周期时(S28：否)，FPGA1使输出寄存器2向左移1位(S29)，使输入寄存器3中向左移1位(参照S30和图2)，使处理返回S23。

在FPGA1判定为经过了判定周期时(S28：是)，检测部6对输入寄存器3中储存的输入码与存储部4中存储的识别码是否一致进行判定(S31)。在经过了判定周期时，输入寄存器3在各采样时间点t1～t8分别储存1位输入信号，从而储存8位输入码。

在检测部6判定为输入码与识别码一致时(S31：是)，检测部6检测出开关14为闭，从发送端子9向外部装置发送表示开关14为闭的信号(S32)，使处理返回S23。在检测部6判定为输入码与识别码不一致时(S31：否)，检测部6检测出开关14为开，从发送端子9向外部装置发送表示开关14为开的信号(S33)，使处理返回S23。

图12是说明用于检测开关14的开闭的第二开闭检测处理的流程图。FPGA1以不同于开闭检测处理的处理方式执行第二开闭检测处理。FPGA1的检测部6读入第二输入寄存器30(S41)，对右侧4位即后4位是否为1111进行判定(S42)。在上述S27中，FPGA1将输入信号储存至第二输入寄存器30。在检测部6判定为后4位为1111时(S42：是)，检测部6从第二发送端子19向外部装置发送表示开关14为闭的信号(S43)，使处理返回S41。

在检测部6判定为后4位不为1111时(S42：否)，检测部6对后4位是否为0000进行判定(S44)。在检测部6判定为后4位为0000时(S44：是)，检测部6从第二发送端子19向外部装置发送表示开关14为开的信号(S45)，使处理返回S41。在检测部6判定为后4位不为0000时(S44：否)，检测部6使处理返回S41。

判定周期T1中，开关14打开。判定周期T1中的各采样时间点k1～k8所对应的输入信号全都为0。在检测部6判定为第二输入寄存器30中的后4位第二输入码为“0000”时(S44：是)，检测部6检测出开关14为开(S45)。

判定周期T2中，开关14关闭，但发生振荡。FPGA1在判定周期T2中的各采样时间点k1～k8对输入信号进行采样，将第二输入码储存至第二输入寄存器30。第二输入码在采样时间点k1～k4为“0010”，含0和1(S42：否，S44：否)。第二输入码在采样时间点k5～k8为“1111”(S42：是)。在判定周期T2中的采样时间点k8，第二输入寄存器30中的后4位储存为“1111”，检测部6检测出开关14为闭(S43)。

在开关14关闭，但发生振荡的期间里，检测部6未检测出开关14的开闭。在振荡收敛的时间点以后，检测部6检测出开关14为闭。检测部6能够在判定周期T2的期间里多次对开关14的开闭进行判断，因此，与在经过了判定周期之后再进行判断的情况相比，检测部6能够提前检测出开关14的开闭。

判定周期T3中，开关14关闭，且未发生振荡。FPGA1在判定周期T3中的各采样时间点k1～k8对输入信号进行采样，将第二输入码“1111”储存至第二输入寄存器30中的后4位(S42：是)。检测部6检测出开关14为闭(S43)。

在第二开闭检测处理时，基于第二输入寄存器30中的后4位来检测开关14的开闭，但也可以是，基于从后算起的3以下的位数或从后算起的5以上的位数来检测开关14的开闭。

实施方式3的开闭检测装置以少于识别码的所有位数的、连续的规定位数，来对第二输入寄存器30中储存的第二输入码与预先定好的、表示开关14的开或闭的码是否一致进行判定。因此，与基于第一采样周期，对识别码与输入寄存器3中储存的输入码是否一致进行判定的情况相比，检测部6能够以规定的可靠性在短时间内检测出开关14的开闭。

开闭检测装置设于外部设备。在开关14为开时，外部设备停止，在开关14为闭时，外部设备进行工作。出于安全考虑，对开关14为闭的检测比对开关14为开的检测更重要。对会使外部设备进行工作的、开关14为闭的检测，能够根据如下情况来可靠地进行：基于第一采样周期，识别码与输入寄存器3中储存的输入码一致时，检测出开关14为闭。

在无关外部设备的工作的情况下，例如，在控制程序报错时或报警时，理想的是，在短时间内检测出开关14的开闭。在该情况下，能够以更少的连续规定位数，基于第二采样周期对第二输入寄存器30中储存的第二输入码与预先定好的、表示开关14的开或闭的码是否一致进行判定。检测部6能够以规定的可靠性在短时间内检测出开关14的开闭。

上述开闭检测装置例如能够设于具有主轴、工件保持部、控制装置和紧急停止开关的机床。开闭检测装置用于检测紧急停止开关的开闭。在紧急停止开关关闭，并且，基于第一采样周期，识别码与输入寄存器3中储存的输入码一致，开闭检测装置检测出紧急停止开关为闭时，控制装置使主轴和工件保持部停止。控制装置发挥停止执行装置的功能。在开闭检测装置检测出紧急停止开关为开时，停止执行装置停止工作，在开闭检测装置检测出紧急停止开关为闭时，停止执行装置进行工作。

在紧急停止开关关闭，并且，第二输入寄存器30中储存的第二输入码与表示开关14为闭的码一致，开闭检测装置检测出紧急停止开关为闭时，控制装置例如在控制程序报错或报警。也可以是，开闭检测装置用于检测紧急停止开关以外的开关的开闭，例如，用于检测机床的显示部的画面切换开关的开闭，用于检测机床的限位开关的开闭，其中，该限位开关设于门，该门在将工件向工件保持部安装或将工件从工件保持部拆下时开闭。

Claims (5)

1.一种开闭检测装置，其具有：输出端子(7)，其输出信号；输入端子(8)，其借助开关(14)与所述输出端子相连接；及检测部(6)，其能够基于来自所述输入端子的输入信号，来检测开关的开闭，在该开闭检测装置中，

该开闭检测装置具有存储部(4)，该存储部存储有与所述开关相对应的识别码，

所述输出端子输出表示所述识别码的信号，

在所述输入信号所表示的输入码与所述识别码一致时，所述检测部检测出所述开关为闭，在所述输入信号所表示的输入码与所述识别码不一致时，所述检测部检测出所述开关为开。

2.根据权利要求1所述的开闭检测装置，其中，

该开闭检测装置具有多个所述输出端子和多个所述输入端子，

多个所述输出端子和多个所述输入端子借助多个所述开关分别相对应地连接，

所述存储部存储有多个固有的所述识别码，该多个固有的所述识别码分别与各开关相对应，

所述检测部并行执行多个所述识别码中的各个识别码与多个所述输入码中的各个输入码的比较。

3.根据权利要求1或2所述的开闭检测装置，其中，

所述识别码由二进制数构成，

该开闭检测装置具有输入寄存器(3)，该输入寄存器具有多位，用于储存所述输入码，

所述检测部通过对所述识别码和所述输入寄存器中储存的输入码进行比较，来检测所述开关的开闭。

4.根据权利要求3所述的开闭检测装置，其中，

该开闭检测装置具有第二输入寄存器(30)，该第二输入寄存器具有多位，

在所述开关关闭时，能基于第一采样周期，将所述输入码储存至所述输入寄存器，

在所述开关关闭时，能基于周期与第一采样周期相同但相位与第一采样周期不同的第二采样周期，将所述输入码储存至所述第二输入寄存器，

该开闭检测装置通过以少于所述识别码的所有位数的、连续的规定位数，对所述第二输入寄存器中储存的输入码与预先定好的、表示所述开关的开或闭的码是否一致进行判定，来检测所述开关的开闭。

5.一种机床，其中，

该机床具有：

开关，在安全状态下，该开关的触点为开，在其他状态下，该开关的触点为闭；及

权利要求1～4中任一项所述的开闭检测装置，其用于检测该开关的开闭。