CN109300803B - 晶片蚀刻装置 - Google Patents

晶片蚀刻装置 Download PDF

Info

Publication number
CN109300803B
CN109300803B CN201711128503.7A CN201711128503A CN109300803B CN 109300803 B CN109300803 B CN 109300803B CN 201711128503 A CN201711128503 A CN 201711128503A CN 109300803 B CN109300803 B CN 109300803B
Authority
CN
China
Prior art keywords
wafer
etching apparatus
hole
etchant
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711128503.7A
Other languages
English (en)
Other versions
CN109300803A (zh
Inventor
尹炳文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisi Co.,Ltd.
Original Assignee
Mujin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mujin Electronics Co ltd filed Critical Mujin Electronics Co ltd
Publication of CN109300803A publication Critical patent/CN109300803A/zh
Application granted granted Critical
Publication of CN109300803B publication Critical patent/CN109300803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本公开涉及一种用于蚀刻晶片的晶片蚀刻装置，该晶片蚀刻装置包括：在其内部设置蚀刻剂和晶片的浴槽；输入管，所述输入管设置有第一孔，蚀刻剂通过所述第一孔被引入到浴槽中；和排出管，所述排出管设置有第二孔，蚀刻剂通过所述第二孔从浴槽内部离开，其中输入管的第一孔和排出管的第二孔被布置成相对于晶片具有高度差。

Description

晶片蚀刻装置
技术领域
本公开总体涉及一种晶片蚀刻装置，更特别地，涉及一种能够有效地蚀刻晶片的晶片蚀刻装置。
背景技术
在这里，提供了与本公开相关的背景技术，但不一定是现有技术。
图1示出在韩国专利公开号10-2003-0056702中提出的现有技术的晶片蚀刻装置的示例性实施方式的示意图。
现有技术的晶片蚀刻装置具有化学浴槽10，其包括：填充有蚀刻剂的内部浴槽10a，其中待蚀刻的晶片浸入其中；以及形成在内部浴槽10a的外周的外部浴槽10b，供填充的蚀刻剂溢出于此。
用于使蚀刻剂在内部浴槽10a和外部浴槽10b之间连续循环的蚀刻剂循环系统(由虚线表示)与化学浴槽10的内部浴槽10a和外部浴槽10b连接。
蚀刻剂循环系统包括：蚀刻剂储罐20；泵22，用于使储存在蚀刻剂储罐20中的蚀刻剂循环；过滤器24，用于去除包含在蚀刻剂中的杂质；和换热器26，用于调节蚀刻剂的温度，其中蚀刻剂储罐20形成为通过管道连接到外部浴槽10b，换热器26形成为通过管道连接到内部浴槽10a。
此外，随着蚀刻剂朝内部浴槽10a的上侧移动，溢出到外部浴槽10b中的蚀刻剂通过化学浴槽10的内部浴槽10a的底部处的泵被移向循环管道，从而再次流入内部浴槽。
在具有这种结构的传统晶片蚀刻装置中，在多个晶片安装在单独的晶片引导件上的情况下，当晶片浸入内部浴槽10a中时，进行蚀刻。此时，在化学浴槽10中，蚀刻剂从内部浴槽10a到外部浴槽10a的连续溢出通过蚀刻剂循环系统进行。在这种状态下，浸入内部浴槽10a中的晶片的表面通过与溢出的蚀刻剂进行化学反应而被蚀刻。这里，通过供应在化学液供应喷嘴30中过滤的化学液来激活晶片与蚀刻剂之间的反应。然后，当蚀刻进行了预定时间时，将已浸入的晶片引导件从蚀刻剂中提起。
图2图示出现有技术的晶片蚀刻装置的问题。
当形成竖直存储器时，交替地层叠氧化物层和氮化物层。
为了提高集成度，氧化物层和氮化物层的数量已经增加到24层、36层、48层和64层，并且预期其连续增加到200层。
然而，在层叠氧化物层和氮化物层之后，当使用磷酸型蚀刻剂对氮化物层进行隔离蚀刻时出现问题。
反应式可以表示为3Si3N4+27H2O+4H3PO4
Figure BDA0001468895490000021
4(NH4)3PO4+9H2SiO3(二氧化硅：含水二氧化硅)。此时，当堆叠的层数增加或者晶片W的数量增加时，如反应式所示，在晶片W上局部发生二氧化硅(含水二氧化硅)的再沉淀现象。图2(a)图示出二氧化硅A在晶片W上局部再沉淀的状态。图2(b)图示出二氧化硅A在竖直存储器上再沉淀的状态。确定为，与化学浴槽中的晶片的其它位置相比，图2(a)和2(b)中的这些位置是其中蚀刻剂的化学液流动更弱的位置。
在现有技术的晶片蚀刻装置中，从内部浴槽10a到外部浴槽10b的蚀刻剂流动不足以蚀刻晶片，使得存在再沉淀的问题，因此，本公开提供了输入管和排出管以激活晶片周围的流动。
发明内容
1.技术问题
这将在后面“具体实施方式”的最后部分中进行描述。
2.解决问题的方案
在此，提供了本公开的总体概述，其不应被解释为限制本公开的范围。
根据本公开的一个方面，对于用于蚀刻晶片的晶片蚀刻装置，提供了一种晶片蚀刻装置，包括：在其内部设置有蚀刻剂和晶片的浴槽；输入管，所述输入管设置有第一孔，蚀刻剂通过第一孔被引入到浴槽中；和排出管，排出管设置有第二孔，蚀刻剂通过第二孔从浴槽内部离开，其中输入管的第一孔和排出管的第二孔被布置成相对于晶片具有高度差。
附图说明
图1示出在韩国专利公开号10-2003-0056702中提出的现有技术的晶片蚀刻装置的示例性实施方式的示意图。
图2图示出现有技术的晶片蚀刻装置的问题。
图3图示出根据本公开的晶片蚀刻装置的示例性实施方式。
图4图示出根据本公开的晶片蚀刻装置的另一示例性实施方式。
图5图示出根据本公开的晶片蚀刻装置的又一示例性实施方式。
图6图示出根据本公开的晶片蚀刻装置的又一示例性实施方式。
图7图示出根据本公开的晶片蚀刻装置的晶片。
具体实施方式
现在将参考附图来详细说明本公开。
图3图示出根据本公开的晶片蚀刻装置的示例性实施方式。
图3(a)是晶片蚀刻装置100的立体图，图3(b)是晶片蚀刻装置100的俯视图，图3(c)是晶片蚀刻装置100沿着线A-A'截取的横截面图。
对于用于蚀刻晶片的晶片蚀刻装置100，晶片蚀刻装置100包括：浴槽110；输入管130；以及排出管150。蚀刻剂和晶片W设置在浴槽110内。提供蚀刻剂使得输入管130、排出管150和晶片W完全浸没。例如，蚀刻剂可以包括水和磷酸。输入管130包括第一孔131，蚀刻剂通过第一孔131被从输入管130引入到浴槽110的内部。排出管150包括第二孔151，并使得浴槽110中的蚀刻剂通过第二孔151流出到排出管150。输入管130和排出管150可以由石英形成。输入管130的第一孔131和排出管150的第二孔151被定位成相对于晶片W具有高度差。第一孔131和第二孔151可以被设置为多个，并且第一孔131的数量和第二孔151的数量可以形成为具有一一对应的关系。
输入管130相对于晶片W布置在晶片W的下方，排出管150相对于晶片W布置在晶片W的上方。此时，在晶片W设置在浴槽110内的情况下，优选将排出管150布置在从晶片W的最下部开始的半径高度h1与从晶片W的最下部开始的直径高度h2之间。这是因为，有利于扩散排出反应副产物。在晶片W的附近设置有多个输入管130(130-1、130-2)，在晶片W的附近设置有多个排出管150(150-1、150-2)。输入管130之间的距离被形成为比排出管150之间的距离窄。这是因为从设置在下侧的输入管130注入的蚀刻剂可以相对于晶片W被有效地循环并供应。进口管130和排出管150可以被形成为具有长达浴槽110的内部长度的长度。晶片蚀刻装置100还可以包括进口孔113和排出孔115。细节如图6所示。
图4图示出根据本公开的晶片蚀刻装置的另一示例性实施方式。
晶片蚀刻装置100的输入管130的第一孔131和排出管150的第二孔151优选地形成为朝向晶片W。晶片蚀刻装置100的输入管130和排出管150设置在晶片W的附近的原因是为了在晶片W的周围形成强流动。此时，第一孔131和第二孔151形成为朝向晶片W从而产生朝向晶片W的中心c的流动。
而且，还可以在输入管130中包括第三孔132，并且第三孔132可以形成为不面向输入管130与排出管150之间的晶片W，而是面向腔室110，从而在撞击腔室110之后产生流入晶片W之间的空间的流动。
图5图示出根据本公开的晶片蚀刻装置的又一示例性实施方式。
该图示出了设置在晶片蚀刻装置100中的输入管130和排出管150，并且示出了设置在输入管130中的多个第一孔131的位置和设置在排出管150中的多个第二孔151的位置，多个第一孔131和多个第二孔151以预定间隔间隔开设置。
如图5(a)所示，第一孔131和第二孔151可以形成为具有一一对应的关系。晶片W设置在第一孔131与第一孔131之间以及第二孔151与第二孔151之间。
如图5(b)所示，第一孔131和第二孔151可形成为具有之字形对应关系。由于形成之字形，从第一孔131引入的蚀刻剂遍布于晶片W上并通过第二孔151离开。
因此，可以在晶片W之间快速形成流动。蚀刻剂蚀刻晶片W并使得蚀刻剂通过第二孔151快速溢出，而没有时间让二氧化硅在晶片W上再沉淀。
图6图示出根据本公开的晶片蚀刻装置的又一示例性实施方式。
晶片蚀刻装置100还包括入口孔113和排出孔115。入口孔113是从浴槽110的外部将蚀刻剂引入到浴槽110中的路径，排出孔115是供蚀刻剂从浴槽110的内部朝浴槽110的外部流出的路径。入口孔113与输入管130连接，排出孔115与排出管150连接。排出孔115与泵p连接，并且泵p抽吸蚀刻剂。由此，排出管150从多个第二孔151当中更靠近排出管150的第二孔151吸取更多量的蚀刻剂。为了均匀地抽吸，多个第二孔151的尺寸形成为随着其朝向排出管150行进而变小。输入管130的多个第一孔131的尺寸以与排出管150的多个第二孔151相同的方式形成为随着其朝向入口孔113行进更小，使得从泵p流入浴槽110内的蚀刻剂能够均匀流出。
此外，从排出孔115排出的蚀刻剂可以通过过滤器F，蚀刻剂的杂质通过过滤器F被过滤。
本公开使得使用泵P强制地使浴槽110内的蚀刻液循环，因此，最小化流速减少的面积，从而能够改善晶片W上的再沉淀现象。
图7图示出根据本公开的晶片蚀刻装置的晶片。
这是其中晶片蚀刻装置的输入管130和排出管150的横截面是板形的示例。对于晶片W，在晶片W的下侧设置输入管130，在晶片W的上侧设置排出管150。形成多个输入管130的第一孔131。由于广泛地形成为板状，所以可以在晶片W的周围均匀地形成流动。
在下文中，将描述本公开的多个实施方式。
(1)一种用于晶片蚀刻的晶片蚀刻装置，包括：在其内部设置有蚀刻剂和晶片的浴槽；输入管，所述输入管设置有第一孔，蚀刻剂通过第一孔被引入到浴槽中；和排出管，所述排出管设置有第二孔，蚀刻剂通过第二孔从浴槽内部离开，其中输入管的第一孔和排出管的第二孔布置成相对于晶片具有高度差。
(2)所述晶片蚀刻装置，其中，排出管都相对于晶片位于晶片的半径高度和直径高度之间。
(3)所述晶片蚀刻装置，其中，输入管相对于晶片位于晶片下侧，排出管相对于晶片位于晶片上侧。
(4)所述晶片蚀刻装置，其中，第一孔和第二孔形成为面对晶片。
(5)所述晶片蚀刻装置，其中，输入管设有多个，排出管设置有多个，并且输入管之间的距离比排出管之间的距离窄。
(6)所述晶片蚀刻装置，还包括：多个入口孔，所述多个入口孔与所述输入管连接，清洗液通过多个入口孔被从浴池外部引入到浴池中；和多个排出孔，所述多个排出孔与排出管连接，清洗液通过多个排出孔流出；并具有再循环结构，其中，从排出孔离开的清洗液再次进入入口孔中。
(7)所述晶片蚀刻装置，其中，第一孔设置有多个，其中第一孔的尺寸随着朝向入口孔行进而变小。
(8)所述晶片蚀刻装置，其中，第二孔设有多个，其中第二孔的尺寸随着朝向排出孔行进而变小。
(9)所述晶片蚀刻装置，其中，第一孔设置有多个，第二孔设置有多个，多个第一孔与多个第二孔以预定间隔间隔开。
(10)所述晶片蚀刻装置，其中，当俯视时，多个第一孔和多个第二孔布置成之字形。
(11)所述晶片蚀刻装置，其中，输入管和排出管由石英形成。
(12)所述晶片蚀刻装置，其中，蚀刻剂含有磷酸。
生成多种反应副产物的蚀刻剂可以用作蚀刻剂。
例如，当蚀刻钨时，可以使用磷酸+乙酸+硝酸的混合物作为蚀刻剂：当蚀刻氧化物时，可以使用HF(氟化氢)或NH4F(氟化铵)+HF的混合物作为蚀刻剂；当蚀刻聚合物膜时，可以使用硝酸+乙酸+HF的混合物作为蚀刻剂。
所述晶片蚀刻装置，其中晶片设置有多个，浴槽包括底部，且晶片相对于底部竖直设置。
(13)所述晶片蚀刻装置，还包括：泵，其中，蚀刻剂通过泵从输入管循环向排出管。
根据本公开，提供了一种晶片蚀刻装置，其中晶片周围的流动增加。
而且，根据本公开，提供了用于有效蚀刻多个晶片的晶片蚀刻装置。
(符号说明)
100：晶片蚀刻装置
110：浴槽
111：底部
113：入口孔
115：排出孔
130：输入管
131：第一孔
150：排出管
151：第二孔
W：晶片
P：泵
F：过滤器。

Claims (12)

1.一种晶片蚀刻装置，包括：
在其内部设置蚀刻剂和晶片的浴槽；
输入管，所述输入管设置有第一孔，所述蚀刻剂通过所述第一孔被引入到所述浴槽中；和
排出管，所述排出管设置有第二孔，所述蚀刻剂通过所述第二孔离开所述浴槽，其中
所述第一孔和所述第二孔各自相对于所述晶片具有高度差，
所述输入管设有多个，所述排出管设置有多个，并且所述输入管之间的距离比所述排出管之间的距离窄。
2.根据权利要求1所述的晶片蚀刻装置，其中，
所述排出管相对于所述晶片位于所述晶片的半径高度和直径高度之间。
3.根据权利要求1所述的晶片蚀刻装置，其中，
所述输入管相对于所述晶片位于所述晶片的下侧，且所述排出管相对于所述晶片位于所述晶片的上侧。
4.根据权利要求1所述的晶片蚀刻装置，其中，
所述第一孔和所述第二孔面对所述晶片。
5.根据权利要求1所述的晶片蚀刻装置，还包括：
多个入口孔，所述多个入口孔与所述输入管连接，清洗液通过所述多个入口孔被从所述浴槽外部引入到所述浴槽中；和
多个排出孔，所述多个排出孔与所述排出管连接并具有再循环结构，其中所述清洗液通过所述多个排出孔流出，在所述再循环结构中，从所述排出孔离开的清洗液再次进入所述入口孔中。
6.根据权利要求5所述的晶片蚀刻装置，其中，
所述第一孔设置有多个，其中所述第一孔的尺寸随着朝向所述入口孔行进而变小。
7.根据权利要求5所述的晶片蚀刻装置，其中，
所述第二孔设有多个，其中所述第二孔的尺寸随着朝向所述排出孔行进而变小。
8.根据权利要求1所述的晶片蚀刻装置，其中，
所述第一孔设置有多个，所述第二孔设置有多个，且多个第一孔与多个第二孔以预定间隔隔开。
9.根据权利要求8所述的晶片蚀刻装置，其中，
当俯视时，所述多个第一孔和所述多个第二孔布置成“之”字形。
10.根据权利要求1所述的晶片蚀刻装置，其中，
所述输入管和所述排出管由石英形成。
11.根据权利要求1所述的晶片蚀刻装置，其中，
所述蚀刻剂含有磷酸。
12.根据权利要求1所述的晶片蚀刻装置，还包括：
泵，其中，
所述蚀刻剂通过所述泵从所述输入管循环向所述排出管。
CN201711128503.7A 2017-07-25 2017-11-15 晶片蚀刻装置 Active CN109300803B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0094052 2017-07-25
KR1020170094052A KR101951778B1 (ko) 2017-07-25 2017-07-25 웨이퍼 에칭 장치

Publications (2)

Publication Number Publication Date
CN109300803A CN109300803A (zh) 2019-02-01
CN109300803B true CN109300803B (zh) 2022-04-22

Family

ID=65168236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711128503.7A Active CN109300803B (zh) 2017-07-25 2017-11-15 晶片蚀刻装置

Country Status (2)

Country Link
KR (1) KR101951778B1 (zh)
CN (1) CN109300803B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181036A (ja) * 1995-12-21 1997-07-11 Dainippon Screen Mfg Co Ltd 基板処理装置
CN1184557A (zh) * 1995-05-12 1998-06-10 施蒂格微技术有限公司 用于对容器中的衬底进行湿处理的方法及设备
CN1914710A (zh) * 2003-12-30 2007-02-14 艾奎昂有限责任公司 在基片处理过程中选择性蚀刻氮化硅的系统和方法
CN1959938A (zh) * 2005-10-31 2007-05-09 旺宏电子股份有限公司 晶片湿法蚀刻装置及其湿法蚀刻方法
CN201785493U (zh) * 2010-06-30 2011-04-06 精材科技股份有限公司 蚀刻设备及其芯片匣
JP2012114228A (ja) * 2010-11-24 2012-06-14 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ウェーハの洗浄方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464480A (en) * 1993-07-16 1995-11-07 Legacy Systems, Inc. Process and apparatus for the treatment of semiconductor wafers in a fluid
JPH08195374A (ja) * 1995-01-12 1996-07-30 Tokyo Electron Ltd 洗浄装置および洗浄方法
KR100872974B1 (ko) * 2003-12-22 2008-12-08 동부일렉트로닉스 주식회사 습식 스테이션의 약액 순환장치 및 방법
KR100727703B1 (ko) * 2005-12-06 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자 제조용 케미컬 공급장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184557A (zh) * 1995-05-12 1998-06-10 施蒂格微技术有限公司 用于对容器中的衬底进行湿处理的方法及设备
JPH09181036A (ja) * 1995-12-21 1997-07-11 Dainippon Screen Mfg Co Ltd 基板処理装置
CN1914710A (zh) * 2003-12-30 2007-02-14 艾奎昂有限责任公司 在基片处理过程中选择性蚀刻氮化硅的系统和方法
CN1959938A (zh) * 2005-10-31 2007-05-09 旺宏电子股份有限公司 晶片湿法蚀刻装置及其湿法蚀刻方法
CN201785493U (zh) * 2010-06-30 2011-04-06 精材科技股份有限公司 蚀刻设备及其芯片匣
JP2012114228A (ja) * 2010-11-24 2012-06-14 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ウェーハの洗浄方法

Also Published As

Publication number Publication date
CN109300803A (zh) 2019-02-01
KR101951778B1 (ko) 2019-02-25
KR20190011474A (ko) 2019-02-07

Similar Documents

Publication Publication Date Title
JP2012074601A (ja) 基板処理装置および基板処理方法
US11610789B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
KR101691804B1 (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
KR100252221B1 (ko) 반도체장치 제조용 습식 식각장치 및 습식 식각장치내의 식각액 순환방법
JP7116694B2 (ja) 基板処理装置
KR100673024B1 (ko) 노즐 및 이를 가지는 기판 처리 장치
WO2020110709A1 (ja) 基板処理装置および基板処理方法
US11171020B2 (en) Substrate treatment apparatus
CN109300803B (zh) 晶片蚀刻装置
KR100655429B1 (ko) 인산 용액을 재생하는 방법 및 장치, 그리고 인산 용액을사용하여 기판을 처리하는 장치
US20030106575A1 (en) Wafer guide and cleaning apparatus having the same
CN107527844B (zh) 湿法刻蚀化学品反应槽
KR100924863B1 (ko) 반도체 소자 제조용 습식 세정 장치
JPH1012591A (ja) 側面ホールを持つケミカルバス
US20200395228A1 (en) Substrate treatment apparatus
JP7381351B2 (ja) 基板処理装置
JP2008306104A (ja) ウェット処理装置及びウェット処理方法
US10910237B2 (en) Operating method for wet etching system and related system
JP6433730B2 (ja) 半導体装置の製造方法及び半導体製造装置
US10886290B2 (en) Etching of silicon nitride and silica deposition control in 3D NAND structures
CN219267612U (zh) 一种刻蚀槽的清洁装置及半导体机台
KR100727703B1 (ko) 반도체 소자 제조용 케미컬 공급장치
US20240087918A1 (en) Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method
KR101553361B1 (ko) 기판 처리 장치 및 방법
JP7408445B2 (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220601

Address after: Gyeonggi Do, South Korea

Patentee after: Aisi Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: MUJIN ELECTRONICS Co.,Ltd.

TR01 Transfer of patent right