CN109286393A - 阵列基板、电子设备、信号同步方法、可读存储介质 - Google Patents
阵列基板、电子设备、信号同步方法、可读存储介质 Download PDFInfo
- Publication number
- CN109286393A CN109286393A CN201811324931.1A CN201811324931A CN109286393A CN 109286393 A CN109286393 A CN 109286393A CN 201811324931 A CN201811324931 A CN 201811324931A CN 109286393 A CN109286393 A CN 109286393A
- Authority
- CN
- China
- Prior art keywords
- signal
- switching device
- mode select
- output
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种阵列基板、电子设备、信号同步方法、可读存储介质。一种阵列基板,包括用于输出SI信号的SI信号发生器、用于输出模式选择信号的CK信号发生器、模式选择解码器和数据移位寄存器;还包括信号匹配器件;信号匹配器件分别与SI信号发生器、CK信号发生器、模式选择解码器和数据移位寄存器,用于将SI信号发生器输出的SI信号和CK信号发生器输出的模式选择信号同步输出到模式选择解码器和数据移位寄存器。本实施例中通过在电子设备中设置信号匹配器件,可以将不同时刻到达的SI信号和模式选择信号同步输出到模式选择解码器和数据移位寄存器,可以解决由于线阻引起的SI信号和模式选择信号不匹配的问题,从而使显示屏正常显示。
Description
技术领域
本发明涉及控制技术领域,尤其涉及一种阵列基板、电子设备、信号同步方法、可读存储介质。
背景技术
目前,现有的穿戴产品的显示屏可以采用微米技术将Source IC芯片集成到阵列基板之上,从而可以达到降低芯片功耗以及成本的目的。然而,与集成之前采用纳米技术相比较,采用微米技术形成的走线电阻会增加,特别是阵列基板上的不同走线,其线阻差异会更大;线阻增加后,会引起一些重要的信号匹配出现问题(如信号延迟不匹配),进而导致信号错乱,显示屏无法正常显示。
发明内容
本发明提供一种阵列基板、电子设备、信号同步方法、可读存储介质,以解决相关技术中由于线阻不同而引起的信号匹配不准确的问题。
根据本发明实施例的第一方面,提供一种阵列基板,包括用于输出SI信号的SI信号发生器、用于输出模式选择信号的CK信号发生器、模式选择解码器和数据移位寄存器;还包括信号匹配器件;
所述信号匹配器件分别与所述SI信号发生器、所述CK信号发生器、所述模式选择解码器和所述数据移位寄存器连接,用于将接收的所述SI信号和所述模式选择信号进行同步,以使输出到所述模式选择解码器的模式选择信号和输出到所述数据移位寄存器的SI信号匹配。
可选地,所述SI信号发生器的数量为至少一个,和/或,所述CK信号发生器的数量为至少一个。
可选地,所述信号匹配器件包括N个开关器件;每个开关器件包括输入端、输出端和N-1个控制端;N为大于或等于2的自然数;
针对每个开关器件,所述每个开关器件的输入端连接的信号同时连接至剩余N-1个开关器件中各开关器件的一个控制端,所述每个开关器件的输出端连接至所述模式选择解码器或所述数据移位寄存器。
可选地,每个开关器件包括N个可控开关,每个可控开关包括第一端、第二端和第三端;
除第一级可控开关和最后一级可控开关外,每个可控开关的第一端与上一级可控开关的第二端连接,第二端与下一级可控开关的第一端连接,第三端与N-1个控制端中一个控制端连接;
所述第一级可控开关的第一端与所述每个开关器件的输入端连接;
所述最后一级可控开关的第二端与所述每个开关器件的输出端连接。
可选地,所述可控开关包括以下至少一种:场效应管、晶体管。
可选地,所述信号匹配器件包括设置在每个开关器件输出端的信号放大器件,所述信号放大器件用于将所述每个开关器件输出的信号进行放大。
可选地,所述信号放大器件由三个串联的反相器构成。
根据本发明实施例的第二方面,提供一种电子设备,包括第一方面所述的阵列基板。
根据本发明实施例的第三方面,提供一种信号同步方法,适于第二方面所述的电子设备,包括:
监控是否接收到SI信号发生器输出的SI信号以及CK信号发生器输出的模式选择信号;
若接收到全部SI信号和全部模式选择信号,则将所述SI信号和所述模式选择信号同步输出到所述模式选择解码器和所述数据移位寄存器。
可选地,将接收的SI信号和模式选择信号进行延迟,直至接收到全部SI信号和全部模式选择信号包括:
若接收到至少一路信号,则延迟所述至少一路信号;所述至少信号为所述SI信号和/或所述模式选择信号;
判断接收到信号的路数与设定数量是否相同,若不同则继续监控,若相同,则执行输出所述SI信号到所述数据移位寄存器以及输出所述模式选择信号至所述模式选择解码器的步骤。
根据本发明实施例的第四方面,提供一种可读存储介质,其上存储有计算机指令,该指令被处理器执行时第三方面所述方法的步骤。
可见,本实施例中通过在电子设备中设置信号匹配器件,可以将不同时刻到达的SI信号和模式选择信号同步输出到模式选择解码器和数据移位寄存器,可以解决由于线阻引起的SI信号和模式选择信号不匹配的问题,从而使显示屏正常显示。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是相关技术中示出的一种阵列基板的框图;
图2是SI信号和模式选择信号的时序图;其中图2(a)是SI信号和模式选择信号匹配的时序图;图2(b)是模式选择信号先于SI信号的时序图;
图3是本发明实施例示出的一种阵列基板的框图;
图4是本发明实施例示出的一种信号匹配器件的框图;
图5是本发明实施例示出的一种具有2个输入信号的信号匹配器件的电路图;
图6(a)是先接收到模式选择信号时信号匹配器件中各可控器件的状态示意图;
图6(b)是模式选择信号和SI信号后信号匹配器件中各可控器件的状态示意图;
图7是本发明实施例示出的一种具有3个输入信号的信号匹配器件的电路图;
图8(a)是信号匹配器件先接收到SI信号1中各可控器件的状态示意图;
图8(b)是信号匹配器件接收到SI信号1和SI信号2后中各可控器件的状态示意图;
图8(c)是信号匹配器件接收到SI信号1、SI信号2和模式选择信号共3个信号后信号匹配器件中各可控器件的状态示意图;
图9是本发明实施例示出的另一种信号匹配器件的框图;
图10是本发明实施例示出的一种信号同步方法的流程示意图;
图11是本发明实施例示出的另一种信号同步方法的流程示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
目前,现有的穿戴产品的显示屏可以采用微米技术将Source IC芯片集成到阵列基板之上,从而可以达到降低芯片功耗以及成本的目的。然而,与集成之前采用纳米技术相比较,采用微米技术形成的走线电阻会增加,特别是阵列基板上的不同走线,其线阻差异会更大;线阻增加后,会引起一些重要的信号匹配出现问题(如信号延迟不匹配),进而导致信号错乱,显示屏无法正常显示。
参见图1,现有包括用于输出SI信号的SI信号发生器和用于输出模式选择信号的CK信号发生器。其中,SI信号用于控制阵列基板中写入所有像素数据,模式选择信号用于控制模式选择解码器接收数据,即在模式选择信号到达的时刻数据移位寄存器存储接收到的SI信号。图1所示阵列基板的工作原理为:
SI信号可以为一组10位的数据,依次给数据移位寄存器,数据移位寄存器中包含10个如图1中M0~M9的DFF单元。例如,SI信号为0000000010时,数据移位寄存器将前8个“0”依次存入DFF单元M0、M1、M2、M3、M4、M5、M9、M8,将“1”存入DFF单元M7,将最后1个“0”存入DFF单元M6。并且,SI信号中的前6位数据需要传给模式选择解码器,由该模式选择解码器根据前6位数据转换成某种模式输出。当前6位数据到达数据移位寄存器后,要求模式选择信号要和第6个DFF单元M5的数据同时到达,即SI信号和模式选择信号两者延迟需要小于一个时钟信号(CLK)。换言之,SI信号和模式选择信号是同时产生,又需要同时到达,其正常时序需要如图2(a)所示时序相同。参见图2(a),当DFF单元M5接收的SI信号中数据与模式选择信号相匹配时,模式选择信号正好在SI信号中数据存入到DFF单元M5时到达,这时模式选择解码器开启,正好接收SI信号的前6位数据。
由于SI信号由SI信号发生器产生而模式选择信号由CK信号发生器产生,且SI信号发生器和CK信号发生器内部的线阻和走线的线阻(RC_LOAD)不同,从而SI信号和模式选择信号之间存在时间延迟,即SI信号和模式选择信号不匹配。以模式选择信号先于SI信号为例,参见图2(b),模式选择信号在SI信号传输到DFF单元M4时到达,此时模式选择解码器开启只能接收前5位信号,这样会导致模式选择错乱,最终显示异常。
为此,本发明实施例提供了一种阵列基板,其构思在于,增加一个器件,该器件可以对先接收到的信号进行延迟,直至接收到所有信号后再输出,达到同步所有信号的效果。
图3是是本发明实施例示出的一种阵列基板的框图,参见图3,一种阵列基板包括:用于输出SI信号的SI信号发生器31、用于输出模式选择信号的CK信号发生器32、信号匹配器件33、模式选择解码器34和数据移位寄存器35。其中,
信号匹配器件33分别与SI信号发生器31、CK信号发生器32、模式选择解码器34和数据移位寄存器35连接,用于将接收的SI信号和模式选择信号进行同步,以使输出到模式选择解码器34的模式选择信号和输出到数据移位寄存器35的SI信号匹配。
可见,本实施例中通过在电子设备中设置信号匹配器件,可以将不同时刻到达的SI信号和模式选择信号进行同步,然后再分别输出到模式选择解码器和数据移位寄存器。这样,本实施例中到达模式选择解码器的模式选择信号和到达数据移位寄存器的SI信号相匹配,可以解决由于线阻引起的SI信号和模式选择信号不匹配的问题,进而使显示屏正常显示。
实际应用中,在阵列基板中可以包括至少一个SI信号发生器,和/或,还可以包括至少一个CK信号发生器。图4是本发明实施例提供的一种信号匹配器件的框图,参见图4,一种信号匹配器件,包括:N个开关器件,图4中为开关器件1,2,……,n。每个开关器件包括输入端、输出端和N-1个控制端,N为大于或等于2的自然数。
参见图4,对于每个开关器件,开关器件的输入端连接SI信号发送器,开关器件的输出端连接数据移位寄存器;或者,开关器件的输入端连接CK信号发生器,开关器件的输出端连接模式选择解码器。开关器件的N-1个控制端分别依次连接除本开关器件之外的其他N-1开关器件的输入端。也就是说,每个开关器件输出端信号与输入端信号为同一信号,由其他N-1个开关器件控制该开关器件的输入端和输出端导通或者关断。更进一步地说,对于各开关器件而言,只有其他N-1个开关器件接收到信号,并且本开关器件接收到输入信号时,信号匹配器件才将所有N个信号同步输出。这样,信号匹配器件达到延迟先接收的信号,在接收到最后一个信号时将所有信号输出,达到同步输出所有的目的。
在一些实施例中,针对每个开关器件,该开关器件包括N个可控开关,每个可控开关包括第一端、第二端和第三端。除第一级可控开关和最后一级可控开关外,每个可控开关的第一端与上一级可控开关的第二端连接,第二端与下一级可控开关的第一端连接,第三端与N-1个控制端中一个控制端连接;第一级可控开关的第一端与所述每个开关器件的输入端连接;最后一级可控开关的第二端与每个开关器件的输出端连接。
下面以信号匹配器件具有2个输入信号以及3个输入信号为例,描述信号匹配器件的工作原理。
图5是本发明实施例提供的具有2个输入信号(即SI信号和模式选择信号)的信号匹配器件的电路图。参见图5,一种信号匹配器件,包括由可控开关T1构成开关器件51,以及由可控开关T2构成的开关器件52。其中:
针对开关器件51,开关器件51的输入端511与CK信号发生器32连接,用于接收来自CK信号发生器32产生的模式选择信号;开关器件51的输出端513连接模式选择解码器34,用于将同步后模式选择信号输出给模式选择解码器34。开关器件51的控制端512连接开关器件52的输入端521,其中开关器件52的输入端521连接SI信号发生器31,用于接收来自SI信号发生器31生成的SI信号。其中SI信号可以作为开关器件51的输入信号,同时作为开关器件52的控制信号。
针对开关器件52,开关器件52的控制端522连接开关器件51的输入端511,用于接收模式选择信号作为开关器件52的控制信号;开关器件52的输出端连接数据移位寄存器35,用于将同步后的SI信号输出给数据移位寄存器35。
继续参见图5,由于信号匹配器件包括2个输入端,因此开关器件51和52中各只包括一个可控开关。继续参见图5,开关器件51中可控开关T1包括第一端、第二端和第三端。其中可控开关T1的第一端与开关器件51的输入端511连接,可控开关T1的第二端与开关器件51的输出端513连接,可控开关T1的第三端与开关器件52的输入端521连接。
继续参见图5,开关器件52中可控开关T2包括第一端、第二端和第三端。其中可控开关T2的第一端与开关器件52的输入端521连接,可控开关T2的第二端与开关器件52的输出端523连接,可控开关T2的第三端与开关器件51的输入端511连接。
需要说明的是,开关器件51与开关器件52可以采用相同的电路实现,在一些实施例中,可控器件T1和/或可控器件T2可以包括以下至少一种:场效应管、晶体管。
图6(a)和图6(b)是图5所示信号匹配器件的工作原理图,以可控器件T1和可控器件采用NPN型场效应管,且模式选择信号先于SI信号为例,参见图5、图6(a)和图6(b),信号匹配器件的工作过程包括:
过程一,模式选择信号为高电平H的信号,而SI信号为低电平L的信号。
参见图6(a),信号匹配器件中可控器件T1的第一端接收到高电平H的模式选择信号,信号匹配器件中可控器件T2的第二端接收到低电平L的SI信号;同时,可控器件T1的第三端接收到低电平L的SI信号,而可控器件T2的第三端接收到高电平H的模式选择信号。
由于可控器件T1和可控器件T2为NPN型场效应管,具有高电平导通的特性,因此,可控器件T1保持关断状态(采用虚线表示),可控器件T1的第二端无输出(采用X表示无输出)。
同时,可控器件T2处于导通状态(采用实线表示),可控器件T2的第一端输出低电平L的SI信号。
过程二,模式选择信号为高电平H的信号且SI信号为高电平H的信号。
参见图6(b),信号匹配器件中可控器件T1的第一端接收到高电平H的模式选择信号,信号匹配器件中可控器件T2的第二端接收到高电平H的SI信号;同时,可控器件T1的第三端接收到高电平H的SI信号,而可控器件T2的第三端接收到高电平H的模式选择信号。
由于可控器件T1和可控器件T2为NPN型场效应管,具有高电平导通的特性,因此,可控器件T1处于导通状态(采用实线表示),可控器件T1的第二端输出高电平H的模式选择信号。同时,可控器件T2处于导通状态(采用实线表示),可控器件T2的第一端输出高电平H的SI信号。
综合图5、图6(a)和图6(b)的内容,信号匹配器件可以延迟先接收的模式选择信号,在接收到SI信号后,再同步将模式选择信号和SI信号输出,达到模式选择和SI信号匹配的效果。
图7是本发明实施例提供的具有3个输入信号(如2个SI信号和1个模式选择信号)的信号匹配器件的电路图。参见图7,一种信号匹配器件,包括开关器件71、开关器件72和开关器件73。其中:
针对开关器件71,开关器件71包括输入端711、输出端712、控制端713和控制端714。开关器件71的输入端711连接SI信号发生器31,用于接收SI信号发生器31生成的SI信号1;开关器件71的输出端712连接数据移位寄存器35,用于将同步后的SI信号1输出给数据移位寄存器35。开关器件71的控制端713连接开关器件72的输入端721。由于开关器件72的输入端721连接SI信号发生器31’(图中未示出),因此开关器件71的控制端713用于接收SI信号发生器31’生成的SI信号2。开关器件71的控制端714连接开关器件73的输入端731。由于开关器件73的输入端731连接CK信号发生器32,因此开关器件71的控制端714用于接收CK信号发生器32生成的模式选择信号。
针对开关器件72,开关器件72包括输入端721、输出端722、控制端723和控制端724。开关器件72的输入端721连接SI信号发生器31’,用于接收SI信号发生器31’生成的SI信号2;开关器件72的输出端722连接数据移位寄存器35’(图中未示出),用于将同步后的SI信号2输出给数据移位寄存器35’。开关器件72的控制端723连接开关器件71的输入端711,用于接收SI信号发生器31生成的SI信号1。开关器件72的控制端724连接开关器件73的输入端731。由于开关器件73的输入端731连接CK信号发生器32,因此开关器件72的控制端724用于接收CK信号发生器32生成的模式选择信号。
针对开关器件73,开关器件73包括输入端731、输出端732、控制端733和控制端734。开关器件73的输入端731连接CK信号发生器32,用于接收CK信号发生器32生成的模式选择信号;开关器件73的输出端732连接模式选择解码器34,用于将同步后的模式选择信号输出给模式选择解码器34。开关器件73的控制端733连接开关器件71的输入端711,用于接收SI信号发生器31生成的SI信号1。开关器件73的控制端734连接开关器件72的输入端721,用于接收SI信号发生器31’生成的SI信号2。
可以看出:对于每个开关器件,其输入端连接的信号会同时连接至剩余开关器件中各开关器件的一个控制端,其N-1个控制端会分别连接至其他N-1个开关器件的输入端。换言之,对于每个开关器件,剩余N-1个开关器件的输入信号会成为本开关器件的控制信号,而本开关器件的输入端接收的信号为其输入信号。例如,基于图7所示的信号匹配器件,开关器件71的输入端711接收的SI信号作为其输入信号,而控制端713和控制端714分别接收的SI信号2和模式选择信号作为开关器件71的2个控制信号,只有在SI信号1、SI信号2和模式选择信号都为高电平信号时开关器件71的输出端712才输出SI信号1。同理,开关器件72和开关器件73的工作原理和开关器件71的工作原理相同,在此不再赘述。
为方便描述,本实施例中开关器件71、开关器件72和开关器件73采用相同的电路实现。
继续参见图7,开关器件71包括可控器件T1和可控器件T2。可控器件T1的第一端连接开关器件71的输入端711,可控器件T2的第二端连接可控器件T2的第一端;可控器件T2的第二端连接开关器件71的输出端712。可控器件T1的第三端连接开关器件71的控制端713,可控器件T2的第三端连接开关器件71的控制端714。
本实施例中,可控器件T1和可控器件T2继续沿用图6(a)和图6(b)所示实施例中的NPN型场效应管,且SI信号1到达开关器件71的时间先于SI信号2,SI信号2先于模式选择信号,参见图7、图8(a)、图8(b)和图8(c),信号匹配器件的工作过程,包括:
需要说明的是,为表示信号匹配器件中各位置的电平,图8(a)~图8(c)三图中采用实线表示高电平H,采用虚线表示低电平L。
过程一,参见图8(a),SI信号1为高电平H的信号、SI信号2为低电平L的信号且模式选择信号为低电平L的信号。
针对开关器件71,可控器件T1的第三端接收低电平L的SI信号2,可控器件T2的第三端接收低电平L的模式选择信号,因此可控器件T1和可控器件T2处于关断状态(采用虚线表示),即开关器件71的输入端711和输出端712之间因可控器件T1和T2的断开而断开,开关器件71的输出端712不输出SI信号1。
针对开关器件72,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收低电平L的模式选择信号,因此可控器件T1处于导通状态(采用实线表示),可控器件T2处于关断状态(采用虚线表示),即开关器件72的输入端721和输出端722因可控器件T2的断开而断开,即开关器件72的输出端722不输出SI信号2。
针对开关器件73,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收低电平L的模式选择信号,因此可控器件T1处于导通状态(采用实线表示),可控器件T2处于关断状态(采用虚线表示),即开关器件73的输入端731和输出端732因可控器件T2的断开而断开,即开关器件73的输出端732不输出模式选择信号。
过程二,参见图8(b),SI信号1为高电平H的信号、SI信号2为高电平H的信号且模式选择信号为低电平L的信号。
针对开关器件71,可控器件T1的第三端接收高电平H的SI信号2,可控器件T1处于导通状态(采用实线表示);可控器件T2的第三端接收低电平L的模式选择信号,可控器件T2处于关断状态(采用虚线表示)。即,开关器件71的输入端711和输出端712之间因可控器件T2的断开而断开,开关器件71的输出端712不输出SI信号1。
针对开关器件72,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收低电平L的模式选择信号,因此可控器件T1处于导通状态(采用实线表示),可控器件T2处于关断状态(采用虚线表示),即开关器件72的输入端721和输出端722因可控器件T2的断开而断开,即开关器件72的输出端722不输出SI信号2。
针对开关器件73,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收高电平H的模式选择信号,因此可控器件T1和T2均处于导通状态(采用实线表示),即开关器件73的输入端731和输出端732因可控器件T1和T2的导通而导通,即开关器件73的输出端732输出模式选择信号。但是,模式选择信号为低电平L的信号,因此输出端732输出低电平L的信号(即未输出)。
过程三,参见图8(c),SI信号1为高电平H的信号、SI信号2为高电平H的信号且模式选择信号为高电平H的信号。
针对开关器件71,可控器件T1的第三端接收高电平H的SI信号2,可控器件T1处于导通状态(采用实线表示);可控器件T2的第三端接收高电平H的模式选择信号,可控器件T2处于导通状态(采用实线表示)。即,开关器件71的输入端711和输出端712之间因可控器件T1和T2的导通而导通,开关器件71的输出端712输出高电平H的SI信号1。
针对开关器件72,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收高电平H的模式选择信号,因此可控器件T1处于导通状态(采用实线表示),可控器件T2处于导通状态(采用实线表示),即开关器件72的输入端721和输出端722因可控器件T1和T2的导通而导通,即开关器件72的输出端722输出高电平H的SI信号2。
针对开关器件73,可控器件T1的第三端接收高电平H的SI信号1,可控器件T2的第三端接收高电平H的模式选择信号,因此可控器件T1和T2均处于导通状态(采用实线表示),即开关器件73的输入端731和输出端732因可控器件T1和T2的导通而导通,开关器件73的输出端732输出高电平H的模式选择信号。
综合图7、图8(a)、图8(b)和图8(c)的内容,信号匹配器件可以延迟先接收的SI信号1和SI信号2,在接收到模式选择信号后,再同步将SI信号1、SI信号2和模式选择信号输出,达到三个输入信号匹配的效果。
需要说明的是,对于信号匹配器件具有多个输入信号的信号匹配器件的工作原理,可以参考2个或3个输入信号实施例的内容,在此不再赘述。
实际应用中,SI信号或者模式选择信号经过多个可控器件后会发生衰减,从而降低开关器件输出信号的驱动能力。为此,本实施例还提供了一种阵列基板,参见图9,本阵列基板中信号匹配器件还包括设置在各开关器件输出端的信号放大器件331。其中,信号放大器件用于将每个开关器件输出的信号进行放大。
继续参见图9,信号放大器件331由三个串联的反相器构成。当然,技术人员还可以利用其他有源器件,例如运算放大器构成的放大电路实现,在能够放大开关器件输出信号的基础上,相应方案落入本申请的保护范围。
本发明实施例还提供了一种电子设备,包括图3~图9所述的阵列基板。该电子设备可以为移动终端、平板电脑、个人计算机等设备。
本发明实施例还提供了一种信号同步方法,参见图10,适于包括图3~图9所述阵列基板的电子设备,包括:
1001,监控是否接收到SI信号发生器输出的SI信号以及CK信号发生器输出的模式选择信号;
1002,将接收的SI信号和模式选择信号进行延迟,直至接收到全部SI信号和全部模式选择信号;
1003,输出所述SI信号到所述数据移位寄存器以及输出所述模式选择信号至所述模式选择解码器,所述SI信号和所述模式选择信号相匹配。
可见,本实施例中电子设备通过监控SI信号和模式选择信号,可以延迟先接收的信号,直至接收到最后一个信号后,将SI信号和模式选择信号同步输出。本实施例中通过在电子设备中设置信号匹配器件,可以将不同时刻到达的SI信号和模式选择信号同步输出到模式选择解码器和数据移位寄存器,可以解决由于线阻引起的SI信号和模式选择信号不匹配的问题,从而使显示屏正常显示。
在一些实施例中,参见图11,在图10所示信号同步方法的基础上,步骤1002包括:
1101,若接收到至少一路信号,则延迟所述至少一路信号;所述至少信号为所述SI信号和/或所述模式选择信号;
1102,判断接收到信号的路数与设定数量是否相同,若不同则继续监控,若相同,则执行步骤1002。
本发明实施例还提供了一种可读存储介质,其上存储有计算机指令,该指令被处理器执行时实现图10和图11所示信号同步方法的步骤。需要说明的是,可读存储介质可以应用于成像设备、电子设备等,技术人员可以根据具体场景进行选择,在此不作限定。
在本发明中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上,除非另有明确的限定。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (11)
1.一种阵列基板,包括用于输出SI信号的SI信号发生器、用于输出模式选择信号的CK信号发生器、模式选择解码器和数据移位寄存器;其特征在于,还包括信号匹配器件;
所述信号匹配器件分别与所述SI信号发生器、所述CK信号发生器、所述模式选择解码器和所述数据移位寄存器连接,用于将接收的所述SI信号和所述模式选择信号进行同步,以使输出到所述模式选择解码器的模式选择信号和输出到所述数据移位寄存器的SI信号匹配。
2.根据权利要求1所述的阵列基板,其特征在于,所述SI信号发生器的数量为至少一个,和/或,所述CK信号发生器的数量为至少一个。
3.根据权利要求1所述的阵列基板,其特征在于,所述信号匹配器件包括N个开关器件;每个开关器件包括输入端、输出端和N-1个控制端;N为大于或等于2的自然数;
针对每个开关器件,所述每个开关器件的输入端连接的信号同时连接至剩余N-1个开关器件中各开关器件的一个控制端,所述每个开关器件的输出端连接至所述模式选择解码器或所述数据移位寄存器。
4.根据权利要求3所述的阵列基板,其特征在于,每个开关器件包括N个可控开关,每个可控开关包括第一端、第二端和第三端;
除第一级可控开关和最后一级可控开关外,每个可控开关的第一端与上一级可控开关的第二端连接,第二端与下一级可控开关的第一端连接,第三端与N-1个控制端中一个控制端连接;
所述第一级可控开关的第一端与所述每个开关器件的输入端连接;
所述最后一级可控开关的第二端与所述每个开关器件的输出端连接。
5.根据权利要求4所述的阵列基板,其特征在于,所述可控开关包括以下至少一种:场效应管、晶体管。
6.根据权利要求3所述的阵列基板,其特征在于,所述信号匹配器件包括设置在每个开关器件输出端的信号放大器件,所述信号放大器件用于将所述每个开关器件输出的信号进行放大。
7.根据权利要求6所述的阵列基板,其特征在于,所述信号放大器件由三个串联的反相器构成。
8.一种电子设备,其特征在于,包括权利要求1~7任一项所述的阵列基板。
9.一种信号同步方法,其特征在于,适于权利要求8所述的电子设备,包括:
监控是否接收到SI信号发生器输出的SI信号以及CK信号发生器输出的模式选择信号;
将接收的SI信号和模式选择信号进行延迟,直至接收到全部SI信号和全部模式选择信号;
输出所述SI信号到所述数据移位寄存器以及输出所述模式选择信号至所述模式选择解码器,所述SI信号和所述模式选择信号相匹配。
10.根据权利要求9所述的信号同步方法,其特征在于,将接收的SI信号和模式选择信号进行延迟,直至接收到全部SI信号和全部模式选择信号包括:
若接收到至少一路信号,则延迟所述至少一路信号;所述至少信号为所述SI信号和/或所述模式选择信号;
判断接收到信号的路数与设定数量是否相同,若不同则继续监控,若相同,则执行输出所述SI信号到所述数据移位寄存器以及输出所述模式选择信号至所述模式选择解码器的步骤。
11.一种可读存储介质,其上存储有计算机指令,其特征在于,该指令被处理器执行时实现权利要求9或10所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811324931.1A CN109286393B (zh) | 2018-11-08 | 2018-11-08 | 阵列基板、电子设备、信号同步方法、可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811324931.1A CN109286393B (zh) | 2018-11-08 | 2018-11-08 | 阵列基板、电子设备、信号同步方法、可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109286393A true CN109286393A (zh) | 2019-01-29 |
CN109286393B CN109286393B (zh) | 2022-09-02 |
Family
ID=65175603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811324931.1A Active CN109286393B (zh) | 2018-11-08 | 2018-11-08 | 阵列基板、电子设备、信号同步方法、可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109286393B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1207194A (zh) * | 1996-11-08 | 1999-02-03 | 精工爱普生株式会社 | 液晶面板驱动装置、液晶装置及电子装置 |
JP2002072979A (ja) * | 2000-08-31 | 2002-03-12 | Fujitsu Ltd | 液晶駆動回路及びそれを用いた液晶表示装置 |
CN101013566A (zh) * | 2007-03-01 | 2007-08-08 | 友达光电股份有限公司 | 多重扫描的液晶显示器以及其驱动方法 |
CN101236735A (zh) * | 2007-01-31 | 2008-08-06 | 恩益禧电子股份有限公司 | 液晶显示器件、源驱动器和驱动液晶显示面板的方法 |
CN102904423A (zh) * | 2012-11-12 | 2013-01-30 | 重庆长安汽车股份有限公司 | 一种前级驱动电路和功率模块驱动器 |
CN104966506A (zh) * | 2015-08-06 | 2015-10-07 | 京东方科技集团股份有限公司 | 一种移位寄存器、显示面板的驱动方法及相关装置 |
-
2018
- 2018-11-08 CN CN201811324931.1A patent/CN109286393B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1207194A (zh) * | 1996-11-08 | 1999-02-03 | 精工爱普生株式会社 | 液晶面板驱动装置、液晶装置及电子装置 |
JP2002072979A (ja) * | 2000-08-31 | 2002-03-12 | Fujitsu Ltd | 液晶駆動回路及びそれを用いた液晶表示装置 |
CN101236735A (zh) * | 2007-01-31 | 2008-08-06 | 恩益禧电子股份有限公司 | 液晶显示器件、源驱动器和驱动液晶显示面板的方法 |
CN101013566A (zh) * | 2007-03-01 | 2007-08-08 | 友达光电股份有限公司 | 多重扫描的液晶显示器以及其驱动方法 |
CN102904423A (zh) * | 2012-11-12 | 2013-01-30 | 重庆长安汽车股份有限公司 | 一种前级驱动电路和功率模块驱动器 |
CN104966506A (zh) * | 2015-08-06 | 2015-10-07 | 京东方科技集团股份有限公司 | 一种移位寄存器、显示面板的驱动方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109286393B (zh) | 2022-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104715710B (zh) | 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置 | |
CN104616616B (zh) | 栅极驱动电路及其驱动方法、阵列基板、显示装置 | |
CN1744371B (zh) | 智能电池包和使用其来识别电池类型的方法 | |
CN205564251U (zh) | 移位寄存器、栅极驱动电路、阵列基板 | |
CN104900211A (zh) | 一种栅极驱动电路及其驱动方法、显示装置 | |
CN104505044A (zh) | 一种栅极驱动电路、阵列基板、显示面板和显示装置 | |
CN105632442B (zh) | 代码切换电路及液晶显示装置 | |
CN100449519C (zh) | 数据传输控制装置及电子设备 | |
CN207801891U (zh) | 一种多张显卡的分时启动电路 | |
CN108172165A (zh) | 移位寄存器电路、驱动方法和显示装置 | |
CN101916540A (zh) | 时钟脉冲信号产生方法 | |
CN110189681B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
CN109286393A (zh) | 阵列基板、电子设备、信号同步方法、可读存储介质 | |
CN107610664B (zh) | 一种电路板以及显示器 | |
CN110264939A (zh) | 移位寄存器单元、栅极驱动电路及显示控制方法 | |
CN109686334A (zh) | 栅极驱动电路及其驱动方法、和显示装置 | |
CN103366690B (zh) | 影像显示系统与显示器面板 | |
US8963696B2 (en) | Apparatus for performing key control with reduced key matrix pin count | |
US5878281A (en) | Synchronous serial data transfer device | |
CN109461420A (zh) | 显示器、显示器驱动装置及其驱动方法 | |
CN108053795A (zh) | 一种覆晶薄膜电路板、显示装置和信号处理方法 | |
CN110489363A (zh) | 基于ddr写通道的发送电路 | |
US20040160383A1 (en) | Multi-screen driving device and method | |
CN109410816A (zh) | 显示装置及其驱动方法 | |
CN104991665B (zh) | 一种基于mc8051串口的kvm级联方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |