CN109270786A - 一种掩膜板 - Google Patents

Abstract

本申请提供一种掩膜板，包括衬底和位于衬底表面的掩膜板本体，掩膜板本体包括图案部分和静电保护结构，所述图案部分用于在晶圆上形成图形，也即曝光形成芯片的区域，而静电保护结构围绕图案部分设置，静电保护结构不仅包括围绕图案部分的封闭结构，还包括相对于封闭结构凸出的多个尖端凸起。由于在静电保护结构的封闭结构上设置了多个尖端凸起，基于尖端放电原理，在封闭结构上设置多个尖端凸起，能够提高封闭结构的放电能力，从而对位于封闭结构内部的图案部分进行保护，避免因静电释放，造成形成芯片部分的图案部分被损坏，而使得晶圆上铺出的图形受到影响，进而导致晶圆良率下降的问题。

Description

一种掩膜板

技术领域

本发明涉及半导体制作技术领域，尤其涉及一种掩膜板。

背景技术

半导体器件制作过程中，通常包括在晶圆上沉积、真空热蒸发等工艺步骤，将有机物分子以薄膜的形式沉积在晶圆上，在沉积过程中，需要用到与制作芯片主要功能区域相匹配的掩膜板。

掩膜板上按照实际需求分，包括图案区域和非图案区域；其中图案区域是需要曝光并沉积其他物质到晶圆上的部分，通常位于掩膜板的中间区域，用于形成芯片图形；非图案区域为不需要曝光并沉积其他物质到晶圆上的部分。

由于掩膜板在制作过程中和使用过程中，会产生静电，静电不断在掩膜板上进行累积并释放，造成掩膜板上的图案区域被损坏，当图案区域被损坏的图形铺到晶圆上时，得到的图案与预期的图案发生偏差，最终导致晶圆良率下降。

发明内容

有鉴于此，本发明提供一种掩膜板，以解决现有技术中掩膜板上图案区域受ESD(Electro-Static discharge，静电释放)现象而被损坏，造成晶圆良率下降的问题。

为实现上述目的，本发明提供如下技术方案：

一种掩膜板，包括：

衬底；

位于所述衬底表面的掩膜板本体；

所述掩膜板本体包括用于在晶圆上形成图形的图案部分和对所述图案部分进行静电保护的静电保护结构；

其中，所述静电保护结构包括围绕所述图案部分的封闭结构，以及在所述掩膜板本体所在平面内且相对于所述封闭结构凸出的多个尖端凸起。

优选地，所述封闭结构为多边形。

优选地，所述封闭结构的至少一段为蛇形结构。

优选地，所述尖端凸起的延伸方向与所述尖端凸起相连的封闭结构段相互垂直。

优选地，所述静电保护结构还包括多个梳状结构，所述梳状结构包括梳本体和垂直于所述梳本体的梳齿；

其中，所述梳状结构与所述蛇形结构互补设置，每个所述梳齿位于相邻两个所述尖端凸起之间。

优选地，一个所述梳本体上设置一个梳齿；或者，一个所述梳本体上设置多个梳齿。

优选地，所述封闭结构的所有段均为蛇形结构。

优选地，所述封闭结构为圆形或椭圆形

优选地，所述掩膜板本体的材质为铬。

优选地，还包括多条导电连线，所述导电连线连接所述图案部分以及所述静电保护结构。

优选地，还包括多条导电连线，所述多条导电连线将多个所述图案部分电性连接，并连接至所述静电保护结构。

优选地，所述导电连线的宽度小于或等于光刻机曝光精度。

经由上述的技术方案可知，本发明提供的掩膜板包括衬底和位于衬底表面的掩膜板本体，掩膜板本体包括图案部分和静电保护结构，所述图案部分用于在晶圆上形成图形，也即图案部分为曝光形成芯片的区域，而静电保护结构围绕图案部分设置，静电保护结构不仅包括围绕图案部分的封闭结构，还包括相对于封闭结构凸出的多个尖端凸起。由于在静电保护结构的封闭结构上设置了多个尖端凸起，基于尖端放电原理，在封闭结构上设置多个尖端凸起，能够提高封闭结构的放电能力，从而对位于封闭结构内部的图案部分进行保护，避免因静电释放，造成形成芯片部分的图案部分被损坏，而影响制作出芯片的图形，进而导致晶圆的良率降低的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的一种掩膜板结构示意图；

图2为图1中掩膜板沿AA’线的剖面结构示意图；

图3为本发明实施例中提供的一种掩膜板结构示意图；

图4为本发明实施例中提供的另一种掩膜板结构示意图；

图5为图4中B区域的一种局部放大结构示意图；

图6为图4中B区域的另一种局部放大结构示意图；

图7为图4中B区域的另一种局部放大结构示意图；

图8为本发明实施例中提供的另一种掩膜板结构示意图；

图9为本发明实施例中提供的另一种掩膜板结构示意图。

具体实施方式

正如背景技术部分所述，掩膜板在制作过程中或使用过程中，在晶圆上沉积制作形成的芯片图案发生变形，造成晶圆的良率下降。

发明人发现，出现上述问题的原因是，掩膜板在制作过程中或使用过程中，容易产生静电，发生静电释放(Electro-Static Discharge，ESD)效应。当掩膜板上发生ESD效应时，会造成图案区域损坏，进而在使用图案区域已经被损坏的掩膜板制作芯片过程中，造成芯片形状发生变形，从而导致晶圆的良率降低。

为保证晶圆的良率，避免掩膜板上出现ESD效应，发明人发现一种掩膜板结构，请参见图1和图2，图1为一种掩膜板结构示意图；图2为图1中掩膜板沿AA’线的剖面结构示意图；掩膜板01包括衬底012和位于衬底012上的掩膜板本体；掩膜板本体包括用于通过曝光在晶圆上形成图形的图案区域011，也即后续通过沉积或真空蒸镀工艺，在晶圆上形成芯片结构的区域，掩膜板为不透光结构；掩膜板01还包括围绕图案区域011的静电保护结构——ESD环013，虽然静电保护结构013也不透过光，但由于设置在芯片结构区外围，从而不会在晶圆上形成对应的图案。由于ESD环013为封闭图形，能够使得外界的静电荷在ESD环上积累，从而避免外界的静电电荷对掩膜板01中ESD环013内的图案区域011造成静电影响，对图案区域进行保护，避免了图案区域边缘明亮、起皮或飞弧的问题。

但是，发明人发现，当外界静电荷较多时，ESD环的静电释放能力有限，保护效果不太好。

基于此，本发明提供一种掩膜板，包括：

衬底；

位于所述衬底一个表面的掩膜板本体；

所述掩膜板本体包括用于在晶圆上形成图形的图案部分和对所述图案部分进行静电保护的静电保护结构；

其中，所述静电保护结构包括围绕所述图案部分的封闭结构，以及在所述掩膜板本体所在平面内，且相对于所述封闭结构凸出的多个尖端凸起。

由于在静电保护结构的封闭结构上设置了多个尖端凸起，基于尖端放电原理，在封闭结构上设置多个尖端凸起，能够提高封闭结构的放电能力，从而对位于封闭结构内部的图案部分进行保护，避免因静电释放，造成形成芯片部分的图案部分被损坏，而影响制作出芯片的图形，进而导致晶圆的良率降低的问题。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图3，图3为本发明实施例提供的一种掩膜板结构示意图；所述掩膜板10包括：衬底101；位于衬底101一个表面的掩膜板本体102；掩膜板本体102包括用于在晶圆上形成图形的图案部分1021和对图案部分1021进行静电保护的静电保护结构1022；其中，静电保护结构1022包括围绕图案部分1021的封闭结构1022A，以及在掩膜板本体所在平面内，且相对于封闭结构1022A凸出的多个尖端凸起1022B。

本实施例中不限定衬底的具体材质，衬底在掩膜板中起到承载掩膜板本体的作用，因此，只要能够满足后续掩膜板的使用，例如掩膜板本体外的区域能够透过曝光过程中的光，且在沉积或真空蒸镀工艺的高温工艺条件而不发生变形衬底材质均可以使用。本实施例中可选的，衬底的材质可以是玻璃或其他不宜在高温下变形的透明材质。

另外，静电保护结构设置在一个掩膜板的边缘区域，可以围绕多个图案部分1021，从而对内部的图案部分1021均起到静电保护作用，避免每个图案部分1021均设置静电保护结构，而造成静电保护结构占据掩膜板面积较大，导致掩膜板面积浪费的问题。如图3中所示，一个静电保护结构1022内部可以包括多个图案部分1021。具体设置多少个图案部分，可以根据实际生产过程中芯片结构的设计而设置，本实施例中对此不作限定。

本实施例中仅限定静电保护结构包括封闭结构1022A和相对于封闭结构1022A凸出的多个尖端凸起1022B，并不限定尖端凸起的设置位置，尖端凸起1022B可以设置在封闭结构1022A的外侧，也可以是设置在封闭结构1022A的内侧，需要说明的是，尖端凸起1022B可以设置在封闭结构1022A的外侧，使得静电释放在封闭结构1022A外，而对封闭结构1022A内部的图案部分1021不造成影响，因此，在本发明的一个实施例中，尖端凸起1022B设置在封闭结构1022A的外侧。

本实施例中也不限定封闭结构1022A的具体形状，只要能够形成封闭结构1022A，即能够对位于封闭结构1022A内部的多个图案部分1021形成静电保护即可，因此，本实施例中封闭结构1022A可以是多边形结构，也可以是圆形或者椭圆形等形状，本实施例中对此不作限定。如图3中所示，封闭结构1022A为矩形结构。

而在封闭结构1022A上设置多个尖端凸起，能够利用尖端放电原理，提高封闭结构1022A的静电保护能力。需要说明的是，本实施例中不限定尖端凸起1022B的具体形状，可以是三角形或者矩形，只要相对于封闭结构1022A而言相对凸出，形成尖端即可，为了能够使得尖端放电能力最强，本实施例中可选的，尖端凸起的延伸方向与尖端凸起相连的封闭结构段相互垂直。

下面结合具体附图对本发明提供的掩膜板结构进行详细说明。

请参见图4，图4为本发明实施例中提供的另一种掩膜板结构示意图；所述掩膜板中掩膜板本体中的静电保护结构大体上呈矩形，其中相对的两个边为蛇形结构，如图4中所示，也即本实施例中封闭结构的至少一段为蛇形结构。

为增强静电保护结构的静电释放能力，本实施例中在蛇形结构上设置了相对于蛇形结构线段垂直的多个尖端凸起结构，进一步的，为了提高静电保护结构的静电释放能力，还可以是设置多个梳状结构，请参见图5，图5为图4中B区域的放大结构示意图。梳状结构中电荷聚集在相邻的两根细针的尖端，当电位达到一定程度上时，就可以实现尖端放电，及时将电荷释放出去，以此保护里面区域的图形，从而提高静电保护结构的静电释放能力。

蛇形结构S的线段上设置了多个尖端凸起，同时静电保护结构还包括多个梳状结构C，梳状结构C包括梳本体C1和垂直于梳本体C1的梳齿C2；其中，梳状结构C与蛇形结构S互补，每个梳齿C2位于相邻两个尖端凸起之间。

本实施例中不限定梳状结构C的具体结构，可以如图5中所示，一个梳本体C1上设置多个梳齿，也即与一段蛇形结构S对应的梳状结构的梳本体为连续的，还可以如图6中所示，一个梳本体C1上设置一个梳齿，也即，与一段蛇形结构S对应的梳状结构的梳本体为不连续的，间断的。与一段蛇形结构S对应的梳状结构的梳本体为不连续时，一个梳本体上也可以是设置多个梳齿，如图7中所示。本实施例中不限定梳状结构的具体形状或结构，实际生产中，可以根据所需要的静电保护结构的实际静电释放能力而设置。当尖端放电结构越多时，静电释放能力越强，而且，一个梳本体上只设置一个梳齿时，只要满足较低电位就能够达到静电释放的要求因此，本实施例中更加优选的，一个梳状结构包括一个梳本体，一个梳本体上设置一个梳齿。

需要说明的是，由于实际使用过程中，掩膜板的某相对两边的经常被接触，用于将掩膜板放置在规定位置；或者从工作机台上取下，放置在掩膜板盛放盒中，因此，常常被拾取的两个边为静电产生较多的地方，本实施例中图4中的蛇形结构设置在掩膜板的相对设置两侧，用于对掩膜板接触或放置过程中产生的静电进行释放。

在本发明的其他实施例中，为了更好地进行静电释放，本发明中可以将封闭结构的所有段均设置为蛇形结构，对应蛇形结构上设置相对于蛇形结构段凸出的凸起结构，并再对应设置梳状结构，以便提高静电保护结构的整体静电释放能力。

本实施例中不限定掩膜板的具体材质，可选的，在本发明的一个实施例中，掩膜板本体的材质为铬。也即位于透明衬底上的实体部分的材质为金属铬。本实施例中掩膜板本体的材质还可以是其他金属或非金属材质，只要能够在曝光过程中在晶圆上形成图形即可。

由于设置静电保护结构能够将外界电荷屏蔽掉，避免外界电荷进入到静电保护结构的封闭结构内部，但是当静电保护结构的封闭结构内部具有电荷积累，而无法进行静电释放时，同样会对静电保护结构内部的用于在晶圆上形成芯片结构的图案部分造成损坏，为了进一步将静电保护结构的封闭结构围绕的区域内的静电积累电荷进行释放，当掩膜板材质为铬材质时，本实施例中掩膜板还可以包括多条导电连线，导电连线连接图案部分以及静电保护结构。请参见图8，图8为本发明实施例中提供的另一种掩膜板结构示意图。导电连线103将静电保护结构1022中的多个图案部分1021连接至静电保护结构1022上，从而避免图案部分1021上积累静电电荷。

在本发明的其他实施例中，还可以如图9所示，包括多条导电连线103，多条导电连线103先将多个图案部分电性连接，然后将一个图案部分1021连接至静电保护结构1022，避免封闭结构内部的图案部分1021上积累静电电荷。

需要说明的是，本实施例中不限定导电连线103的具体材质，只要能够导电即可，可选的，导电连线103的材质可以是金属，更加可选的，可以是与掩膜板本体材质相同的金属材质，也即金属铬。而且，需要说明的是，导电连线的存在对芯片结构图形的影响应该几乎没有，因此，本实施例中对导电连线的宽度进行限制，所述导电连线的宽度小于或等于光刻机曝光精度，从而即使在曝光过程中，由于导电连线的宽度较小，对曝光的光线没有进行遮挡，在晶圆上也不会形成图形。

需要注意的是，不同型号的光刻机，对应不同的光刻机曝光精度，本实施例中对此不作限定，例如，湿法氟化氩(Arf)光刻机的曝光精度为40nm，则掩膜板在湿法Arf光刻机中使用时，导电连线的宽度不超过40nm；干法Arf光刻机的曝光精度为60nm，则掩膜板在干法Arf光刻机中使用时，导电连线的宽度不超过60nm；氟化氪(Krf)光刻机的曝光精度为102nm，则掩膜板在Krf光刻机中使用时，导电连线的宽度不超过102nm；而I-line光刻机的曝光精度为182nm，则掩膜板在I-line光刻机中使用时，导电连线的宽度不超过182nm。

本发明提供的掩膜板包括透明衬底和位于透明衬底表面的掩膜板本体，掩膜板本体包括实体部分和镂空部分，其中，实体部分包括图案部分和静电保护结构，所述图案部分用于在晶圆上形成图形，也即曝光形成芯片的区域，而静电保护结构围绕图案部分设置，静电保护结构不仅包括围绕图案部分的封闭结构，还包括相对于封闭结构凸出的多个尖端凸起。由于在静电保护结构的封闭结构上设置了多个尖端凸起，基于尖端放电原理，在封闭结构上设置多个尖端凸起，能够提高封闭结构的放电能力，从而对位于封闭结构内部的图案部分进行保护，避免因静电释放，造成形成芯片部分的图案部分被损坏，而影响制作出芯片的图形，进而导致晶圆的良率降低的问题。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种掩膜板，其特征在于，包括：

衬底；

位于所述衬底表面的掩膜板本体；

所述掩膜板本体包括用于在晶圆上形成图形的图案部分和对所述图案部分进行静电保护的静电保护结构；

其中，所述静电保护结构包括围绕所述图案部分的封闭结构，以及在所述掩膜板本体所在平面内且相对于所述封闭结构凸出的多个尖端凸起。

2.根据权利要求1所述的掩膜板，其特征在于，所述封闭结构为多边形。

3.根据权利要求2所述的掩膜板，其特征在于，所述封闭结构的至少一段为蛇形结构。

4.根据权利要求3所述的掩膜板，其特征在于，所述尖端凸起的延伸方向与所述尖端凸起相连的封闭结构段相互垂直。

5.根据权利要求3所述的掩膜板，其特征在于，所述静电保护结构还包括多个梳状结构，所述梳状结构包括梳本体和垂直于所述梳本体的梳齿；

其中，所述梳状结构与所述蛇形结构互补设置，每个所述梳齿位于相邻两个所述尖端凸起之间。

6.根据权利要求5所述的掩膜板，其特征在于，一个所述梳本体上设置一个梳齿；或者，一个所述梳本体上设置多个梳齿。

7.根据权利要求2所述的掩膜板，其特征在于，所述封闭结构的所有段均为蛇形结构。

8.根据权利要求1所述的掩膜板，其特征在于，所述封闭结构为圆形或椭圆形。

9.根据权利要求1-8任意一项所述的掩膜板，其特征在于，所述掩膜板本体的材质为铬。

10.根据权利要求1所述的掩膜板，其特征在于，还包括多条导电连线，所述导电连线连接所述图案部分以及所述静电保护结构。

11.根据权利要求1所述的掩膜板，其特征在于，还包括多条导电连线，所述多条导电连线将多个所述图案部分电性连接，并连接至所述静电保护结构。

12.根据权利要求10或11所述的掩膜板，其特征在于，所述导电连线的宽度小于或等于光刻机曝光精度。