CN109257044A - 用于可配置的adc前端rc滤波器的技术 - Google Patents

用于可配置的adc前端rc滤波器的技术 Download PDF

Info

Publication number
CN109257044A
CN109257044A CN201810766520.1A CN201810766520A CN109257044A CN 109257044 A CN109257044 A CN 109257044A CN 201810766520 A CN201810766520 A CN 201810766520A CN 109257044 A CN109257044 A CN 109257044A
Authority
CN
China
Prior art keywords
adc
filter
resistance
group
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810766520.1A
Other languages
English (en)
Other versions
CN109257044B (zh
Inventor
A·古塔
V·A·S·尼塔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN109257044A publication Critical patent/CN109257044A/zh
Application granted granted Critical
Publication of CN109257044B publication Critical patent/CN109257044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及用于可配置的ADC前端RC滤波器的技术。提供了用于可配置的模数转换器滤波器以改善传递函数峰化或频率响应问题的技术。在例子中，信号传递函数峰化的前端电路可包括：包括至少两个电容器的电阻‑电容滤波器和开关电路。电阻‑电容滤波器可将输入模拟信号耦合到所述信号传递函数峰化。开关电路可耦合到所述至少两个电容器中的第一电容器，并且可选择性地将所述第一电容器的端子放置在所述电阻‑电容滤波器的多个不同节点中的选定的一个节点处，以配置电路来解决峰化或频率响应问题。

Description

用于可配置的ADC前端RC滤波器的技术
优先权和相关申请
本专利申请要求Gutta于2017年7月13日提交的标题为“用于可配置的ADC前端RC滤波器的技术”的美国临时专利申请序列号62/532,178(代理人案号3867.444PRV)的优先权益，在此通过引用将其全部内容并入本文。
技术领域
本文件通常但不限于滤波器，并且更具体地涉及用于模数转换器(ADC)的可配置滤波器。
背景技术
可以至少部分地根据以下应用要求来定义ADC：其带宽(它可以正确地转换为数字信号的模拟信号的频率范围)，其分辨率(最大模拟信号可以是离散电平的数量分为数字信号并在数字信号中表示)以及信噪比“信噪比”(ADC可以如何精确测量ADC引入的噪声信号)。模数转换器(ADC)具有许多不同的设计，可以根据应用要求进行选择。信号传递函数峰化可能是某些ADC设计的问题。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。
图1总体示出了包括示例性可配置电阻-电容(RC)前端滤波器和模数转换器的示例系统。
图2总体示出了用于将单端模拟信号耦合到模数转换器的可配置的前端RC滤波器的示例。
图3总体示出了用于将单端模拟信号耦合到模数转换器的可配置的RC前端滤波器的示例。
图4总体示出了用于将差分模拟信号耦合到模数转换器的可配置的RC前端滤波器的示例。
图5总体示出了包括可配置的RC滤波器和模数转换器的系统的示例。
图6示出了本文所讨论的技术(例如，方法)中的任何一个或多个可以执行的示例机器或控制器的框图。
具体实施方式
信号传递函数峰化例如模数转换器(ADC)是电子设备，可以将模拟输入或信号携带的连续物理量转换为数字数字或表示数量幅度的输出(或携带该数字数字的数字信号)。转换涉及模拟输入信号的量化，所以会引入少量的错误。典型地，通过对模拟输入信号进行周期性采样来进行量化。结果是已经将连续时间和连续幅度的模拟输入信号转换成离散时间和离散幅度数字信号的一系列数字值(即数字信号)。
ADC通常由以下应用要求来定义：带宽(模拟信号可以正确转换为数字信号的频率范围)、分辨率(最大模拟信号可以分成的离散电平的数量和数字信号)以及信噪比“SNR”(相对于ADC引入的噪声，ADC如何精确测量信号)。模数转换器(ADC)具有许多不同的设计，可以根据应用要求进行选择。
基于Δ-Σ(DS)调制的模数转换器(ADC)已广泛用于数字音频和高精度仪器系统。Δ-ΣADC可以包括环路滤波器、量化器和反馈数字模拟转换器(DAC)。Δ-ΣADC通常具有能够以低成本将高分辨率模拟输入信号转换为数字信号的优点。通常，Δ-ΣADC使用Δ-Σ调制器或量化器编码模拟信号。在某些例子中，量化器可以采用例如低分辨率ADC，例如1位ADC、FlashADC或Flash量化器等来编码模拟信号。如果适用，Δ-ΣADC可以将数字滤波器应用于量化器的输出以形成更高分辨率的数字输出。环路滤波器可以包含一个或多个积分器，可以包含这些积分器以提供Δ-ΣADC的误差反馈，并有助于将量化器中的噪声从基带形成为更高的频率。该误差通常是通过获取原始模拟输入信号与使用反馈DAC(其中数字化信号被转换回模拟信号)产生的原始模拟输入信号的重构版本之间的差异而产生的。Δ-ΣADC的一个关键特性是其将量化噪声(例如来自量化器104的噪声)推向更高频率的能力。将噪音推到不同的频率也可以称为噪音整形。噪声整形量可以取决于环路滤波器的顺序。Δ-ΣADC通常能够实现高分辨率模数转换。
由于其普及性，Δ-ΣADC和采用Δ-ΣADC的结构的许多变化已被使用并提出。取决于应用，可以实现环路滤波器的不同顺序。在某些情况下，Δ-ΣADC可以使用连续时间电路(与分立时间电路相反)实现。例如，积分器的级联可以包括离散时间积分器。在某些情况下，Δ-ΣADC可以混合连续时间电路和混合架构的离散时间电路来实现。例如，一些积分器(例如，级联积分器中的第一积分器)可以使用连续时间电路来实现，而一些其他积分器(例如级联积分器中的后积分器)可以使用离散时间电路来实现。通常，峰化、连续时间、Δ-ΣADC或连续时间电路，可以以较低的功耗运行，并且可以实现比离散时间更好的宽带性能。连续时间、Δ-ΣADC和离散时间，Δ-ΣADC也可能有不同的风格，例如反馈架构和前馈架构。不同的设计会影响Δ-ΣADC的结果信号传递函数和/或噪声传递函数。
通信中不断增加的数据速率使工程师能够设计具有更高优值(FOM)的模数转换器(ADC)，例如对带宽和精度的更高要求，同时功率效率更高，可延长具有此类ADC的器件的电池寿命。在过去几十年的连续时间中，由于速度与功耗相比，其离散时间的优势(离散时间、Δ-Σ转换器、开关电容电路)和其固有的抗锯齿功能，Δ-Σ转换器被广泛用于高速架构。
图1大体示出了示例系统100，其包括示例可配置，电阻-电容(RC)前端滤波器101和模数转换器102。在某些例子中，可配置的RC前端滤波器101可以帮助改善连续时间、前馈、Δ-ΣADC的STF峰化。在某些例子中，可配置的RC前端滤波器101可以定位STF的极点，使得STF峰化被消除或减小，此外，可配置的RC前端滤波器101可以防止调制器或量化器ADC102过载。尽管不限于此，ADC 102可以是前馈配置中的连续时间、Δ-ΣADC。所示的ADC 102是三阶连续时间、前馈、Δ-ΣADC。在某些例子中，ADC 102可以具有从量化器的输出到第一积分器INT1的输入的单个主反馈路径，并且积分器INT1、INT2和INT3的输出可以前馈到量化器的输入端(即，经由从积分器的各个输出到量化器前面的加法器的三条前馈路径)。量化器可以接收具有积分器输出的求和信号(例如，使用量化器前面的加法器求和)。前馈路径可以确保在第一积分器之后的积分器处几乎没有信号内容，例如INT2和INT3，并且因此随后的积分器可以在考虑到较低的功耗的情况下实施和确定尺寸。因此，连续时间、前馈、Δ-ΣADC比连续时间、反馈、Δ-ΣADC具有更高的功效。此外，与连续时间反馈型Δ-ΣADC相比，连续时间前馈Δ-ΣADC转换器具有宽松的动态范围要求。
虽然上述示例显示为连续时间Δ-Σ模数转换器，离散时间Δ-ΣADC也可以具有反馈和前馈架构。对于反馈离散时间Δ-ΣADC，ADC 102可以具有从量化器的输出到积分器的输入的反馈路径。对于前馈离散时间Δ-ΣADC，ADC 102可以具有从量化器的输出到第一积分器INT1的输入的单个主反馈路径，积分器INT1、INT2、INT3的输出被前馈到量化器的输入端。反馈和前馈配置适用于连续时间和离散时间电路均用于Δ-ΣADC的混合架构。
连续时间前馈ADC的一个缺点是信号传递函数(STF)在较高频率下可能表现出峰化。在连续时间的前馈Δ-Σ转换器中，高频时，第一积分器和相关的前馈路径推翻了其他贡献者并确保了稳定性。参考图1，较高频率的信号可以穿越INT1和从INT1的输出到量化器的输入的前馈路径的较快路径。当发生这种情况时，其他积分器(例如，INT2和INT3)不再起作用，并且Δ-Σ调制器可以作为一阶调制器工作。结果，信号传递函数峰化可能会由于开环增益而发生，从而使得从N阶行为到一阶行为的转换过程变得快速。
由于信号传递函数(STF)峰值，连续时间前馈Δ-ΣADC可以放大干扰信号或带外阻塞信号。在带外阻塞信号的存在会导致调制器过载的无线应用中，STF峰化可能会产生问题。出于这个原因，在这些应用中工作的设计人员通常会回到使用功耗较低的连续时间反馈Δ-ΣADC，而不是使用连续时间前馈Δ-ΣADC。一些设计人员使用暴力方法通过在转换器前增加一个低通滤波器或类似器件来解决干扰和带外阻塞信号，以消除不需要的信号分量，但这种强力方法并不总是理想的。使用低通滤波器不是处理不希望的信号分量的高效方案。这些上述问题也适用于离散时间前馈Δ-ΣADC，或甚至具有连续时间和离散时间电路的混合连续时间、离散时间、前馈Δ-ΣADC。除上述问题外，制造异常还会影响ADC的预期3db频率，这会影响两个ADC之间的相位匹配，并可能导致调制器不稳定。
本发明人已经认识到更有效的可配置的RC前端滤波器101，其允许配置改善STF峰化并允许调节期望的3db频率。在某些例子中，可配置的RC前端滤波器101可以定位STF的极点，使得STF峰化被消除或减少。另外，可配置的RC前端滤波器101可以防止ADC的调制器或量化器过载。
图2总体示出了用于将单端模拟信号(IN)耦合到诸如连续时间前馈Δ-ΣADC之类的ADC(未示出)的可配置的前端RC滤波器201的示例。可配置的前端RC滤波器201可以包括串联耦合的两个或更多个电阻器210、211或电阻、可选开关212和电容器213。在某些例子中，串联耦合的电阻器210、211可以接收单端模拟信号(IN)并且与开关212配合，将信号耦合到ADC的输入端(未示出)。电容器213可以耦合到串联耦合电阻器210、211中的两个之间的中间节点216。在某些例子中，ADC的输入级可以包括运算放大器，并且并且运算放大器的信号输入可以提供虚拟地。在某些例子中，靠近滤波器输出端(OUT)或ADC输入端的电阻210可以调节。在某些例子中，最靠近ADC输入的电阻210的调整可以导致ADC的SFT峰值的显着降低。作为替代或者组合，最接近ADC输入端的电容器213的调整也可以导致ADC的SFT峰化的显着降低。在某些例子中，可配置的前端RC滤波器201可以选择性地包括附加串联电阻214或附加电容215。
图3大致示出了用于将单端模拟信号(IN)耦合到诸如连续时间前馈Δ-ΣADC之类的ADC(未示出)的可配置的RC前端滤波器301的示例。可配置的前端滤波器301可以包括串联耦合的两个或更多个电阻器310、311、314或串联的电阻，多个开关312、316、315和电容器313。在某些例子中，串联耦合的电阻器310、311、314可以接收单端模拟信号(IN)并且与第一开关312协作，将信号耦合到ADC的输入或可配置的RC前端滤波器301的输出。电容器313可以具有耦合到参考电位(例如地)的第一节点，并且第二节点可以经由第二开关315或第三开关316可选地耦合到串联耦合电阻器310、311、314的中间节点。例如，对于某些制造异常，或者当ADC以第一频率工作时，电容器313可以通过第二开关315连接到第一中间节点321，以减少或消除与制造异常或第一频率相关的SFT峰化。在一些示例中，电容器313可以耦合到第二中间节点322以改善与制造异常相关联的SFT峰化，或者利用第二频率处的ADC的操作。在某些例子中，第一中间节点321可以在空间上比第二中间节点322更靠近ADC的输入。
图4总体示出了用于将差分模拟信号(IN)耦合到诸如连续时间前馈Δ-ΣADC之类的ADC(未示出)的可配置的RC前端滤波器401的示例。可配置的RC前端滤波器401可以包括两个或更多个电阻器410、411、440、441或串联耦合的电阻的并联网络431、432、多个开关415、416、455、456以及电容器413。在某些例子中，串联耦合的电阻器网络431、432可以接收差分模拟信号(IN)并且与第一开关对412、452协作，可以通过可配置的RC前端滤波器401的输出端(OUT)将信号耦合到ADC的输入端(未示出)。在一些示例中，当开关对412、452提供到输入端的低阻抗连接时，第一开关对412、452可以当开关对412、452提供到ADC的输入的低阻抗连接时在系统(例如图1或图4的系统)内启用可配置的RC前端滤波器401，并且当开关对412、452提供与ADC的输入端的高阻抗连接或将滤波器的电阻器410、411、440、441和电容器413隔离时，可禁用可配置的RC前端滤波器401。
在某些例子中，电容器413的每个节点461、462可以可选择地耦合到串联耦合电阻网络431、432之一的中间节点321、322、323、324。在某些例子中，对于某些制造异常，或者当ADC工作在第一频率时，电容器413可以经由第一开关415和第二开关455连接到第一对中间节点421、423以减少或消除与制造异常或第一频率相关的SFT峰化。在一些示例中，电容器413可以经由第三开关416和第四开关456耦合到第二对中间节点422、424，以改善与制造异常相关或与第二频率操作ADC相关的SFT峰化。在某些例子中，第一对中间节点421、423可以位于比第二对中间节点422、424更靠近ADC的输入端。在某些例子中，电容器413可以在空间上更靠近到可配置的RC前端滤波器401的输出或者连续时间的前馈Δ-ΣADC的输入以在较低频率下抗击SFT峰化，并且可以在空间上更远离连续时间前馈Δ-ΣADC的输入以在较高频率下对抗SFT峰化。
在某些例子中，可配置的RC前端滤波器401可以可选地包括附加电阻414、418、444、448和第二电容器417。在一些示例中，每个电阻网络431、432中的每个电阻的值可以随着距离而增加，电阻或电阻器位于可配置的RC前端滤波器401的输出(OUT)处。在一些示例中，第一电容器413的空间布置和电阻的相对值靠近可配置的RC前端滤波器401的输出(OUT)可允许可配置的RC前端滤波器401的3db频率的可编程性。
图5总体示出了包括可配置的RC滤波器501和ADC 502的系统500的示例。在某些例子中，可配置的RC滤波器501可以包括多个单独的RC滤波器560。在某些例子中，多个单独的RC滤波器的每个单独的RC滤波器560可以具有与彼此单独的RC滤波器相同的架构。在某些例子中，任何单独的RC滤波器的架构可以包括图1-4中任何一个例子的架构。多个单独的RC滤波器560可以允许通过使用一个或多个开关来从ADC 502的输入耦合(启用)或隔离(禁用)单独的RC滤波器来进行配置。
在一些例子中，多个单独的RC滤波器561可以被布置成两组或更多组滤波器561、562。在一个示例中，每个组561、562的所述多个RC滤波器的每个单独的RC滤波器560可以具有诸如图5的示例中所示的滤波器体系结构的滤波器体系结构。在一些示例中，每个组561、562的每个单独RC滤波器560的每个分量可以与同一组内每个过滤器的每个对应组件相同。在一些示例中，单个RC滤波器的每个组561、562可以被配置用于针对检测集合或针对预定集合的制造异常来对抗STF峰化。在一些示例中，单个RC滤波器的每个组561、562可以被配置用于针对ADC的特定工作频率范围对抗STF峰化。在这样的示例中，用于空间配置每个RC滤波器560的电容器的开关可以用于微调或提供可配置的RC滤波器501的RC滤波器的每个组561、562的增加的调谐分辨率。在某些例子中，每个单独的RC滤波器560的开关或开关对可以允许每个单独的滤波器560或每组滤波器561、562被启用或禁用。在这样的示例中，ADC系统500可以包括控制器(未示出)以控制可配置的RC滤波器501的哪个组561、562或单个RC滤波器560的组被启用和禁用。在一些示例中，单个RC滤波器560可以作为一个组或单独地被启用和禁用，以允许将可配置的RC滤波器501微调到ADC的特定制造异常、特定操作模式或ADC的频率或其组合。
可以理解的是，在不偏离本主题的范围的情况下，可配置的RC滤波器501可以包括多于两组的单个RC滤波器。可以理解的是，在不偏离本主题的范围的情况下，各组RC滤波器可以包括任何数量的单独的RC滤波器。在某些例子中，第一组单个RC滤波器可以包括例如32个RC滤波器，其具有针对前3db频率的电阻和电容设计，并且第二组单个RC滤波器可以包括，例如32个RC滤波器，其电阻和电容设计为第二个3db频率，使得当第一组的滤波器和第二组滤波器的组合被启用时，滤波器可以具有落在第一3db频率和第二3db频率之间的3db频率。在某些例子中，第一组单独的RC滤波器可以包括许多具有针对ADC的第一工作频率设计的电阻和电容的RC滤波器，并且第二组单独的RC滤波器可以包括多个RC滤波器具有为ADC的第二工作频率设计的电阻和电容，使得当第一组的滤波器和第二组滤波器的组合被启用时，该滤波器可以在落在第一工作频率和第二工作频率之间(介于第一个3db频率和第二个3db频率之间)的ADC的工作频率下改善STF峰化。
图6示出了示例性机器600或控制器的框图，在其上可以执行本文讨论的任何一种或多种技术(例如，方法)。在替代实施例中，机器600可以作为独立设备操作或可以连接(例如联网)到其他机器。在联网部署中，机器600可以在服务器-客户端网络环境中以服务器机器、客户端机器或两者的能力运行。在一个示例中，机器600可以用作对等(或其他分布式)网络环境中的对等机器。如这里所使用的，对等指直接在两个设备之间的数据链路(例如，它不是中心辐射拓扑)。相应地，对等网络与使用对等数据链路的一组机器联网。机器600可以是个人计算机(PC)、平板电脑、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、网络路由器、交换机或网桥、或者指定要由该机器执行的操作的任何能够执行指令(顺序或其他)的机器。此外，虽然仅示出单个机器，但术语“机器”也应被视为包括单独或联合执行一组(或多组)指令以执行本文讨论的任何一种或多种方法的机器的任何集合，如云计算、软件即服务(SaaS)、其他计算机集群配置。
如本文所述，示例可以包括逻辑或多个组件或机制，或者可以由逻辑或多个组件或机制来操作。电路集合是在包括硬件(例如简单电路、门电路、逻辑电路等)的有形实体中实现的电路的集合。电路集成员资格可能随着时间的推移以及潜在的硬件变化而变化。电路集包括可能操作时单独或组合执行指定的操作的成员。在一个示例中，电路组的硬件可以被不可变地设计为执行特定操作(例如，硬连线)。在一个示例中，电路组的硬件可以包括可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，其包括物理修改的计算机可读介质(例如磁性、电力、不变集合粒子的可移动放置等)以编码特定操作的指令。在连接物理组件时，硬件组件的基本电特性例如从绝缘体改变为导体或反之亦然。这些指令使嵌入式硬件(例如，执行单元或加载机构)能够通过可变连接在硬件中创建电路组的成员，以在操作中执行特定操作的部分。相应地，当设备运行时，计算机可读介质可通信地耦合到电路组件的其他部件。在一个示例中，任何物理组件可以用于多于一个电路组中的多于一个的成员。例如，在操作中，执行单元可以在第一电路组的第一电路中在一个时间点被使用并且被第一电路组中的第二电路重新使用，或由不同时间设定的第二电路中的第三电路产生。
机器(例如、计算机系统)600可以包括硬件处理器602(例如中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器604和静态存储器606，它们中的一些或全部可以经由互连链路(例如、总线)608彼此通信。机器600可以进一步包括显示单元610、字母数字输入设备612(例如键盘)和用户界面(UI)导航设备614(例如鼠标)、诸如光或红外传感器的传感器、陀螺仪、加速度计以及相关联的滤波器和ADC(诸如上面讨论的那些)。在一个示例中，显示单元610、输入设备612和UI导航设备614可以是触摸屏显示器。机器600可以另外包括存储设备(例如驱动单元)616、信号发生设备618(例如扬声器)、网络接口设备620以及一个或多个传感器621、诸如全球定位系统(GPS)传感器、罗盘、位置传感器系统(例如上面讨论的位置传感器系统)或其他传感器。机器600可以包括诸如串行连接(例如，通用串行总线(USB)、并行或其他有线或无线(例如，红外(IR)、近场通信(NFC)等)输出的输出控制器628，以传达或控制一个或多个外围设备(例如，打印机、读卡器等)。
存储设备616可以包括机器可读介质622，在该机器可读介质622上存储一个或多个体现本文描述的技术或功能中的任何一个或多个技术或功能或由其利用的一组或多组数据结构或指令624(例如，软件)。
指令624还可以完全或至少部分地驻留在主存储器604内、在静态存储器606内或硬件处理器602内由机器600执行。在一个示例中，硬件处理器602、主存储器604、静态存储器606或存储设备616的一个或任何组合可以构成机器可读介质。
尽管机器可读介质622被图示为单个介质，但术语“机器可读介质”可以包括被配置为存储一个或更多指令624的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。
术语“机器可读介质”可以包括能够存储、编码或承载供机器600执行并且使机器600执行本公开的技术中的任何一个或多个的指令的任何介质，或者能够存储、编码或携带由这些指令使用或与这些指令相关联的数据结构。非限制性机器可读介质示例可以包括固态存储器以及光学和磁性介质。在一个示例中，集中式机器可读介质包括具有多个具有不变(例如，静止)质量的粒子的机器可读介质。因此，集中的机器可读介质不是短暂传播信号。集中式机器可读介质的具体示例可以包括：非易失性存储器，诸如半导体存储器设备(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和闪存设备；磁盘，如内部硬盘和可移动磁盘；磁光盘；和CD-ROM和DVD-ROM盘。
指令624可进一步经由网络接口设备620利用传输介质通过通信网络626利用多种传输协议(例如，帧中继，网际协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传输协议(HTTP)等)中的任何一种传输或接收。示例通信网络可以包括局域网(LAN)、广域网(WAN)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、普通老式电话(POTS)网络、无线数据网络(例如称为的电气和电子工程师协会(IEEE)802.11系列标准、被称为的IEEE802.16系列标准)、IEEE802.15.4系列标准、对等网络等。在一个示例中，网络接口设备620可以包括一个或多个物理插孔(例如，以太网、同轴或电话插孔)或一个或多个天线以连接到通信网络626。在一个示例中，网络接口设备620可以包括多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个来进行无线通信。术语“传输介质”应被理解为包括能够存储、编码或携带由机器600执行的指令的任何无形介质，并且包括数字或模拟通信信号或其他无形介质以促进这种软件的通信。
各种注释和示例
以上详细描述包括对形成详细描述的一部分的附图的参考。作为说明，附图示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还考虑了其中仅提供了所示或所述的那些元件的示例。此外，本发明人还考虑了使用所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
如果本文档与以引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，如在专利文献中常见的那样，使用术语“一”或“一个”来包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，使得“A或B”包括“A但不是B”、“B但不是A”、“A和B”，除非另有说明表示。在本文件中，术语“包括”和“其中”用作相应术语“包含”和“其中”的等同词。而且，术语“包括”和“包含”是开放式的，也就是说，包括除了在这样的术语之后列出的那些之外的要素的系统、装置、物品、组合物、配方或过程仍然被认为落入所讨论的主题的范围内。此外，例如可能出现在权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作用于配置电子设备以执行如以上示例中所述的方法。这种方法的实现可以包括代码，诸如微码、汇编语言代码、更高级别的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会被用来解释或限制索赔的范围或含义。而且，在上面的详细描述中，各种特征可以被组合在一起以简化本公开。这不应被解释为意图无理要求披露的功能对任何索赔都是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。以下方面因此被合并到具体实施方式中作为示例或实施例，每个方面作为单独的实施例而独立，并且可以预期的是，这些实施例可以以各种组合或置换相互组合。

Claims (20)

1.一种用于抑制信号传递函数峰化的信号传递函数峰化的前端电路，所述前端电路包括：
包括至少两个电容器的电阻-电容滤波器，所述电阻-电容滤波器被配置为将输入模拟信号耦合到所述信号传递函数峰化；和
开关电路，耦合到所述至少两个电容器中的第一电容器，所述开关电路被配置为选择性地将所述第一电容器的端子放置在所述电阻-电容滤波器的多个不同节点中的选定的一个节点处。
2.权利要求1所述的电路，包括被配置为接收所述输入模拟信号的电阻-电容滤波器的第一和第二差分输入端子。
3.权利要求2所述的前端电路，其中所述信号传递函数峰化包括模数转换器(ADC)；和
其中所述电阻-电容滤波器包括：
第一组串联电阻，被配置为将所述第一差分输入端子与ADC的第一积分器的第一输入耦合；和
第二组串联电阻，被配置为将所述第一差分输入端子与所述第一积分器的第二输入耦合。
4.权利要求3所述的电路，其中所述至少两个电容器被配置为耦合在所述第一组串联电阻和所述第二组串联电阻的节点之间；
其中所述至少两个电容器的第二电容器被配置为在串联电阻组的第一节点处耦合在所述第一组串联电阻和所述第二组串联电阻之间，其中所述第一节点位于比所述第一电容器选择性地耦合到的所述多个不同节点中的选定的一个节点更远离所述第一积分器的电阻-电容滤波器的电路径上；和
其中所述第一组串联电阻的第一电阻被配置为耦合在所述第一电容器的端子和所述第一积分器的第一输入之间；和
其中所述第一电阻具有所述第一组串联电阻的最低电阻值。
5.权利要求3所述的电路，其中所述第一组串联电阻的第一电阻和所述第二组串联电阻的第一电阻比所述第一组串联电阻和所述第二组电阻的其他电阻更靠近电耦合所述第一积分器；和
其中所述第一电阻的电阻值可调整以抑制所述ADC的信号传递函数峰化。
6.权利要求1所述的电路，其中所述开关电路被配置为对应于ADC的条件调整状态；和
其中所述条件是所述ADC的制造异常。
7.权利要求1所述的电路，其中所述开关电路被配置为对应于ADC的条件调整状态；和
其中所述条件是所述ADC的时钟频率。
8.权利要求7所述的电路，其中在第一状态下，所述开关电路被配置为当所述ADC的条件低于第一阈值时将所述第一电容器的端子耦合到所述多个不同节点的第一不同节点；
其中在第二状态下，所述开关电路被配置为当所述ADC的条件高于第一阈值时将所述第一电容器的端子耦合到所述多个不同节点的第二不同节点；
其中所述电阻-电容滤波器的第一电阻耦合在所述第一不同节点和所述第二不同节点之间，
其中所述第一不同节点比所述第二不同节点更靠近电耦合所述信号传递函数峰化；和
其中当所述开关电路处于第二状态时，所述第一组串联电阻的第二电阻电耦合在所述第一电容器的第一端子和所述第二电容器的第一端子之间。
9.用于抑制模数转换器(ADC)的信号传递函数峰化的前端电路，所述电路包括：
多个电阻-电容(RC)滤波器，选择性地彼此并联耦合，所述多个RC滤波器被配置为将输入模拟信号与ADC的积分器耦合；和
其中每个电阻-电容滤波器包括至少两个电容器；和
其中所述至少两个电容器中的第一电容器比所述至少两个电容器中的第二电容器更靠近电耦合所述积分器。
10.权利要求9所述的前端电路，其中所述多个RC滤波器被配置为接收单端输入模拟信号。
11.权利要求9所述的前端电路，其中所述多个RC滤波器被配置为接收差分输入模拟信号。
12.权利要求9所述的前端电路，其中所述多个RC滤波器包括第一组一个或多个RC滤波器和第二组一个或多个RC滤波器；和
其中第一组一个或多个RC滤波器中的每一个的第一电容器具有比第二组一个或多个RC滤波器中的每一个的对应第一电容器更小的电容。
13.权利要求12所述的前端电路，其中所述多个RC滤波器的每个RC滤波器包括开关电路，所述开关电路被配置为启用和禁用相应RC滤波器的峰值抑制效果。
14.权利要求13所述的前端电路，其中所述第一组一个或多个RC滤波器中的单独一个的开关电路被配置为当ADC的操作时钟频率高于第一阈值的值时启用峰值抑制效果，并且当ADC的操作时钟频率低于第二阈值的值时禁用峰值抑制效果；和
其中所述第二组一个或多个RC滤波器中的单独一个的开关电路被配置为当ADC的操作时钟频率低于第二阈值的值时启用峰值抑制效果，并且当ADC的操作时钟频率高于第一阈值的值时禁用峰值抑制效果。
15.权利要求13所述的前端电路，其中所述第一组一个或多个RC滤波器中的单独一个的开关电路被配置为当ADC的操作时钟频率高于第一阈值的值时启用峰值抑制效果，并且当ADC的操作时钟频率低于第二阈值的值时禁用峰值抑制效果；和
其中所述第二组一个或多个RC滤波器中的单独一个的开关电路被配置为当ADC的操作时钟频率低于第二阈值的值时启用峰值抑制效果，并且当ADC的操作时钟频率高于第一阈值的值时禁用峰值抑制效果。
16.一种通过调整前端滤波器电路来增强模数转换器(ADC)传递函数的系统，该系统包括：
ADC；和
具有至少两个电容器的可配置的电阻-电容滤波器，所述可配置电阻-电容滤波器被配置为接收模拟输入信号，以将所述模拟输入信号传递到ADC的第一积分器，并抑制ADC的信号传递函数峰化。
17.权利要求16所述的系统，其中所述ADC包括在前馈ADC的操作时钟频率具有信号传递函数峰值的前馈ADC。
18.权利要求16所述的系统，其中所述ADC包括在Σ-ΔADC的操作时钟频率具有信号传递函数峰值的Σ-ΔADC。
19.权利要求16所述的系统，其中所述ADC包括在前馈Σ-ΔADC的操作时钟频率具有信号传递函数峰值的前馈Σ-ΔADC。
20.权利要求16所述的系统，其中所述可配置的电阻-电容滤波器包括差分输入端子，所述差分输入端子被配置为接收模拟输入信号。
CN201810766520.1A 2017-07-13 2018-07-13 用于可配置的adc前端rc滤波器的技术 Active CN109257044B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762532178P 2017-07-13 2017-07-13
US62/532,178 2017-07-13
US16/015,585 US10461770B2 (en) 2017-07-13 2018-06-22 Techniques for configurable ADC front-end RC filter
US16/015,585 2018-06-22

Publications (2)

Publication Number Publication Date
CN109257044A true CN109257044A (zh) 2019-01-22
CN109257044B CN109257044B (zh) 2022-12-16

Family

ID=64999749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810766520.1A Active CN109257044B (zh) 2017-07-13 2018-07-13 用于可配置的adc前端rc滤波器的技术

Country Status (3)

Country Link
US (1) US10461770B2 (zh)
CN (1) CN109257044B (zh)
TW (1) TWI711272B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525929A (zh) * 2019-02-04 2020-08-11 特克特朗尼克公司 用于波形生成的抖动插入系统
CN116633344A (zh) * 2023-04-14 2023-08-22 江西超音速人工智能科技有限公司 一种抗干扰多路输出的分频器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644675B2 (en) * 2017-10-02 2020-05-05 Robert Bosch Gmbh Switched resistance device with reduced sensitivity to parasitic capacitance
TWI819565B (zh) * 2022-04-12 2023-10-21 瑞昱半導體股份有限公司 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056701A1 (en) * 2002-09-24 2004-03-25 Sterling Smith Interface circuitry for display chip
CN1645887A (zh) * 2004-01-05 2005-07-27 欧洲Adsl实验室 适合于adsl传输的用于电话线的滤波器
US20110075775A1 (en) * 2009-09-30 2011-03-31 Silicon Laboratories Inc. Analog to digital converter with low out of band peaking
CN103688466A (zh) * 2011-07-20 2014-03-26 飞思卡尔半导体公司 集成电路装置和动态修改数模转换器模块内至少一个特性的方法
EP2744112A2 (en) * 2012-12-17 2014-06-18 Dust Networks Inc. Anti-aliasing sampling circuits and analog-to-digital converters
CN104716959A (zh) * 2013-12-12 2015-06-17 联发科技股份有限公司 模数转换装置与模数转换方法
US20150244385A1 (en) * 2014-02-27 2015-08-27 Qualcomm Incorporated Circuit interfacing single-ended input to an analog to digital converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184812B1 (en) 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
JPWO2009090703A1 (ja) * 2008-01-18 2011-05-26 パナソニック株式会社 ランプ波出力回路、アナログデジタル変換回路、及びカメラ
EP2346167A1 (en) * 2008-09-30 2011-07-20 Panasonic Corporation Resonator and oversampling a/d converter
US8410962B2 (en) 2011-01-19 2013-04-02 Analog Devices, Inc. Active RC resonators with enhanced Q factor
KR102204388B1 (ko) * 2014-01-09 2021-01-18 삼성전자주식회사 필터링 특성이 개선된 기준 전압 생성기
US9411987B2 (en) 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9564916B2 (en) 2015-06-03 2017-02-07 Analog Devices, Inc. Suppressing signal transfer function peaking in a feedforward delta sigma converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056701A1 (en) * 2002-09-24 2004-03-25 Sterling Smith Interface circuitry for display chip
CN1645887A (zh) * 2004-01-05 2005-07-27 欧洲Adsl实验室 适合于adsl传输的用于电话线的滤波器
US20110075775A1 (en) * 2009-09-30 2011-03-31 Silicon Laboratories Inc. Analog to digital converter with low out of band peaking
CN103688466A (zh) * 2011-07-20 2014-03-26 飞思卡尔半导体公司 集成电路装置和动态修改数模转换器模块内至少一个特性的方法
EP2744112A2 (en) * 2012-12-17 2014-06-18 Dust Networks Inc. Anti-aliasing sampling circuits and analog-to-digital converters
CN104716959A (zh) * 2013-12-12 2015-06-17 联发科技股份有限公司 模数转换装置与模数转换方法
US20150244385A1 (en) * 2014-02-27 2015-08-27 Qualcomm Incorporated Circuit interfacing single-ended input to an analog to digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525929A (zh) * 2019-02-04 2020-08-11 特克特朗尼克公司 用于波形生成的抖动插入系统
CN116633344A (zh) * 2023-04-14 2023-08-22 江西超音速人工智能科技有限公司 一种抗干扰多路输出的分频器

Also Published As

Publication number Publication date
CN109257044B (zh) 2022-12-16
US10461770B2 (en) 2019-10-29
TW201909553A (zh) 2019-03-01
TWI711272B (zh) 2020-11-21
US20190020352A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
CN109257044A (zh) 用于可配置的adc前端rc滤波器的技术
US9564916B2 (en) Suppressing signal transfer function peaking in a feedforward delta sigma converter
US9762221B2 (en) RC lattice delay
DE102013201647B4 (de) Analog-digital-wandler, signalprozessor und verfahren für analog-digital-wandlung
Cherry et al. Excess loop delay in continuous-time delta-sigma modulators
JP4875767B2 (ja) 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
Pavan Systematic design centering of continuous time oversampling converters
US20150109158A1 (en) Multi-stage noise shaping analog-to-digital converter
WO2013005267A1 (ja) デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
Rajan et al. Design techniques for continuous-time ΔΣ modulators with embedded active filtering
US8981978B2 (en) Resonator and oversampling A/D converter
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
US8736475B1 (en) FIRDAC with RTZ/RTO voltage-mode elements
Ritter et al. A 10 MHz bandwidth, 70 dB SNDR continuous time delta-sigma modulator with digitally improved reconfigurable blocker rejection
US20140055176A1 (en) Low Noise Accelerated Continuous-Time Ramp Generator
CN108336998B (zh) 模数转换装置与模数转换方法
Han et al. Delay based noise cancelling sturdy MASH delta‐sigma modulator
CN209949076U (zh) 波峰因数降低电路和用于执行波峰因数降低的系统
Nowacki et al. A low power 4 th order MASH switched-capacitor ΣΔ modulator using ultra incomplete settling
DE102018115598A1 (de) Techniken für ausbildbares ADW-Front-End-RC-Filter
US9379732B2 (en) Delta-sigma modulator with reduced integrator requirements
US20240223146A1 (en) Amplifier with adjustable input and feedback resistance
Manivannan et al. Degradation of alias rejection in continuous-time delta–sigma modulators by weak loop-filter nonlinearities
Morgado et al. A 0.13 μm CMOS adaptive sigma–delta modulator for triple-mode GSM/Bluetooth/UMTS applications
Dumitru et al. OPAMP's finite gain and slew rate impact on a 16-bit ΣΔ ADC performance: A case study

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220112

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

GR01 Patent grant
GR01 Patent grant