CN109257015A - 一种基于亚阈值技术的变压器耦合压控振荡器 - Google Patents

Abstract

本发明公开了一种基于亚阈值技术的变压器耦合压控振荡器，包括相互连接的核心振荡电路和输出缓冲级电路，所述核心振荡电路包括电感电容谐振回路和负阻产生回路，电感电容谐振回路上主线圈差分电感L1与次级线圈电感L2通过变压器结构进行磁耦合，负阻产生回路由交叉耦合结构的NMOS管M1和NMOS管M2组成，负阻产生回路中的NMOS管M1与电感电容谐振回路中主线圈电感L1和固定电容C1并接点相连。本发明通过上述电路，采取把主回路中的差分电感与副回路中的单圈电感通过变压器结构进行耦合和去除尾电流的方法，降低相位噪声和偏置电压，实现了超低电压供电，超低功耗的设计。

Description

一种基于亚阈值技术的变压器耦合压控振荡器

技术领域

本发明涉及射频集成电路设计领域，具体涉及一种基于亚阈值技术的变压器耦合压控振荡器。

背景技术

随着汽车智能化、车联网、安全汽车和新能源汽车时代的到来,汽车芯片的使用也更加广泛。对于应用于汽车之间通信的芯片设计也提出了越来越高的挑战。汽车通信芯片通常需要尽可能保持长时间的工作并且避免消耗过多的车辆的电能。对于应用在射频无线接收机的锁相环频率合成器而言，压控振荡器通常是其中最消耗电能的模块。为了在消耗尽可能小的功耗的前提下，尽量的保持电路的性能，降低电路的工作电压，使整个电路工作在亚阈值区域是最好的降低电路功耗的方法。但是降低电路的工作电压同时也会限制电路中的信号的幅度，这样会影响整个电路的信噪比，从而会影响电路的相位噪声的表现。在现有的无线通信系统中，压控振荡器通常是通过增加电路的功耗而获得更小的相位噪声表现，而压控振荡器作为一个需要消耗较大功耗的模块，需要在获得较小的相位噪声的同时又希望其工作在消耗最小功耗的状态，这需要设计者在设计压控振荡器的时候对相位噪声和功耗做出较好的折中。在现有的超低电压供电，超低功耗的压控振荡器设计中通常会采取特殊的工艺方法提高电感电容谐振回路的品质因数的方法来提高相位噪声性能的表现，但是效果不佳。在现有的压控振荡器设计中，通常采取电流偏置的结构，即在电路中加入由NMOS管或PNMOS管搭建的电流源电路为电路提供电流偏置，这种电路结构中电流管的存在会导致所需要的偏置电压升高，而增加功耗。

发明内容

本发明所要解决的技术问题是降低压控振荡器的相位噪声和偏置电压，降低压控振荡器所消耗的功耗，目的在于提供一种基于亚阈值技术的变压器耦合压控振荡器，采取把主回路中的差分电感与副回路中的单圈电感通过变压器结构进行耦合的方法，提高变压器和电感电容谐振回路的品质因数，降低相位噪声；采取了去除尾电流管的设计，从而降低了所需要的偏置电压，实现了超低电压供电，超低功耗的设计。

本发明通过下述技术方案实现：

一种基于亚阈值技术的变压器耦合压控振荡器，包括相互连接的核心振荡电路和输出缓冲级电路，所述核心振荡电路包括电感电容谐振回路和负阻产生回路，电感电容谐振回路上主线圈差分电感L1与次级线圈电感L2通过变压器结构进行磁耦合，负阻产生回路由交叉耦合结构的NMOS管M1和NMOS管M2组成，负阻产生回路中的NMOS管M1的漏极与电感电容谐振回路中主线圈电感L1和固定电容C1并接点相连，NMOS管M2的漏极与电感电容谐振回路中主线圈电感L1与固定电容C3的并接点相连。

本发明中的电感采用的是变压器结构的设计，将主振荡回路中的差分电感与次振荡回路中的单圈电感相耦合，与传统结构的两串联电感相比，提高了电感的品质因数，能够明显降低压控振荡器的相位噪声；同时由于主线圈与次线圈之间的相互耦合，减小所需要的电感尺寸，减小所需芯片面积。

现有电路拓扑结构中，在交叉耦合管对的后面采用了尾电流源的设计，引入NMOS管M3为交叉耦合管提供电流偏置，这样在电源电压发生变化的时候，能够保证电路中的偏置电流不随偏置电压发生较大的变化，但是尾电流源需要较高的电源电压来保证所有的NMOS管均工作在饱和区，同时由于使用NMOS管作为尾电流管，会引入额外的噪声，使电路的相位噪声性能恶化。本发明采取的拓扑结构与图2所示的传统压控振荡器拓扑结构相比，去除了传统结构中的尾电流源，从而降低了所需要的偏置电压，实现了超低电压供电，超低功耗的设计。这种电路结构为电压偏置电路，电路中的偏置电流由电源电压决定，由于从电源的正端到地之间没有级联的晶体管，这种电路比较适合在较低的电源电压下工作，从而实现低功耗设计；同时由于去除了充当尾电流源的NMOS管，相比传统结构的压控振荡器，减少了由于尾电流NMOS管所引入的相位噪声，从而减少了相位噪声的来源，本发明所采取的拓扑结构具有更好的相位噪声性能。

优选的，所述电感电容谐振回路包括主线圈差分电感L1、次级线圈电感L2、固定电容C1、固定电容C2和差分变容二极管Cv，所述主线圈差分电感L1与次级线圈电感L2通过变压器结构发生磁耦合；主线圈差分电感L1的公共抽头端与VDD电源正电压相连，主线圈差分电感L1另外两端分别与固定电容C1正极和固定电容C2的正极一端相连，固定电容C1的另一端与差分变容二极管Cv的一极相连，固定电容C2的另一端与差分变容二极管Cv的另一极相连，差分变容二极管Cv的公共端接电压控制信号的输入端Vcont。

优选的，还包括电阻R1和电阻R2，电阻R1一端连接差分变容二极管Cv1的正极，电阻R1另一端接地，电阻R1一端连接差分变容二极管Cv的一极，电阻R1另一端接地，电阻R2一端连接差分变容二极管Cv的另一极，电阻R2另一端接地。

优选的，所述负阻产生回路中的NMOS管M1的漏极与NMOS管M2的栅极相连，NMOS管M1的栅极与NMOS管M2的漏极相连，所述NMOS管M1的源极与NMOS管M2的源极直接相连，NMOS管M1和NMOS管M2的并接点直接接地。本发明采取的拓扑结构与传统压控振荡器拓扑结构相比，去除了传统结构中的尾电流源，这种电路结构为电压偏置电路，电路中的偏置电流由电源电压决定，由于从电源的正端到地之间没有级联的晶体管，这种电路比较适合在较低的电源电压下工作，从而实现低功耗设计；同时由于去除了充当尾电流源的NMOS管，相比传统结构的压控振荡器，减少了由于尾电流NMOS管所引入的相位噪声，从而减少了相位噪声的来源，所以本发明所采取的拓扑结构具有更好的相位噪声性能。

优选的，输出缓冲级电路包括正相位输出缓冲级电路和负相位输出缓冲级电路，正相位输出缓冲级电路的信号输入端与NMOS管M2的漏极相连，负相位输出缓冲级电路的信号输出端与NMOS管M1的漏极相连。

优选的，正相位输出缓冲级电路和负相位输出缓冲级电路拓扑结构完全相同。

优选的，正相位输出缓冲级电路包括固定电容C4、固定电容C5、NMOS管M3、NMOS管M4、电阻R3和电阻R4，固定电容C4一端与NMOS管M2的漏极相连，另一端与NMOS管M3的栅极相连；NMOS管M3的栅极与电阻R3的一端相连，电阻R3的另一端接Vbias电源；NMOS管M3的漏极与电阻R4的一端相连，电阻R4的另一端接Vbias电源；NMOS管M3的源极与NMOS管M4的漏极相连，NMOS管M3的源极还与固定电容C5一端相连，固定电容C5的另一端接压控振荡器的正相位信号输出端口V+，NMOS管M4的源极接地。

优选的，负相位输出缓冲级电路包括固定电容C6、固定电容C7、NMOS管M5、NMOS管M6、电阻R5和电阻R6，固定电容C6一端与NMOS管M1的漏极相连，另一端与NMOS管M5的栅极相连；NMOS管M5的栅极与电阻R5的一端相连，电阻R5的另一端接Vbias电源；NMOS管M5的漏极与电阻R6的一端相连，电阻R6的另一端接Vbias电源；NMOS管M5的源极与NMOS管M6的漏极相连，NMOS管M5的源极还与固定电容C7一端相连，固定电容C7的另一端接压控振荡器的正相位信号输出端口V-，NMOS管M6的源极接地。

优选的，该电路采用IBM标准的0.13μm的BiCMOS工艺集成。通过将主回路中的差分电感与副回路中的单圈电感通过变压器结构进行耦合，在减小电感面积的同时，增加LC谐振回路的品质因数，来提高压控振荡器的相位噪声表现。同时使用较低的供电电压，使压控振荡器振荡回路工作在亚阈值状态，实现较低的功耗。同时，本电路所采用的工艺中的包含差分结构的PN结变容二极管，相比于其他标准CMOS工艺中的NMOS或PMOS型变容二极管，具有品质因数高的特点，能够进一步优化本设计的相位噪声性能。

优选的，次级线圈电感L2为单圈电感。

本发明与现有技术相比，具有如下的优点和有益效果：

1、本发明中的电感采用的是变压器结构的设计，将主振荡回路中的差分电感与次振荡回路中的单圈电感相耦合，与传统结构的两串联电感相比，提高了电感的品质因数，能够明显降低压控振荡器的相位噪声；同时由于主线圈与次线圈之间的相互耦合，减小所需要的电感尺寸，减小所需芯片面积；同时由于次线圈回路在直流特性上与主线圈回路隔绝，所以次线圈回路的直流功耗为零，减小了该压控振荡器电路的整体直流功耗，实现了超低功耗的设计。

2、本发明采用电路与传统压控振荡器拓扑结构相比，去除了传统结构中的尾电流源，从而降低了所需要的偏置电压，这种电路结构为电压偏置电路，电路中的偏置电流由电源电压决定，由于从电源的正端到地之间没有级联的晶体管，这种电路比较适合在较低的电源电压下工作，从而实现低功耗设计；同时由于去除了充当尾电流源的NMOS管，相比传统结构的压控振荡器，减少了由于尾电流NMOS管所引入的相位噪声，从而减少了相位噪声的来源，本发明所采取的拓扑结构具有更好的相位噪声性能。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明的电路图；

图2为传统的电感电容谐振腔压控振荡器电路图；

图3为本发明的相位噪声的仿真结果；

图4为本发明的调谐范围的仿真结果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1：

如图1-4所示，本发明包括一种基于亚阈值技术的变压器耦合压控振荡器，包括相互连接的核心振荡电路和输出缓冲级电路，所述核心振荡电路包括电感电容谐振回路和负阻产生回路，电感电容谐振回路上主线圈差分电感L1与次级线圈电感L2通过变压器结构进行磁耦合，负阻产生回路由交叉耦合结构的NMOS管M1和NMOS管M2组成，负阻产生回路中的NMOS管M1的漏极与电感电容谐振回路中主线圈电感L1和固定电容C1并接点相连，NMOS管M2的漏极与电感电容谐振回路中主线圈电感L1与固定电容C3的并接点相连。NMOS管M1与M2构成交叉耦合结构，提供压控振荡器产生振荡所需要的负阻。该压控振荡器，可应用于车联网射频通信芯片中的频率合成器的设计中。

本发明采用亚阈值技术，通过减小振荡回路交叉耦合管栅极上所加的电压的大小使产生振荡的交叉耦合管工作在亚阈值区域，从而减小压控振荡器工作所需要的电流。同时减小压控振荡器交叉耦合管漏极电压的大小，从而在电流和电压两方面控制压控振荡器所消耗的功耗，从而达到压控振荡器超低功耗的设计。

本发明所采取的拓扑结构为电感电容构成谐振回路，两对交叉耦合NMOS管产生负阻作为能量补偿网络的压控振荡器结构。

本发明中的电感采用的是变压器结构的设计，将主振荡回路中的差分电感与次振荡回路中的单圈电感相耦合，与传统结构的两串联电感相比，提高了电感的品质因数，能够明显降低压控振荡器的相位噪声；同时由于主线圈与次线圈之间的相互耦合，减小所需要的电感尺寸，减小所需芯片面积。同时由于次线圈回路在直流特性上与主线圈回路隔绝，所以次线圈回路的直流功耗为零，减小了该压控振荡器电路的整体直流功耗，实现了超低功耗的设计。

现有电路图2所示的拓扑结构中，在交叉耦合管对的后面采用了尾电流源的设计，引入NMOS管M3为交叉耦合管提供电流偏置，这样在电源电压发生变化的时候，能够保证电路中的偏置电流不随偏置电压发生较大的变化，但是尾电流源需要较高的电源电压来保证所有的NMOS管均工作在饱和区，同时由于使用NMOS管作为尾电流管，会引入额外的噪声，使电路的相位噪声性能恶化。本发明采取的拓扑结构与图2所示的传统压控振荡器拓扑结构相比，去除了传统结构中的尾电流源，从而降低了所需要的偏置电压，实现了超低电压供电，超低功耗的设计。这种电路结构为电压偏置电路，电路中的偏置电流由电源电压决定，由于从电源的正端到地之间没有级联的晶体管，这种电路比较适合在较低的电源电压下工作，从而实现低功耗设计；同时由于去除了充当尾电流源的NMOS管，相比传统结构的压控振荡器，减少了由于尾电流NMOS管所引入的相位噪声，从而减少了相位噪声的来源，本发明所采取的拓扑结构具有更好的相位噪声性能。

实施例2：

本实施例在实施例1的基础上优选如下：电感电容谐振回路包括主线圈差分电感L1、次级线圈电感L2、固定电容C1、固定电容C2和差分变容二极管Cv，所述主线圈差分电感L1与次级线圈电感L2通过变压器结构发生磁耦合；主线圈差分电感L1的公共抽头端与VDD电源正电压相连，主线圈差分电感L1另外两端分别与固定电容C1正极和固定电容C2的一端相连，固定电容C1的另一端与差分变容二极管Cv的一极相连，固定电容C2的另一端与差分变容二极管Cv的另一极相连，差分变容二极管Cv的公共端接电压控制信号的输入端Vcont。电阻R1、R2和变容二极管Cv组成电感电容谐振回路，交叉耦合管对M1、M2组成负阻振荡管对，产生振荡所需要的负阻，以补充振荡回路的能量损耗。本电路所采用的工艺中的包含差分结构的PN结变容二极管，相比于其他标准CMOS工艺中的NMOS或PMOS型变容二极管，具有品质因数高的特点，能够进一步优化本设计的相位噪声性能。

如图2所示为现有电路图，本电路与现有电路相比利用固定电容C1、C2隔绝了主回路中的直流电平对于差分变容二极管两端电平的影响，使加在差分变容二极管上的控制电压不会受到直流电平的干扰而被抬高。

本发明中的电感采用的是变压器结构的设计，将主振荡回路中的差分电感与次振荡回路中的单圈电感相耦合，与传统结构的两串联电感相比，提高了电感的品质因数，能够明显降低压控振荡器的相位噪声；同时由于主线圈与次线圈之间的相互耦合，可以减小所需要的电感尺寸，减小所需芯片面积。同时由于次线圈回路在直流特性上与主线圈回路隔绝，所以次线圈回路的直流功耗为零，减小了该压控振荡器电路的整体直流功耗，实现了超低功耗的设计。

负阻产生回路中的NMOS管M1的漏极与NMOS管M2的栅极相连，NMOS管M1的栅极与NMOS管M2的漏极相连，所述NMOS管M1的源极与NMOS管M2的源极直接相连，NMOS管M1和NMOS管M2的并接点直接接地。图1所示的拓扑结构中，在交叉耦合管对的后面采用了尾电流源的设计，引入NMOS管M3为交叉耦合管提供电流偏置，这样在电源电压发生变化的时候，能够保证电路中的偏置电流不随偏置电压发生较大的变化，但是尾电流源需要较高的电源电压来保证所有的NMOS管均工作在饱和区，同时由于使用NMOS管作为尾电流管，会引入额外的噪声，使电路的相位噪声性能恶化。本发明采取的拓扑结构与图1所示的传统压控振荡器拓扑结构相比，去除了传统结构中的尾电流源，这种电路结构为电压偏置电路，电路中的偏置电流由电源电压决定，由于从电源的正端到地之间没有级联的晶体管，这种电路比较适合在较低的电源电压下工作，从而实现低功耗设计；同时由于去除了充当尾电流源的NMOS管，相比传统结构的压控振荡器，减少了由于尾电流NMOS管所引入的相位噪声，从而减少了相位噪声的来源，所以本发明所采取的拓扑结构具有更好的相位噪声性能。

负阻产生部分NMOS管M1与NMOS管M2的漏极分别与电感电容谐振回路部分中主线圈电感L1与固定电容C1、C2的并接点相连，将负阻产生部分与电感电容谐振回路部分相连组合为核心振荡电路。

输出缓冲级电路包括正相位输出缓冲级电路和负相位输出缓冲级电路，正相位输出缓冲级电路的信号输入端与NMOS管M2的漏极相连，负相位输出缓冲级电路的信号输出端与NMOS管M1的漏极相连。

由于整个电路成差分对称结构，正相位输出缓冲级电路和负相位输出缓冲级电路拓扑结构完全相同。

正相位输出缓冲级电路包括固定电容C4、固定电容C5、NMOS管M3、NMOS管M4、电阻R3和电阻R4，固定电容C4一端与NMOS管M2的漏极相连，另一端与NMOS管M3的栅极相连；NMOS管M3的栅极与电阻R3的一端相连，电阻R3的另一端接Vbias电源；为NMOS管M3提供栅极偏置电压。NMOS管M3的漏极与电阻R4的一端相连，电阻R4的另一端接Vbias电源；为NMOS管M3提供漏极偏置电压。NMOS管M3的源极与NMOS管M4的漏极相连，NMOS管M3的源极还与固定电容C5一端相连，固定电容C5的另一端接压控振荡器的正相位信号输出端口V+，构成缓冲电路的正相位信号输出通路。

NMOS管M4的源极接地，NMOS管M4为M3管提供固定直流电流偏置。电阻R3的一端与所述电阻R4的一端直接相连后，接Vbias电源的正电压，电阻R3与R4起到电路中遏制射频信号泄露的作用。C4起到隔离直流信号的作用。

负相位输出缓冲级电路包括固定电容C6、固定电容C7、NMOS管M5、NMOS管M6、电阻R5和电阻R6，固定电容C6一端与NMOS管M1的漏极相连，另一端与NMOS管M5的栅极相连；NMOS管M5的栅极与电阻R5的一端相连，电阻R5的另一端接Vbias电源；NMOS管M5的漏极与电阻R6的一端相连，电阻R6的另一端接Vbias电源；NMOS管M5的源极与NMOS管M6的漏极相连，NMOS管M5的源极还与固定电容C7一端相连，固定电容C7的另一端接压控振荡器的正相位信号输出端口V-，NMOS管M6的源极接地。

采用该电路得到的性能指标如下表1：

表1性能指标

将该表数据和同等条件下的现有数据进行比较，该压控振荡器的工作电压、功耗、相位噪声以及频率范围均优于现有亚控振荡器。

实施例3：

本实施例在上述实施例的基础上优选如下：电感电容谐振回路还包括电阻R1和电阻R2，电阻R1一端连接差分变容二极管Cv的一极，电阻R1另一端接地，电阻R2一端连接差分变容二极管Cv的另一极，电阻R2另一端接地。应用大电阻R1、R2可以有效防止主回路中产生的振荡信号到地。

该电路采用IBM标准的0.13μm的BiCMOS工艺集成。通过将主回路中的差分电感与副回路中的单圈电感通过变压器结构进行耦合，在减小电感面积的同时，增加LC谐振回路的品质因数，来提高压控振荡器的相位噪声表现。同时使用较低的供电电压，使压控振荡器振荡回路工作在亚阈值状态，实现较低的功耗。

次级线圈电感L2为单圈电感。

在0.13μm BiCMOS工艺下对本发明的设计实例进行了仿真测试，测试结果如下：

本实例中所设计的压控振荡器的工作电源电压仅为0.52V，功耗仅为334μW，远低于现有压控振荡器，实现了超低电压，超低功耗的设计。

如图3所示，本实例中所设计的压控振荡器，当输出振荡信号的中心频率为5.9GHz时，在1MHz频偏处，输出信号的相位噪声为-113.9dBc/Hz。与现有同等条件下的相位噪声相比，该压控振荡器具有更好的相位噪声性能表现。

如图4所示，本实例中所设计的压控振荡器的输出振荡信号的频率范围为5.57GHz～6.23GHz，调谐范围为11.1％，具有足够宽的调谐范围以覆盖5.9GHz的车联网应用频段，更加适合应用于汽车之间通信的芯片设计中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，包括相互连接的核心振荡电路和输出缓冲级电路，所述核心振荡电路包括电感电容谐振回路和负阻产生回路，电感电容谐振回路上主线圈差分电感L1与次级线圈电感L2通过变压器结构进行磁耦合，负阻产生回路由交叉耦合结构的NMOS管M1和NMOS管M2组成，负阻产生回路中的NMOS管M1的漏极与电感电容谐振回路中主线圈电感L1和固定电容C1并接点相连，NMOS管M2的漏极与电感电容谐振回路中主线圈电感L1与固定电容C3的并接点相连。

2.根据权利要求1所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，所述电感电容谐振回路包括主线圈差分电感L1、次级线圈电感L2、固定电容C1、固定电容C2和差分变容二极管Cv，所述主线圈差分电感L1与次级线圈电感L2通过变压器结构发生磁耦合；主线圈差分电感L1的公共抽头端与VDD电源正电压相连，主线圈差分电感L1另外两端分别与固定电容C1正极和固定电容C2的正极相连，固定电容C1的另一端与差分变容二极管Cv的一极相连，固定电容C2的另一端与差分变容二极管Cv的另一极相连，差分变容二极管Cv的公共端接电压控制信号的输入端Vcont。

3.根据权利要求2所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，还包括电阻R1和电阻R2，电阻R1一端连接差分变容二极管Cv的一极，电阻R1另一端接地，电阻R2一端连接差分变容二极管Cv的另一极，电阻R2另一端接地。

4.根据权利要求2或3所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，所述负阻产生回路中的NMOS管M1的漏极与NMOS管M2的栅极相连，NMOS管M1的栅极与NMOS管M2的漏极相连，所述NMOS管M1的源极与NMOS管M2的源极直接相连，NMOS管M1和NMOS管M2的并接点直接接地。

5.根据权利要求1所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，输出缓冲级电路包括正相位输出缓冲级电路和负相位输出缓冲级电路，正相位输出缓冲级电路的信号输入端与NMOS管M2的漏极相连，负相位输出缓冲级电路的信号输出端与NMOS管M1的漏极相连。

6.根据权利要求5所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，正相位输出缓冲级电路和负相位输出缓冲级电路拓扑结构完全相同。

7.根据权利要求6所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，正相位输出缓冲级电路包括固定电容C4、固定电容C5、NMOS管M3、NMOS管M4、电阻R3和电阻R4，固定电容C4一端与NMOS管M2的漏极相连，另一端与NMOS管M3的栅极相连；NMOS管M3的栅极与电阻R3的一端相连，电阻R3的另一端接Vbias电源；NMOS管M3的漏极与电阻R4的一端相连，电阻R4的另一端接Vbias电源；NMOS管M3的源极与NMOS管M4的漏极相连，NMOS管M3的源极还与固定电容C5一端相连，固定电容C5的另一端接压控振荡器的正相位信号输出端口V+，NMOS管M4的源极接地。

8.根据权利要求6所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，负相位输出缓冲级电路包括固定电容C6、固定电容C7、NMOS管M5、NMOS管M6、电阻R5和电阻R6，固定电容C6一端与NMOS管M1的漏极相连，另一端与NMOS管M5的栅极相连；NMOS管M5的栅极与电阻R5的一端相连，电阻R5的另一端接Vbias电源；NMOS管M5的漏极与电阻R6的一端相连，电阻R6的另一端接Vbias电源；NMOS管M5的源极与NMOS管M6的漏极相连，NMOS管M5的源极还与固定电容C7一端相连，固定电容C7的另一端接压控振荡器的正相位信号输出端口V-，NMOS管M6的源极接地。

9.根据权利要求1所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，该电路采用IBM标准的0.13μm的BiCMOS工艺集成。

10.根据权利要求1所述的一种基于亚阈值技术的变压器耦合压控振荡器，其特征在于，次级线圈电感L2为单圈电感。