CN109256374B - 电子封装件暨基板结构及其制法 - Google Patents
电子封装件暨基板结构及其制法 Download PDFInfo
- Publication number
- CN109256374B CN109256374B CN201710684584.2A CN201710684584A CN109256374B CN 109256374 B CN109256374 B CN 109256374B CN 201710684584 A CN201710684584 A CN 201710684584A CN 109256374 B CN109256374 B CN 109256374B
- Authority
- CN
- China
- Prior art keywords
- substrate structure
- power
- layer
- sheet
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000005538 encapsulation Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000000945 filler Substances 0.000 abstract description 12
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 15
- 239000007769 metal material Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- BCMCBBGGLRIHSE-UHFFFAOYSA-N 1,3-benzoxazole Chemical compound C1=CC=C2OC=NC2=C1 BCMCBBGGLRIHSE-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种电子封装件暨基板结构及其制法，通过于线路部的接地片或电源片上形成开孔，以降低所占线路部的面积比例，因而能减少应力集中，避免基板结构发生翘曲，并形成填充材于该开孔中以增加耦合电容。
Description
技术领域
本发明有关一种基板结构，尤指一种应用于电子封装件的基板结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer LevelPackaging，简称WLP)的技术。
如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，提供一具有热化离型胶层(thermal release tape)11的承载件10。接着，置放多个半导体元件12于该热化离型胶层11上，且该些半导体元件12具有相对的主动面12a与非主动面12b，其中，该主动面12a具有多个电极垫120，并以该主动面12a黏着于该热化离型胶层11上。
如图1B所示，以压合(lamination)方式形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。
如图1C所示，进行烘烤制程以硬化该封装胶体13，且该热化离型胶层11因受热后会失去黏性，再一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的主动面12a。
如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，以形成一线路部14于该封装胶体13与该半导体元件12的主动面12a上，使该线路部14电性连接该半导体元件12的电极垫120，其中，该线路部14包含接地片140及电源片141(如图1D’所示)。接着，形成一绝缘保护层15于该线路部14上，且该绝缘保护层15外露该线路部14的部分表面，以供结合如焊锡凸块的导电元件16。
惟，现有半导体封装件1的制法中，该接地片140与该电源片141为金属材质，且其所占面积比例过多，故使该半导体封装件1容易于后续制程中发生翘曲，导致该接地片140(或该电源片141)无法有效电性连接该些半导体元件12的电极垫120，致使电性不良，进而造成良率过低及产品可靠度不佳等问题。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件暨基板结构及其制法，避免基板结构发生翘曲。
本发明的基板结构，包括：线路部，其包含至少一介电层及至少一线路层，其中，该线路层包含有接地片及/或电源片，且该接地片或该电源片形成有开孔；以及填充材，其形成于该开孔中。
本发明还提供一种基板结构的制法，包括：提供一包含至少一介电层及至少一线路层的线路部，其中，该线路层包含有接地片及/或电源片，且该接地片或该电源片形成有开孔；以及形成填充材于该开孔中。
前述的基板结构及其制法中，该接地片与该电源片之间具有间隙。
前述的基板结构及其制法中，该填充材为金属材。
前述的基板结构及其制法中，该填充材还结合于该接地片或该电源片上。
本发明还提供一种电子封装件，包括：一前述的基板结构；以及电子元件，其设于该线路部上并电性连接该接地片与该电源片。
本发明又提供一种电子封装件的制法，包括：提供一前述的基板结构；以及设置电子元件于该线路部上，并令该电子元件电性连接该接地片及/或该电源片。
前述的电子封装件及其制法中，还包括形成用以包覆该电子元件的封装层。
由上可知，本发明的电子封装件暨基板结构及其制法，通过该接地片或该电源片具有开孔的设计，以降低其所占线路层的面积比例，因而能减少应力集中，故相较于现有技术，本发明可避免电子封装件或基板结构翘曲，因而该接地片与该电源片能有效电性连接该电子元件，进而提升良率及产品可靠度。
再者，通过形成填充材于该开孔中以增加耦合电容，故能提供较佳的杂讯滤除，并降低该电子元件的输出电压突波，因而能提升良率及产品可靠度。
附图说明
图1A至图1D为现有半导体封装件的制法的剖面示意图；
图1D’为对应图1D的局部上视图；
图2A至图2E为本发明的基板结构的制法的剖面示意图；
图2A’为对应图2A的局部上视图；以及
图3A至图3B为图2D的后续制程的剖面示意图。
符号说明：
1 半导体封装件
10,20 承载件
11 热化离型胶层
12 半导体元件
12a 主动面
12b 非主动面
120 电极垫
13 封装胶体
14,2a 线路部
140,220 接地片
141,221 电源片
15,25 绝缘保护层
16,33 导电元件
2 基板结构
21 介电层
22 线路层
22a 导电层
222 开孔
23 导电盲孔
24 填充材
250 开口
3 电子封装件
31 电子元件
310 导电凸块
32 封装层
t 间隙。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的基板结构2的制法的剖面示意图。
如图2A及图2A’所示，提供一承载件20，且于该承载件20上进行RDL制程以形成线路部2a，且该线路部2a包含相叠的至少一介电层21与至少一线路层22，其中，该线路层22包含至少一接地片220及至少一电源片221。
于本实施例中，形成该介电层21的材质为例如聚亚酰胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)、苯并环丁烯(Benezocy-clobutene，简称BCB)或聚对二唑苯(Polybenzoxazole，简称PBO)。
再者，该线路层22可为单层或多层的扇出(fan out)型配置，且以电镀方式(如通过导电层22a)形成该线路层22，其材质可选择延展性较高及传导性较佳的金属，如铜材。例如，当该线路层22为多层时，可通过导电盲孔23电性连接上、下层的线路层22。
又，该接地片220与该电源片221相互分离以形成一间隙t，且于该接地片220或该电源片221上具有至少一开孔222。
如图2B及图2C所示，于该接地片220与该电源片221上形成填充材24。
于本实施例中，该填充材24为金属材。例如，先电镀形成金属材于该介电层21与该线路层22上，再移除该接地片220与该电源片221周围的金属材，仅保留该接地片220(含该开孔222)与该电源片221(含该开孔222)上的金属材。
再者，由于该填充材24为金属材，故该间隙t中的填充材24仅结合于该接地片220的侧面与该电源片221的侧面，而不会形成于该间隙t底面，以避免该接地片220与该电源片221短路。
如图2D所示，该线路部2a可依需求继续增设至少一介电层21与线路层22于该填充材24上；或形成一绝缘保护层25于该线路部2a上。
于本实施例中，该绝缘保护层25为防焊层，其具有多个开口250，使该线路层22的部分表面外露于该些开口250。
再者，于后续制程中，如图2E所示，可移除该承载件20，以制成基板结构2。或者，如图3A所示，先设置至少一电子元件31于该绝缘保护层25上，再形成一封装层32于该绝缘保护层25上以包覆该电子元件31，之后，如图3B所示，移除该承载件20，以制成一电子封装件3，并能形成多个如焊锡材料的导电元件33于该线路层22上。
又，该电子元件31为主动元件、被动元件或其二者组合，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件31通过多个如焊锡材料的导电凸块310以覆晶方式设于该些开口250中的线路层22上并电性连接该线路层22；或者，该电子元件31可通过多条焊线(图略)以打线方式电性连接该线路层22；抑或，该电子元件31可直接接触该线路层22。然而，有关该电子元件31电性连接该线路层22的方式不限于上述。
另外，该封装层32可为压合制程用的薄膜、模压制程用的封装胶体或印刷制程用的胶材等，且形成该封装层32的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材。例如，于模压制程前，可先进行涂胶(dispensing)作业以将该封装层32涂布于该电子元件31上，再以模具将该封装层32压制出所需的外观。因此，有关该封装层32的材质或形成方式并无特别限制。
本发明的基板结构2的制法主要通过该接地片220或该电源片221具有开孔222，以降低其所占面积比例，因而能减少应力集中，故相较于现有技术，避免该基板结构2于后续制程中发生翘曲，也就是避免该电子封装件3翘曲，令该接地片220与该电源片221能有效电性连接该电子元件31，进而提升良率及产品可靠度。
再者，考量该开孔222的设计可能影响电性，故通过形成该填充材24于该开孔222中以增加耦合电容，使较高的耦合电容与较低的电感提供较佳的杂讯滤除，并降低如电源管理芯片(Power Management IC)的电子元件31的输出电压突波，因而能提升良率及产品可靠度。例如，对地耦合电容可提升15％，寄生电感可降低16％。
本发明提供一种基板结构2，包括：一线路部2a以及填充材24。所述的线路部2a包含至少一介电层21及至少一线路层22，其中，该线路层22包含有至少一接地片220及/或至少一电源片221，且该接地片220或该电源片221具有至少一开孔222。所述的填充材24形成于该开孔222中。
于一实施例中，该接地片220与该电源片221之间具有间隙t。
于一实施例中，该填充材24为金属材。
于一实施例中，该填充材24还结合该接地片220或该电源片221。
本发明还提供一种电子封装件3，包括：前述的基板结构2的任一实施例，以及设于该线路部2a上的电子元件31，且该电子元件31电性连接该接地片220及/或该电源片221。
于一实施例中，该电子封装件3还包括一包覆该电子元件31的封装层32。
综上所述，本发明的电子封装件暨基板结构及制法，通过该接地片或该电源片具有开孔的设计，以降低其所占面积比例，因而能减少应力集中，避免该电子封装件或该基板结构发生翘曲，因而该接地片与该电源片能有效电性连接该电子元件，进而提升良率及产品可靠度。
再者，通过形成该填充材于该开孔中以改善耦合电容，故能提供较佳的杂讯滤除，并降低该电子元件的输出电压突波，因而能提升良率及产品可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (8)
1.一种基板结构，其特征为，该基板结构包括：
一线路部，且包含至少一介电层及至少一线路层，其中，该线路层包含有至少一接地片及至少一电源片，该接地片或该电源片形成有至少一开孔，且该接地片与该电源片之间具有间隙；以及
金属填充材，其形成于该开孔中及结合于该接地片与该电源片上，其中，该金属填充材结合于该接地片的侧面与该电源片的侧面，而不会形成于该间隙底面。
2.根据权利要求1所述的基板结构，其特征为，该基板结构还包括形成于该线路部上的绝缘保护层。
3.一种电子封装件，其特征为，该电子封装件包括：
根据权利要求1至2所述的其中一者的基板结构；以及
电子元件，其设于该线路部上并电性连接该接地片及/或该电源片。
4.根据权利要求3所述的电子封装件，其特征为，该电子封装件还包括包覆该电子元件的封装层。
5.一种基板结构的制法，其特征为，该制法包括：
提供一包含至少一介电层及至少一线路层的线路部，其中，该线路层包含有至少一接地片及至少一电源片，该接地片或该电源片形成有至少一开孔，且该接地片与该电源片之间具有间隙；以及
形成金属填充材于该开孔中及该接地片与该电源片上，其中，该金属填充材结合于该接地片的侧面与该电源片的侧面，而不会形成于该间隙底面。
6.根据权利要求5所述的基板结构的制法，其特征为，该制法还包括形成绝缘保护层于该线路部上。
7.一种电子封装件的制法，其特征为，该制法包括：
提供根据权利要求5至6所述的其中一者的基板结构的制法；以及
设置电子元件于该线路部上，并令该电子元件电性连接该接地片及/或该电源片。
8.根据权利要求7所述的电子封装件的制法，其特征为，该制法包括形成用以包覆该电子元件的封装层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106123646A TWI615927B (zh) | 2017-07-14 | 2017-07-14 | 電子封裝件暨基板結構及其製法 |
| TW106123646 | 2017-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109256374A CN109256374A (zh) | 2019-01-22 |
| CN109256374B true CN109256374B (zh) | 2020-07-17 |
Family
ID=62014658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710684584.2A Active CN109256374B (zh) | 2017-07-14 | 2017-08-11 | 电子封装件暨基板结构及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109256374B (zh) |
| TW (1) | TWI615927B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017805A (zh) * | 2006-02-10 | 2007-08-15 | 矽品精密工业股份有限公司 | 半导体封装基板 |
| CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
| CN101917819A (zh) * | 2005-06-13 | 2010-12-15 | 揖斐电株式会社 | 印刷线路板 |
| CN102668071A (zh) * | 2009-11-11 | 2012-09-12 | 佳能株式会社 | 半导体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3820955B2 (ja) * | 2001-10-12 | 2006-09-13 | 日本電気株式会社 | ビルドアップ基板とその製造方法 |
| US9674940B2 (en) * | 2014-08-14 | 2017-06-06 | Samsung Electronics Co., Ltd. | Electronic device and semiconductor package with thermally conductive via |
-
2017
- 2017-07-14 TW TW106123646A patent/TWI615927B/zh active
- 2017-08-11 CN CN201710684584.2A patent/CN109256374B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101917819A (zh) * | 2005-06-13 | 2010-12-15 | 揖斐电株式会社 | 印刷线路板 |
| CN101017805A (zh) * | 2006-02-10 | 2007-08-15 | 矽品精密工业股份有限公司 | 半导体封装基板 |
| CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
| CN102668071A (zh) * | 2009-11-11 | 2012-09-12 | 佳能株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201909347A (zh) | 2019-03-01 |
| CN109256374A (zh) | 2019-01-22 |
| TWI615927B (zh) | 2018-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276553B2 (en) | Chip package structure and manufacturing method thereof | |
| US10410970B1 (en) | Electronic package and method for fabricating the same | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| US7453153B2 (en) | Circuit device | |
| TW201640599A (zh) | 半導體封裝及其製作方法 | |
| US9907186B1 (en) | Electronic package structure and method for fabricating the same | |
| EP3346492A2 (en) | Semiconductor chip package and fabrication method thereof | |
| TW201517240A (zh) | 封裝結構及其製法 | |
| CN110931450B (zh) | 电子封装件及其制法 | |
| US9607860B2 (en) | Electronic package structure and fabrication method thereof | |
| US11610850B2 (en) | Electronic package and fabrication method thereof | |
| US10685943B2 (en) | Semiconductor chip package with resilient conductive paste post and fabrication method thereof | |
| CN110797293A (zh) | 封装堆叠结构及其制法暨封装结构 | |
| TWI732509B (zh) | 電子封裝件 | |
| CN107895717B (zh) | 电子封装件及其制法 | |
| CN109427725B (zh) | 中介基板及其制法 | |
| CN108666279B (zh) | 电子封装件及其制法 | |
| CN109256374B (zh) | 电子封装件暨基板结构及其制法 | |
| CN111490025B (zh) | 电子封装件及其封装基板与制法 | |
| US11133284B2 (en) | Semiconductor package device | |
| CN106469706B (zh) | 电子封装件及其制法 | |
| CN106158782B (zh) | 电子封装件及其制法 | |
| TWI815639B (zh) | 電子封裝件及其製法 | |
| US20160163629A1 (en) | Semiconductor package and method of fabricating the same | |
| US20230369229A1 (en) | Electronic package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |