CN109245762B - 一种单路单脉冲转多路移相可调脉冲的装置 - Google Patents
一种单路单脉冲转多路移相可调脉冲的装置 Download PDFInfo
- Publication number
- CN109245762B CN109245762B CN201811139029.2A CN201811139029A CN109245762B CN 109245762 B CN109245762 B CN 109245762B CN 201811139029 A CN201811139029 A CN 201811139029A CN 109245762 B CN109245762 B CN 109245762B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- resistor
- chip
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010363 phase shift Effects 0.000 title claims abstract description 24
- 238000007493 shaping process Methods 0.000 claims abstract description 53
- 230000010354 integration Effects 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 92
- 238000002955 isolation Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种单路单脉冲转多路移相可调脉冲的装置,包括供电电路、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路、用于在上电后生成频率可调的矩形波信号的时钟电路、分频电路及信号整合电路;其中,供电电路的供电电压大于数字电路的工作电压;分频电路用于只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,以便于信号整合电路将多个分频信号分组整合后生成多路移相信号。可见,本申请的装置可实现将单路单脉冲信号转换成多路移相可调脉冲信号,且装置所含电路均为纯模拟电路,电路的抗干扰能力及实时性较好,从而为其他装置提供更准确、可靠的脉冲信号,进而有助于其他装置可靠工作。
Description
技术领域
本发明涉及模拟电路领域,特别是涉及一种单路单脉冲转多路移相可调脉冲的装置。
背景技术
目前,单脉冲信号大都采用数字电路(比如单片机、数字信号处理器等)产生,且数字电路可根据不同装置的脉冲应用需求,将单路单脉冲信号转换成多路脉冲信号,比如高压脉冲触发器所需的是双路移相脉冲信号。但是,由于数字电路的工作电压较低(通常为5V),导致电路的抗干扰能力较低;且数字电路的时延较长,导致电路的实时性较差,从而影响到装置所需脉冲信号的准确性及可靠性,进而影响到装置的正常工作。
因此,如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种单路单脉冲转多路移相可调脉冲的装置,可实现将单路单脉冲信号转换成多路移相可调脉冲信号,且装置所含电路均为纯模拟电路,相比于数字电路,纯模拟电路的工作电压较高,从而提高了电路的抗干扰能力;而且,纯模拟电路的时延较短,电路的实时性较好,从而为其他装置提供更为准确、可靠的脉冲信号,进而有助于其他装置可靠工作。
为解决上述技术问题,本发明提供了一种单路单脉冲转多路移相可调脉冲的装置,包括供电电路、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路、用于在上电后生成频率可调的矩形波信号的时钟电路、分频电路及信号整合电路;其中:
所述供电电路的供电端分别与所述信号整形电路、所述时钟电路、所述分频电路及所述信号整合电路的各电源端连接,所述信号整形电路的输出端与所述分频电路的使能端连接,所述时钟电路的输出端与所述分频电路的输入端连接,所述分频信号的输出端与所述信号整合电路的输入端连接;其中,所述供电电路的供电电压大于数字电路的工作电压;
所述分频电路用于只在单个所述脉冲信号的脉宽时间内对所述矩形波信号进行分频,生成多个分频信号,以便于所述信号整合电路将多个所述分频信号分组整合后生成多路移相信号。
优选地,该装置还包括:
电源端与所述供电电路的供电端连接、输入端输入所述单路单脉冲信号、输出端与所述信号整形电路的输入端连接的信号隔离电路,用于将自身的输入信号与输出信号进行隔离,并在输入所述单路单脉冲信号后控制所述信号整形电路输出单个所述脉冲信号。
优选地,所述信号隔离电路包括第一电阻、光电耦合器及第二电阻,所述光电耦合器包括发光二极管和光敏三极管;其中:
所述第一电阻的第一端作为所述信号隔离电路的输入端,所述第一电阻的第二端与所述发光二极管的阳极连接,所述发光二极管的阴极接地,所述光敏三极管的集电极与所述第二电阻的第一端连接,其公共端作为所述信号隔离电路的输出端,所述第二电阻的第二端作为所述信号隔离电路的电源端,所述光敏三极管的发射极接地。
优选地,所述信号整形电路包括触发电路、第三电阻、第一电位器、第一电容、第二电容及第一NE555芯片;其中:
所述触发电路的输入端作为所述信号整形电路的输入端,所述触发电路的电源端分别与所述第三电阻的第一端、所述第一NE555芯片的VCC端及RST端连接,其公共端作为所述信号整形电路的电源端,所述触发电路的触发端与所述第一NE555芯片的TRIG端连接,所述第三电阻的第二端与所述第一电位器的第一端连接,所述第一电位器的第二端分别与所述第一电容的第一端、所述第一NE555芯片的THR端及DISC端连接,所述第一电容的第二端接地,所述第一NE555芯片的OUT端作为所述信号整形电路的输出端,所述第一NE555芯片的CVOLT端与所述第二电容的第一端连接,所述第二电容的第二端接地,所述第一NE555芯片的GND端接地;
所述触发电路用于在输入端输入低电平时触发所述第一NE555芯片,以便于所述第一NE555芯片输出高电平信号。
优选地,所述触发电路包括第四电阻、第五电阻、第一开关管、第六电阻、第七电阻、第三电容、第二开关管、第八电阻、第九电阻及第四电容;其中:
所述第四电阻的第一端作为所述触发电路的输入端,所述第四电阻的第二端分别与所述第五电阻的第一端和所述第一开关管的控制端连接,所述第五电阻的第二端接地,所述第一开关管的第一端分别与所述第六电阻的第一端和所述第三电容的第一端连接,所述第一开关管的第二端接地,所述第六电阻的第二端分别与所述第八电阻的第一端和所述第九电阻的第一端连接,其公共端作为所述触发电路的电源端,所述第三电容的第二端分别与所述第七电阻的第一端和所述第二开关管的控制端连接,所述第七电阻的第二端接地,所述第二开关管的第一端分别与所述第八电阻的第二端及所述第四电容的第一端连接,所述第二开关管的第二端接地,所述第四电容的第二端与所述第九电阻的第二端连接,其公共端作为所述触发电路的触发端;
所述第一开关管和所述第二开关管均用于在控制端输入高电平时导通、低电平时关断。
优选地,所述分频电路具体为CD4017芯片,所述CD4017芯片的RST端作为所述分频电路的使能端、CLK端作为所述分频电路的输入端、VDD端作为所述分频电路的电源端、CKEN端及GND端接地;
则该装置还包括:
输入端与所述第一NE555芯片的OUT端连接、输出端与所述CD4017芯片的RST端连接的倒相器,用于将自身输入信号倒相后输出。
优选地,所述信号整合电路具体为CD4002芯片,其中:
所述CD4002芯片的A端、B端、C端及D端一一与所述CD4017芯片的Q1端、Q2端、Q3端及Q4端连接,所述CD4002芯片的E端、F端、G端及H端一一与所述CD4017芯片的Q6端、Q7端、Q8端及Q9端连接,所述CD4002芯片的VDD端作为所述信号整合电路的电源端、VSS端接地、J端与输出信号接口的第一接口连接、K端与所述输出信号接口的第二接口连接,所述输出信号接口的中间接口接地。
优选地,所述时钟电路包括第十电阻、第十一电阻、第二电位器、第五电容、第六电容及第二NE555芯片;其中:
所述第十电阻的第一端分别与所述第二NE555芯片的VCC端及RST端连接,其公共端作为所述时钟电路的电源端,所述第十电阻的第二端分别与所述第十一电阻的第一端和所述第二NE555芯片的DISC端连接,所述第十一电阻的第二端与所述第二电位器的第一端连接,所述第二电位器的第二端分别与所述第五电容的第一端、所述第二NE555芯片的THR端及TRIG端连接,所述第五电容的第二端接地,所述第二NE555芯片的OUT端作为所述时钟电路的输出端,所述第二NE555芯片的CVOLT端与所述第六电容的第一端连接,所述第六电容的第二端接地,所述第二NE555芯片的GND端接地。
优选地,所述供电电路包括:
用于将220V交流电转换成所述装置所需的直流工作电压的电源转换芯片。
优选地,所述供电电路还包括第七电容和第八电容;其中:
所述第七电容的第一端分别与所述第八电容的正极和所述电源转换芯片的输出正端连接,其公共端作为所述供电电路的供电端,所述第七电容的第二端分别与所述第八电容的负极和所述电源转换芯片的输出负端连接,其公共端接地。
本发明提供了一种单路单脉冲转多路移相可调脉冲的装置,包括供电电路、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路、用于在上电后生成频率可调的矩形波信号的时钟电路、分频电路及信号整合电路;其中:供电电路的供电端分别与信号整形电路、时钟电路、分频电路及信号整合电路的各电源端连接,信号整形电路的输出端与分频电路的使能端连接,时钟电路的输出端与分频电路的输入端连接,分频信号的输出端与信号整合电路的输入端连接;其中,供电电路的供电电压大于数字电路的工作电压;分频电路用于只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,以便于信号整合电路将多个分频信号分组整合后生成多路移相信号。
可见,由于信号整形电路可生成脉宽可调的单个脉冲信号,时钟电路可生成频率可调的矩形波信号,而分频电路只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,所以分频电路输出的脉冲个数和脉冲宽度均可调整,也就是说,信号整合电路将多个分频信号整合后生成的多路移相信号也是可调整的,从而实现将单路单脉冲信号转换成多路移相可调脉冲信号。需要说明的是,本申请的装置所含电路均为纯模拟电路,相比于数字电路,纯模拟电路的工作电压较高,从而提高了电路的抗干扰能力;而且,纯模拟电路的时延较短,电路的实时性较好,从而为其他装置提供更为准确、可靠的脉冲信号,进而有助于其他装置可靠工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种单路单脉冲转多路移相可调脉冲的装置的结构示意图;
图2为本发明提供的另一种单路单脉冲转多路移相可调脉冲的装置的结构示意图。
具体实施方式
本发明的核心是提供一种单路单脉冲转多路移相可调脉冲的装置,可实现将单路单脉冲信号转换成多路移相可调脉冲信号,且装置所含电路均为纯模拟电路,相比于数字电路,纯模拟电路的工作电压较高,从而提高了电路的抗干扰能力;而且,纯模拟电路的时延较短,电路的实时性较好,从而为其他装置提供更为准确、可靠的脉冲信号,进而有助于其他装置可靠工作。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种单路单脉冲转多路移相可调脉冲的装置的结构示意图。
该单路单脉冲转多路移相可调脉冲的装置包括:供电电路1、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路2、用于在上电后生成频率可调的矩形波信号的时钟电路3、分频电路4及信号整合电路5;其中:
供电电路1的供电端分别与信号整形电路2、时钟电路3、分频电路4及信号整合电路5的各电源端连接,信号整形电路2的输出端与分频电路4的使能端连接,时钟电路3的输出端与分频电路4的输入端连接,分频信号的输出端与信号整合电路5的输入端连接;其中,供电电路1的供电电压大于数字电路的工作电压;
分频电路4用于只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,以便于信号整合电路5将多个分频信号分组整合后生成多路移相信号。
需要提前说明的是,本申请的装置所含的电路均为纯模拟电路,电路的抗干扰能力及实时性较好。
具体地,本申请的装置包括供电电路1、信号整形电路2、时钟电路3、分频电路4及信号整合电路5,其工作原理为:供电电路1为装置内其余电路提供电能(这里的供电电路1的供电电压可维持其余电路正常工作)。在供电电路1的正常供电下,当信号整形电路2输入单路单脉冲信号时,信号整形电路2可生成一个脉冲宽度可调节的脉冲信号,并将其输出至分频电路4。由于分频电路4只在信号整形电路2生成的单个脉冲信号的脉宽时间内工作,所以本申请可通过调节信号整形电路2生成的单个脉冲信号的脉冲宽度,从而调整分频电路4的工作时间。
与此同时,时钟电路3在上电后便周期性生成矩形波信号(即时钟信号,其频率可调,即周期可调),并将其输出至分频电路4。在分频电路4工作时,便将时钟电路3生成的矩形波信号进行分频,从而依次输出多个分频信号(即多个脉冲信号)。可见,分频电路4的工作时间决定了自身输出脉冲信号的个数。而且,根据分频电路4的工作原理可知,其输出的脉冲信号的脉冲宽度由输入的矩形波信号决定。也就是说,本申请通过调节信号整形电路2生成的单个脉冲信号的脉冲宽度,便可调节分频电路4输出的脉冲个数;通过调节时钟电路3输出矩形波信号的频率,便可调节分频电路4输出的脉冲宽度。
为使分频电路4输出多个脉冲信号转换为多路移相脉冲,本申请由信号整合电路5将多个脉冲信号分组整合,其中,属于同一组的脉冲信号顺序不间断输出,且不同组之间间隔一个或多个脉冲信号(分组规则),从而得到多路移相脉冲。比如,分频电路4共有十个输出,按照输出顺序用P1-P10一一表示,若此时需要整合得到双路移相脉冲,则可从P1-P10中分出两组脉冲信号,如P1-P4和P6-P9(也可以为其他组合,只要符合上述分组规则即可),由于两组脉冲信号之间间隔P5,从而得到双路移相脉冲。
由于分频电路4输出的脉冲个数和脉冲宽度均可调整,所以信号整合电路5整合得到的多路移相信号也是可调整的,从而得到多路移相可调脉冲信号。此外,若向装置周期性输入单路单脉冲信号,则可得到多路移相周期性脉冲信号。
本发明提供了一种单路单脉冲转多路移相可调脉冲的装置,包括供电电路、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路、用于在上电后生成频率可调的矩形波信号的时钟电路、分频电路及信号整合电路;其中:供电电路的供电端分别与信号整形电路、时钟电路、分频电路及信号整合电路的各电源端连接,信号整形电路的输出端与分频电路的使能端连接,时钟电路的输出端与分频电路的输入端连接,分频信号的输出端与信号整合电路的输入端连接;其中,供电电路的供电电压大于数字电路的工作电压;分频电路用于只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,以便于信号整合电路将多个分频信号分组整合后生成多路移相信号。
可见,由于信号整形电路可生成脉宽可调的单个脉冲信号,时钟电路可生成频率可调的矩形波信号,而分频电路只在单个脉冲信号的脉宽时间内对矩形波信号进行分频,生成多个分频信号,所以分频电路输出的脉冲个数和脉冲宽度均可调整,也就是说,信号整合电路将多个分频信号整合后生成的多路移相信号也是可调整的,从而实现将单路单脉冲信号转换成多路移相可调脉冲信号。需要说明的是,本申请的装置所含电路均为纯模拟电路,相比于数字电路,纯模拟电路的工作电压较高,从而提高了电路的抗干扰能力;而且,纯模拟电路的时延较短,电路的实时性较好,从而为其他装置提供更为准确、可靠的脉冲信号,进而有助于其他装置可靠工作。
请参照图2,图2为本发明提供的另一种单路单脉冲转多路移相可调脉冲的装置的结构示意图。该装置在上述实施例的基础上:
作为一种优选地实施例,该装置还包括:
电源端与供电电路1的供电端连接、输入端输入单路单脉冲信号、输出端与信号整形电路2的输入端连接的信号隔离电路,用于将自身的输入信号与输出信号进行隔离,并在输入单路单脉冲信号后控制信号整形电路2输出单个脉冲信号。
需要说明的是,图2中具体芯片上所标的数字代表芯片的管脚编号,相同的数字并不冲突。
进一步地,为了提高整个装置的安全性及可靠性,本申请的装置在信号输入侧还增设了信号隔离电路,信号隔离电路在输入单路单脉冲信号后便控制信号整形电路2输出单个脉冲信号。信号隔离电路起到将输入信号和输出信号隔离的作用,从而提供了装置的抗干扰能力。
作为一种优选地实施例,信号隔离电路包括第一电阻R1、光电耦合器及第二电阻R2,光电耦合器包括发光二极管和光敏三极管;其中:
第一电阻R1的第一端作为信号隔离电路的输入端,第一电阻R1的第二端与发光二极管的阳极连接,发光二极管的阴极接地,光敏三极管的集电极与第二电阻R2的第一端连接,其公共端作为信号隔离电路的输出端,第二电阻R2的第二端作为信号隔离电路的电源端,光敏三极管的发射极接地。
具体地,本申请的信号隔离电路包括第一电阻R1、光电耦合器及第二电阻R2(上拉电阻),其工作原理为:第二电阻R2的第一端(信号隔离电路的输出端)在光电耦合器断开时输出高电平、在光电耦合器导通时输出低电平。当单路单脉冲信号输入后光电耦合器导通,则信号隔离电路输出低电平,控制信号整形电路2输出单个脉冲信号。
作为一种优选地实施例,信号整形电路2包括触发电路、第三电阻R3、第一电位器RK1、第一电容C1、第二电容C2及第一NE555芯片;其中:
触发电路的输入端作为信号整形电路2的输入端,触发电路的电源端分别与第三电阻R3的第一端、第一NE555芯片的VCC端及RST端连接,其公共端作为信号整形电路2的电源端,触发电路的触发端与第一NE555芯片的TRIG端连接,第三电阻R3的第二端与第一电位器RK1的第一端连接,第一电位器RK1的第二端分别与第一电容C1的第一端、第一NE555芯片的THR端及DISC端连接,第一电容C1的第二端接地,第一NE555芯片的OUT端作为信号整形电路2的输出端,第一NE555芯片的CVOLT端与第二电容C2的第一端连接,第二电容C2的第二端接地,第一NE555芯片的GND端接地;
触发电路用于在输入端输入低电平时触发第一NE555芯片,以便于第一NE555芯片输出高电平信号。
具体地,本申请的信号整形电路2包括触发电路、第三电阻R3、第一电位器RK1、第一电容C1、第二电容C2及第一NE555芯片,相当于一个单稳态触发器。考虑到NE555芯片的性能较好,成本较低,所以本申请选用NE555芯片,当然,本申请也可以选用其它多谐振荡器代替第一NE555芯片,在此不做特别的限定。
信号整形电路2的工作原理为:触发电路在输入低电平时便生成一个触发信号至第一NE555芯片的2管脚,从而触发第一NE555芯片,使第一NE555芯片输出高电平信号(即信号整形电路2生成的单个脉冲信号)。第一NE555芯片输出高电平信号的宽度由第三电阻R3、第一电位器RK1及第一电容C1的时间常数决定,所以可通过改变第一电位器RK1的阻值调节第一NE555芯片输出高电平信号的宽度,从而调节分频电路4输出的脉冲个数。
作为一种优选地实施例,触发电路包括第四电阻R4、第五电阻R5、第一开关管Q1、第六电阻R6、第七电阻R7、第三电容C3、第二开关管Q2、第八电阻R8、第九电阻R9及第四电容C4;其中:
第四电阻R4的第一端作为触发电路的输入端,第四电阻R4的第二端分别与第五电阻R5的第一端和第一开关管Q1的控制端连接,第五电阻R5的第二端接地,第一开关管Q1的第一端分别与第六电阻R6的第一端和第三电容C3的第一端连接,第一开关管Q1的第二端接地,第六电阻R6的第二端分别与第八电阻R8的第一端和第九电阻R9的第一端连接,其公共端作为触发电路的电源端,第三电容C3的第二端分别与第七电阻R7的第一端和第二开关管Q2的控制端连接,第七电阻R7的第二端接地,第二开关管Q2的第一端分别与第八电阻R8的第二端及第四电容C4的第一端连接,第二开关管Q2的第二端接地,第四电容C4的第二端与第九电阻R9的第二端连接,其公共端作为触发电路的触发端;
第一开关管Q1和第二开关管Q2均用于在控制端输入高电平时导通、低电平时关断。
进一步地,本申请的触发电路的工作原理为:在输入高电平时(装置未输入单路单脉冲信号),第一开关管Q1导通(第四电阻R4及第五电阻R5起分压作用,保护第一开关管Q1),第三电容C3的两端为低电平,第二开关管Q2关断,第四电容C4的两端为高电平,即第一NE555芯片的2管脚此时输入高电平;当输入信号由高电平转为低电平时(装置输入单路单脉冲信号),第一开关管Q1关断,第三电容C3的两端由低电平转为高电平,则第二开关管Q2导通,第四电容C4的两端由高电平转为低电平,即第一NE555芯片的2管脚的输入由高电平转为低电平,得以触发。
这里的第一开关管Q1和第二开关管Q2可以选用NPN型三极管,三极管的基极作为第一开关管Q1和第二开关管Q2的控制极,三极管的集电极作为第一开关管Q1和第二开关管Q2的第一端,三极管的发射极作为第一开关管Q1和第二开关管Q2的第二端。
作为一种优选地实施例,分频电路4具体为CD4017芯片,CD4017芯片的RST端作为分频电路4的使能端、CLK端作为分频电路4的输入端、VDD端作为分频电路4的电源端、CKEN端及GND端接地;
则该装置还包括:
输入端与第一NE555芯片的OUT端连接、输出端与CD4017芯片的RST端连接的倒相器,用于将自身输入信号倒相后输出。
具体地,本申请的分频电路4可以选用CD4017芯片,CD4017芯片为十分频计数器,可输出十路分频信号。由于CD4017芯片的15管脚低电平时有效,即CD4017芯片在15管脚输入低电平时处于工作状态,所以本申请在第一NE555芯片和CD4017芯片之间增设倒相器,从而将第一NE555芯片的输出信号倒相。则第一NE555芯片的3管脚输出的高电平信号的宽度等于CD4017芯片的15管脚输入的低电平信号的宽度,从而决定了CD4017芯片的工作时间。
当然,本申请的分频电路4也可以根据实际需求选用其它分频电路(如八分频电路、十六分频电路等),本申请在此不做特别的限定。
作为一种优选地实施例,信号整合电路5具体为CD4002芯片,其中:
CD4002芯片的A端、B端、C端及D端一一与CD4017芯片的Q1端、Q2端、Q3端及Q4端连接,CD4002芯片的E端、F端、G端及H端一一与CD4017芯片的Q6端、Q7端、Q8端及Q9端连接,CD4002芯片的VDD端作为信号整合电路5的电源端、VSS端接地、J端与输出信号接口的第一接口连接、K端与输出信号接口的第二接口连接,输出信号接口的中间接口接地。
具体地,本申请的信号整合电路5可以选用CD4002芯片,CD4002芯片为双4输入或非门电路,按照本实施例的连接关系,CD4002芯片将分频电路4输出的8路信号整合成两组进行输出,从而得到双路脉宽相同的移相信号。比如,CO2激光器中气体开关由高压脉冲触发器控制,而高压脉冲触发器为得到正负高压脉冲,采用4个IGBT(Insulated GateBipolar Transistor,绝缘栅双极型晶体管)开关管构成全桥电路。根据全桥电路的控制原理,需要两路移相脉冲信号控制两对IGBT,便可以采用本申请的装置提供两路移相脉冲信号,并根据高压脉冲触发器的实际需求调整两路移相脉冲信号。
当然,CD4002芯片和分频电路4的连接关系不止这一种,也可以每组只选择2路或3路信号整合,不同组之间也可以间隔不止一个脉冲信号,根据实际输出需求决定。此外,本申请可以选用更高分频的分频电路和与该分频电路连接的多个CD4002芯片,从而得到多路移相信号。
作为一种优选地实施例,时钟电路3包括第十电阻R10、第十一电阻R11、第二电位器RK2、第五电容C5、第六电容C6及第二NE555芯片;其中:
第十电阻R10的第一端分别与第二NE555芯片的VCC端及RST端连接,其公共端作为时钟电路3的电源端,第十电阻R10的第二端分别与第十一电阻R11的第一端和第二NE555芯片的DISC端连接,第十一电阻R11的第二端与第二电位器RK2的第一端连接,第二电位器RK2的第二端分别与第五电容C5的第一端、第二NE555芯片的THR端及TRIG端连接,第五电容C5的第二端接地,第二NE555芯片的OUT端作为时钟电路3的输出端,第二NE555芯片的CVOLT端与第六电容C6的第一端连接,第六电容C6的第二端接地,第二NE555芯片的GND端接地。
具体地,本申请的时钟电路3包括第十电阻R10、第十一电阻R11、第二电位器RK2、第五电容C5、第六电容C6及第二NE555芯片,相当于一个振荡器。在时钟电路3上电后,第二NE555芯片的3管脚便一直按照一定频率输出矩形波信号。其中,矩形波信号的输出频率由第十电阻R10、第十一电阻R11、第二电位器RK2、第五电容C5的时间常数决定,所以可通过改变第二电位器RK2的阻值调节第二NE555芯片输出矩形波信号的频率,从而调节分频电路4输出的脉冲宽度。
作为一种优选地实施例,供电电路1包括:
用于将220V交流电转换成装置所需的直流工作电压的电源转换芯片。
具体地,本申请的供电电路1包括电源转换芯片,电源转换芯片可将220V的交流市电转换成装置中其余电路所需的直流工作电压(可为12V),从而为装置的正常工作提供电能。这里的电源转换芯片可选用但不仅限于LH15-10B12芯片,本申请在此不做特别的限定。
作为一种优选地实施例,供电电路1还包括第七电容C7和第八电容C8;其中:
第七电容C7的第一端分别与第八电容C8的正极和电源转换芯片的输出正端连接,其公共端作为供电电路1的供电端,第七电容C7的第二端分别与第八电容C8的负极和电源转换芯片的输出负端连接,其公共端接地。
进一步地,本申请的供电电路1还包括第七电容C7(可为陶瓷电容)和第八电容C8(可为电解电容),二者起到滤波稳压的作用,从而为装置中其余电路提供稳定的电源,以保证装置的可靠工作。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种单路单脉冲转多路移相可调脉冲的装置,其特征在于,包括供电电路、用于在输入端输入单路单脉冲信号后生成脉宽可调的单个脉冲信号的信号整形电路、用于在上电后生成频率可调的矩形波信号的时钟电路、分频电路及信号整合电路;其中:
所述供电电路的供电端分别与所述信号整形电路、所述时钟电路、所述分频电路及所述信号整合电路的各电源端连接,所述信号整形电路的输出端与所述分频电路的使能端连接,所述时钟电路的输出端与所述分频电路的输入端连接,所述分频电路的输出端与所述信号整合电路的输入端连接;其中,所述供电电路的供电电压大于数字电路的工作电压;
所述分频电路用于只在单个所述脉冲信号的脉宽时间内对所述矩形波信号进行分频,生成多个分频信号,以便于所述信号整合电路将多个所述分频信号分组整合后生成多路移相信号。
2.如权利要求1所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,该装置还包括:
电源端与所述供电电路的供电端连接、输入端输入所述单路单脉冲信号、输出端与所述信号整形电路的输入端连接的信号隔离电路,用于将自身的输入信号与输出信号进行隔离,并在输入所述单路单脉冲信号后控制所述信号整形电路输出单个所述脉冲信号。
3.如权利要求2所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述信号隔离电路包括第一电阻、光电耦合器及第二电阻,所述光电耦合器包括发光二极管和光敏三极管;其中:
所述第一电阻的第一端作为所述信号隔离电路的输入端,所述第一电阻的第二端与所述发光二极管的阳极连接,所述发光二极管的阴极接地,所述光敏三极管的集电极与所述第二电阻的第一端连接,其公共端作为所述信号隔离电路的输出端,所述第二电阻的第二端作为所述信号隔离电路的电源端,所述光敏三极管的发射极接地。
4.如权利要求3所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述信号整形电路包括触发电路、第三电阻、第一电位器、第一电容、第二电容及第一NE555芯片;其中:
所述触发电路的输入端作为所述信号整形电路的输入端,所述触发电路的电源端分别与所述第三电阻的第一端、所述第一NE555芯片的VCC端及RST端连接,其公共端作为所述信号整形电路的电源端,所述触发电路的触发端与所述第一NE555芯片的TRIG端连接,所述第三电阻的第二端与所述第一电位器的第一端连接,所述第一电位器的第二端分别与所述第一电容的第一端、所述第一NE555芯片的THR端及DISC端连接,所述第一电容的第二端接地,所述第一NE555芯片的OUT端作为所述信号整形电路的输出端,所述第一NE555芯片的CVOLT端与所述第二电容的第一端连接,所述第二电容的第二端接地,所述第一NE555芯片的GND端接地;
所述触发电路用于在输入端输入低电平时触发所述第一NE555芯片,以便于所述第一NE555芯片输出高电平信号。
5.如权利要求4所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述触发电路包括第四电阻、第五电阻、第一开关管、第六电阻、第七电阻、第三电容、第二开关管、第八电阻、第九电阻及第四电容;其中:
所述第四电阻的第一端作为所述触发电路的输入端,所述第四电阻的第二端分别与所述第五电阻的第一端和所述第一开关管的控制端连接,所述第五电阻的第二端接地,所述第一开关管的第一端分别与所述第六电阻的第一端和所述第三电容的第一端连接,所述第一开关管的第二端接地,所述第六电阻的第二端分别与所述第八电阻的第一端和所述第九电阻的第一端连接,其公共端作为所述触发电路的电源端,所述第三电容的第二端分别与所述第七电阻的第一端和所述第二开关管的控制端连接,所述第七电阻的第二端接地,所述第二开关管的第一端分别与所述第八电阻的第二端及所述第四电容的第一端连接,所述第二开关管的第二端接地,所述第四电容的第二端与所述第九电阻的第二端连接,其公共端作为所述触发电路的触发端;
所述第一开关管和所述第二开关管均用于在控制端输入高电平时导通、低电平时关断。
6.如权利要求4所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述分频电路具体为CD4017芯片,所述CD4017芯片的RST端作为所述分频电路的使能端、CLK端作为所述分频电路的输入端、VDD端作为所述分频电路的电源端、CKEN端及GND端接地;
则该装置还包括:
输入端与所述第一NE555芯片的OUT端连接、输出端与所述CD4017芯片的RST端连接的倒相器,用于将自身输入信号倒相后输出。
7.如权利要求6所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述信号整合电路具体为CD4002芯片,其中:
所述CD4002芯片的A端、B端、C端及D端一一与所述CD4017芯片的Q1端、Q2端、Q3端及Q4端连接,所述CD4002芯片的E端、F端、G端及H端一一与所述CD4017芯片的Q6端、Q7端、Q8端及Q9端连接,所述CD4002芯片的VDD端作为所述信号整合电路的电源端、VSS端接地、J端与输出信号接口的第一接口连接、K端与所述输出信号接口的第二接口连接,所述输出信号接口的中间接口接地。
8.如权利要求6所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述时钟电路包括第十电阻、第十一电阻、第二电位器、第五电容、第六电容及第二NE555芯片;其中:
所述第十电阻的第一端分别与所述第二NE555芯片的VCC端及RST端连接,其公共端作为所述时钟电路的电源端,所述第十电阻的第二端分别与所述第十一电阻的第一端和所述第二NE555芯片的DISC端连接,所述第十一电阻的第二端与所述第二电位器的第一端连接,所述第二电位器的第二端分别与所述第五电容的第一端、所述第二NE555芯片的THR端及TRIG端连接,所述第五电容的第二端接地,所述第二NE555芯片的OUT端作为所述时钟电路的输出端,所述第二NE555芯片的CVOLT端与所述第六电容的第一端连接,所述第六电容的第二端接地,所述第二NE555芯片的GND端接地。
9.如权利要求1-8任一项所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述供电电路包括:
用于将220V交流电转换成所述装置所需的直流工作电压的电源转换芯片。
10.如权利要求9所述的单路单脉冲转多路移相可调脉冲的装置,其特征在于,所述供电电路还包括第七电容和第八电容;其中:
所述第七电容的第一端分别与所述第八电容的正极和所述电源转换芯片的输出正端连接,其公共端作为所述供电电路的供电端,所述第七电容的第二端分别与所述第八电容的负极和所述电源转换芯片的输出负端连接,其公共端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811139029.2A CN109245762B (zh) | 2018-09-28 | 2018-09-28 | 一种单路单脉冲转多路移相可调脉冲的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811139029.2A CN109245762B (zh) | 2018-09-28 | 2018-09-28 | 一种单路单脉冲转多路移相可调脉冲的装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109245762A CN109245762A (zh) | 2019-01-18 |
CN109245762B true CN109245762B (zh) | 2021-08-03 |
Family
ID=65057884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811139029.2A Active CN109245762B (zh) | 2018-09-28 | 2018-09-28 | 一种单路单脉冲转多路移相可调脉冲的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109245762B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114115203B (zh) * | 2022-01-27 | 2022-05-10 | 天津德科智控股份有限公司 | 一种eps用基于ne555设计的模拟扭矩传感器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
JP2003037485A (ja) * | 2001-07-24 | 2003-02-07 | Mitsubishi Electric Corp | クロック発生回路 |
CN1540866A (zh) * | 2003-10-29 | 2004-10-27 | 威盛电子股份有限公司 | 分频器及分频器设计的方法 |
CN201876545U (zh) * | 2010-09-02 | 2011-06-22 | 淄博职业学院 | 脉冲相位式激光测距仪 |
CN201893761U (zh) * | 2010-11-24 | 2011-07-06 | 株洲科瑞变流电气有限公司 | Pwm脉冲发生器 |
CN103595289A (zh) * | 2013-10-22 | 2014-02-19 | 中国科学院长春光学精密机械与物理研究所 | 旋转开关多脉冲高压触发装置 |
CN104135183A (zh) * | 2014-07-02 | 2014-11-05 | 中国科学院电工研究所 | 一种用于高压脉冲电源的双路输出脉冲发生器 |
CN106877842A (zh) * | 2017-02-14 | 2017-06-20 | 华东师范大学 | 一种大幅度皮秒级窄脉冲发生电路 |
CN107809222A (zh) * | 2017-09-26 | 2018-03-16 | 许继电源有限公司 | 一种脉冲信号发生器 |
CN207706146U (zh) * | 2017-12-04 | 2018-08-07 | 西南交通大学 | 一种基于555定时器的频率、脉宽可调的方波发生器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319399A (ja) * | 2005-05-10 | 2006-11-24 | Nec Electronics Corp | パルス幅変調回路及び多相クロック生成回路 |
-
2018
- 2018-09-28 CN CN201811139029.2A patent/CN109245762B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
JP2003037485A (ja) * | 2001-07-24 | 2003-02-07 | Mitsubishi Electric Corp | クロック発生回路 |
CN1540866A (zh) * | 2003-10-29 | 2004-10-27 | 威盛电子股份有限公司 | 分频器及分频器设计的方法 |
CN201876545U (zh) * | 2010-09-02 | 2011-06-22 | 淄博职业学院 | 脉冲相位式激光测距仪 |
CN201893761U (zh) * | 2010-11-24 | 2011-07-06 | 株洲科瑞变流电气有限公司 | Pwm脉冲发生器 |
CN103595289A (zh) * | 2013-10-22 | 2014-02-19 | 中国科学院长春光学精密机械与物理研究所 | 旋转开关多脉冲高压触发装置 |
CN104135183A (zh) * | 2014-07-02 | 2014-11-05 | 中国科学院电工研究所 | 一种用于高压脉冲电源的双路输出脉冲发生器 |
CN106877842A (zh) * | 2017-02-14 | 2017-06-20 | 华东师范大学 | 一种大幅度皮秒级窄脉冲发生电路 |
CN107809222A (zh) * | 2017-09-26 | 2018-03-16 | 许继电源有限公司 | 一种脉冲信号发生器 |
CN207706146U (zh) * | 2017-12-04 | 2018-08-07 | 西南交通大学 | 一种基于555定时器的频率、脉宽可调的方波发生器 |
Non-Patent Citations (3)
Title |
---|
High-power, high-voltage generator with a multi-pulse twin output;B.M. Novac等;《 PPPS-2001 Pulsed Power Plasma Science 2001. 28th IEEE International Conference on Plasma Science and 13th IEEE International Pulsed Power Conference》;20010622;第528-531页 * |
光脉冲分频技术及其应用;李世忱等;《天津大学学报》;19850131(第1期);第26-28页 * |
旋转火花开关多脉冲触发系统设计;张兴亮等;《高电压技术》;20140131;第40卷(第1期);第225-231页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109245762A (zh) | 2019-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102573242B (zh) | 一种呼吸灯驱动电路及呼吸灯驱动芯片 | |
CN109245762B (zh) | 一种单路单脉冲转多路移相可调脉冲的装置 | |
CN106357239B (zh) | 基于微带传输的雪崩三极管Marx电路皮秒脉冲发生器 | |
CN205210746U (zh) | 恒流控制器及恒流控制电路 | |
US2954532A (en) | Saturable reactor timed multivibrator | |
US3553484A (en) | Pulse generator with time delay | |
JP6295268B2 (ja) | 半導体駆動装置 | |
CN102790606B (zh) | 数字控制的模拟调制电路 | |
CN204013456U (zh) | 开关电路 | |
CN206272587U (zh) | 触发脉冲产生电路 | |
US4928054A (en) | Switch mode electrical power controller | |
CN206542331U (zh) | 一种自激式反激变换器 | |
CN212364415U (zh) | 一种交流电过零点检测电路及芯片 | |
CN115877062A (zh) | 高隔离电压的副边采样电路及装置 | |
JPH0753279Y2 (ja) | ネオン装置 | |
SU1018195A1 (ru) | Генератор импульсов | |
SU756608A1 (ru) | Генератор импульсов1 | |
US3374360A (en) | Pulses to provide continuous scaling non-resettable counter with means for cyclically changing polarity of input | |
CN204425300U (zh) | 时间控制电路 | |
CN104038029A (zh) | 占空比转换电路及转换方法 | |
SU731595A1 (ru) | Оптоэлектронный ключ переменного тока | |
SU930692A1 (ru) | Счетчик импульсов | |
SU566326A1 (ru) | Генератор пилообразного напр жени | |
JPH02189024A (ja) | 入力絶縁回路 | |
SU136778A1 (ru) | Устройство дл формировани электрических импульсов пр моугольной формы |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |