CN212364415U - 一种交流电过零点检测电路及芯片 - Google Patents
一种交流电过零点检测电路及芯片 Download PDFInfo
- Publication number
- CN212364415U CN212364415U CN202021379578.XU CN202021379578U CN212364415U CN 212364415 U CN212364415 U CN 212364415U CN 202021379578 U CN202021379578 U CN 202021379578U CN 212364415 U CN212364415 U CN 212364415U
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- alternating current
- drain
- unit
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 45
- 238000007493 shaping process Methods 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 abstract description 8
- 230000003287 optical effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了一种交流电过零点检测电路及芯片,该交流电过零点检测电路包括:取电与交流整形单元,其用于基于交流电生成同频同相的方波;边缘脉冲产生单元,其电连接于所述取电与交流整形单元,用于基于所述方波生成在所述交流电过零点的边缘脉冲;过零脉冲产生单元,其电连接于所述边缘脉冲产生单元,用于基于所述边缘脉冲生成过零脉冲。本实用新型能够同时检测到交流电上升沿的过零点和下降沿的过零点,且提升了检测过零点的精度。
Description
技术领域
本实用新型涉及交流电过零点检测技术领域,特别是涉及一种交流电过零点检测电路及芯片。
背景技术
交流电过零点检测电路在可控硅控制电路、大功率设备或者电器接入、电力载波通信、照明控制等领域是一种常见的电路。这些领域均需要对交流电的电压过零点进行准确的检测,在过零点产生过零脉冲或者电平信号作为系统控制的参考信号,或者基于过零检测信号获取交流电的交流周期、电压波动、相位等相关信息。
当前的交流电过零点检测电路,都是基于分立元器件的过零点检测电路,电路结构复杂,并且只能在交流电的上升沿或者下降沿产生的过零点信号,如专利号:CN103063904A和CN102508014A。但通常系统对交流电的上升沿和下降沿的过零信号均有需要,一种做法是根据单一沿的过零检测信号,系统通过计算的方式获得另一个沿的虚拟过零检测信号。但是这种虚拟获得的另一个沿的过零检测信号,实际上并未对另一过零点进行检测,从而丢失了一部分过零点所携带的信息,如电压波动导致的过零点抖动。另一种做法是采用两个相同的电路分别去检测上升沿和下降沿的过零点,但是系统的成本、功耗和复杂度都加倍。
另外基于分立元器件的过零点检测电路的外围器件数量多,由于采用了较多的二极管和三极管等流控器件,在自身损耗的功耗方面也较大,普遍需要50-100mW左右。而外围器件多导致的另一个方面问题是检测精度也受损,一般检测到的过零点通常与实际过零点的误差都在20us以上。
因此,如何设计一种高精度的能够同时检测上升沿和下降沿的过零点的过零点检测电路是业界亟待解决的技术问题。
实用新型内容
为了解决上述现有技术中关于同时检测上升沿和下降沿的过零点不精确的技术问题,本实用新型提出一种交流电过零点检测电路及芯片。
本实用新型采用的技术方案是首先提供一种交流电过零点检测电路,包括:取电与交流整形单元,其用于基于交流电生成同频同相的方波;边缘脉冲产生单元,其电连接于所述取电与交流整形单元,用于基于所述方波生成在所述交流电过零点的边缘脉冲;过零脉冲产生单元,其电连接于所述边缘脉冲产生单元,用于基于所述边缘脉冲生成过零脉冲。
在一实施方式中,所述过零脉冲产生单元包括:电连接于所述边缘脉冲产生单元的脉冲延展单元、电连接于所述脉冲延展单元的偏置电路单元、及电连接于所述偏置电路单元和所述脉冲延展单元的光耦驱动单元。
在一实施方式中,所述过零脉冲产生单元包括:NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9,PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8,电阻R2、R3、R4,电容C2、C3,非门U2、U3;所述MN7、MN8、MN9、MP6、MP7、MP8、C2、C3、U2、U3、R3构成脉冲延展单元;所述MN1、MN2、MN3、MP1、MP2、MP3、MP4、MP5、R2、R4构成偏置电路单元;MN4、MN5、MN6构成光耦驱动单元。
在一实施方式中,所述脉冲延展单元包括:所述边缘脉冲电路电连接于MN7的栅极及MN9的栅极,MN7的漏极电连接于MN8的栅极,MN7的漏极还电连接于C2的一端,MN9的漏极电连接于C3的一端,MN7的源极、MN8的源极、MN9的源极、C2的另一端及C3的另一端相电连接且接地;MP6的漏极通过电阻R3电连接于MN7的漏极,MP7的漏极电连接于MP8的栅极和MN8的漏极,MP8的漏极电连接于MP7的栅极和MN9的漏极,MP6的源极、MP7的源极、MP8的源极相电连接,MP7的漏极还电连接于U2的输入端,U2的输出端电连接U3的输入端,U3的输出端电连接MP6的栅极。
在一实施方式中,所述偏置电路单元包括:MP1的源极、MP2的源极、MP3的源极、MP4的源极、MP5的源极与MP6的源极相电连接, MP2的漏极、MP3的漏极、MP3的栅极、MP4的栅极、MP5的栅极相电连接,MP1的栅极电连接于U2的输出端,MP2的栅极电连接于U3的输出端,MP5的漏极电连接于MN7的漏极,MP1的漏极通过电阻R4电连接于MN1的栅极、MN2的漏极及MN3的漏极,MN1的漏极电连接于MP3的漏极,MN1的源极电连接于MN2的栅极,MN1的源极还电连接于R2的一端,R2的另一端、MN2的源极、MN3的源极电连接于MN7的源极,MN3的栅极电连接于U2的输出端。
在一实施方式中,所述光耦驱动单元包括:MN5的漏极电连接于MN5的栅极、MN6的栅极、MN4的漏极及MP4的漏极,MN5的源极、MN6的源极、MN4的源极及MN7的源极相电连接,MN4的栅极电连接U2的输出端,MN6的漏极输出所述过零脉冲。
在一实施方式中,所述取电与交流整形单元包括:电阻R1、二极管D1、D2,电容C1及比较器U1;R1的一端用以电连接所述交流电,R1的另一端电连接U1的同相输入端,U1的同相输入端还电连接于D1的阳极及D2的阴极,D1的阴极电连接于U1的电源端,D2的阳极、U1的接地端及U1的反相输入端相互电连接且接地,C1电连接于U1的电源端和接地端之间,U1的输出端输出与所述交流电同频同相的方波。
在一实施方式中,所述边缘脉冲产生单元包括:非门INV、延迟单元及异或门XOR;INV电连接于U1的输出端,INV的输出端分别电连接于XOR的第一输入端及延迟单元的输入端,延迟单元的输出端电连接于XOR的第二输入端,XOR的输出端输出所述边缘脉冲。
在一实施方式中,所述取电与交流整形单元中的R1为外接电阻,C1为外接电容。
在一实施方式中,还包括外接光耦合器,所述光耦合器中的发光二极管的阳极电连接于U1的电源端,发光二极管的阴极电连接于MN6的漏极。
本实用新型还提供一种芯片,采用上述的交流电过零点检测电路。
与现有技术比较,本实用新型至少具有如下优点。
通过设置取电与交流整形单元生成与交流电同频同相的方波,通过边缘脉冲产生电路生成边缘脉冲,使得同时检测到交流电上升沿的过零点和下降沿的过零点,且提升了检测过零点的精度。通过设置过零脉冲产生电路,对边缘脉冲进行宽度延展生成需要宽度的过零脉冲,实现了对过零脉冲宽度的调节。进一步的,将交流电过零点检测电路集成在一个芯片中,减少了外围电路的复杂度,使得应用时更加简便,且降低了能耗。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以如这些附图获得其他的附图。
图1为本实用新型一实施例中交流电过零点检测电路的框架示意图;
图2为图1中取电与交流整形单元的电路示意图;
图3为图1中边缘脉冲产生单元的电路示意图;
图4为图1中过零脉冲产生单元的电路示意图;
图5为本实用新型一实施例中集成交流电过零点检测电路的芯片的应用示意图;
图6为本实用新型一实施例中检测交流电过零点的检测效果的示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
由此,本说明书中所指出的一个特征将用于说明本实用新型的一个实施方式的其中一个特征,而不是暗示本实用新型的每个实施方式必须具有所说明的特征。此外,应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计,但是这些特征也可用于其他的未明确说明的组合。由此,除非另有说明,所说明的组合并非旨在限制。
下面结合附图以及实施例对本实用新型的原理及结构进行详细说明。
如图1所示,本实用新型提供一种交流电过零点检测电路,其用于获得交流电过零点的信息。该交流电过零点检测电路包括:依次电连接的取电与交流整形单元、边缘脉冲产生单元、过零脉冲产生单元。其中,取电与交流整形单元用于电连接待检测的交流电,并基于交流电生成同频同相的方波。边缘脉冲产生单元用于基于方波生成在交流电过零点的边缘脉冲。过零脉冲产生单元用于基于边缘脉冲生成过零脉冲,过零脉冲即是通过本实用新型技术方案需要得到的关于该交流电过零点的信息。
相比于传统的基于分立元器件的过零检测方案,本实用新型的技术方案能够同时检测交流上升沿的过零点和下降沿的过零点(请参阅图6的检测效果示意图),电路结构简单,成本低,且检测精度高。
下面分别详述本实用新型交流电过零点检测电路的各个部分。
如图2所示,取电与交流整形单元包括:电阻R1、二极管D1、D2,电容C1及比较器U1。R1的一端用以电连接待检测的交流电,R1的另一端电连接U1的同相输入端。U1的同相输入端还电连接于D1的阳极及D2的阴极,D1的阴极电连接于U1的电源端,D2的阳极、U1的接地端及U1的反相输入端相互电连接且接地,D1与D2为输入端口的ESD保护二极管,实现对端口的ESD保护,同时实现半波整流。C1电连接于U1的电源端和接地端之间,U1的输出端输出与交流电同频同相的方波。R1可以是多颗电阻的串联或并联。优选的,D2为齐纳二极管。U1的比较阈值设为0V。当输入的交流电过零时,比较器输出端输出的电平翻转,从而实现了对交流电的整形,产生与输入的交流电同频同相的方波输出。由于U1的比较阈值为0V,过零脉冲与实际过零点之间几乎没有延迟,因此具有极高的检测精度。
如图3所示,边缘脉冲产生单元电连接于取电与交流整形单元,用于接收方波,并基于方波生成边缘脉冲。边缘脉冲产生单元包括:非门INV、延迟单元及异或门XOR; INV电连接于U1的输出端,INV的输出端分别电连接于XOR的第一输入端及延迟单元的输入端,延迟单元的输出端电连接于XOR的第二输入端,XOR的输出端输出边缘脉冲。延迟单元由偶数个非门串联组成,延迟单元用于对U1输出端的方波进行延迟。当输入方波的电平发生翻转时,异或门XOR的第一输入端与第二输入端由于延迟不同,会在输出端产生与延迟单元产生的延迟时间相同宽度的一个边缘脉冲。该边缘脉冲的宽度为纳秒级,而对过零脉冲的宽度的一般要求为微秒级到毫秒级,因此需要对边缘脉冲进行宽度延展以满足需求。
如图4所示,过零脉冲产生单元连接于边缘脉冲产生单元,用于接收边缘脉冲,并对边缘脉冲进行宽度延展以生成过零脉冲。过零脉冲产生单元包括:电连接于边缘脉冲产生单元的脉冲延展单元、电连接于脉冲延展单元的偏置电路单元、及电连接于偏置电路单元和脉冲延展单元的光耦驱动单元。
具体地,过零脉冲产生单元包括:NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9,PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8,电阻R2、R3、R4,电容C2、C3,非门U2、U3;MN7、MN8、MN9、MP6、MP7、MP8、C2、C3、U2、U3、R3构成脉冲延展单元;MN1、MN2、MN3、MP1、MP2、MP3、MP4、MP5、R2、R4构成偏置电路单元;MN4、MN5、MN6构成光耦驱动单元。其中,NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9的源极相连接,PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8的源极相连接。更具体的电路连接关系如下:
更具体地,脉冲延展单元实现边缘脉冲的宽度延展,脉冲延展单元包括:边缘脉冲电路电连接于MN7的栅极及MN9的栅极,MN7的漏极电连接于MN8的栅极,MN7的漏极还电连接于C2的一端,MN9的漏极电连接于C3的一端,MN7的源极、MN8的源极、MN9的源极、C2的另一端及C3的另一端相电连接且接地;MP6的漏极通过电阻R3电连接于MN7的漏极,MP7的漏极电连接于MP8的栅极和MN8的漏极,MP8的漏极电连接于MP7的栅极和MN9的漏极,MP6的源极、MP7的源极、MP8的源极相电连接,MP7的漏极还电连接于U2的输入端,U2的输出端电连接U3的输入端,U3的输出端电连接MP6的栅极。
偏置电路单元为脉冲延展单元和光耦驱动单元提供电流偏置,偏置电路单元包括:MP1的源极、MP2的源极、MP3的源极、MP4的源极、MP5的源极与MP6的源极相电连接, MP2的漏极、MP3的漏极、MP3的栅极、MP4的栅极、MP5的栅极相电连接,MP1的栅极电连接于U2的输出端,MP2的栅极电连接于U3的输出端,MP5的漏极电连接于MN7的漏极,MP1的漏极通过电阻R4电连接于MN1的栅极、MN2的漏极及MN3的漏极,MN1的漏极电连接于MP3的漏极,MN1的源极电连接于MN2的栅极,MN1的源极还电连接于R2的一端,R2的另一端、MN2的源极、MN3的源极电连接于MN7的源极,MN3的栅极电连接于U2的输出端。
光耦驱动单元用于作为光耦驱动的恒流源输出电路,光耦驱动单元包括:MN5的漏极电连接于MN5的栅极、MN6的栅极、MN4的漏极及MP4的漏极,MN5的源极、MN6的源极、MN4的源极及MN7的源极相电连接,MN4的栅极电连接U2的输出端,MN6的漏极输出过零脉冲。MN6的漏极为恒流输出端口,采用恒流源输出可以实现光耦的快速开启,减小光耦延迟。
交流电过零点检测电路还包括外接光耦合器U4,光耦合器U4由发光二极管及三极管组成。发光二极管的阳极电连接于U1的电源端,发光二极管的阴极电连接于MN6的漏极。三极管的发射极接地,三极管的集电极电连接电阻R5后接电源。
下面对上述过零脉冲产生单元的运行过程作简要说明。
当输入的边缘脉冲为高电平时,MN7会快速释放掉C2中的电荷,并使非门U2的输出ENB信号为低电平,非门U3的输出EN信号为高电平。EN信号和ENB信号是整个电路的使能信号。EN信号为高电平的情况下,偏置电路单元开始工作,为整个电路提供偏置,同时驱动光耦合单元从MN6的漏极开始输出毫安级电流以驱动光耦合器的发光二极管发光。此时MP1、MN1、MN2导通,MP2、MN3、MN4关闭。R4为MN2提供uA(微安)级电流,MN2的宽长比较大,因此其VGS电压约等于其阈值电压VTH,从而使R2上经过的电流稳定在约为VTH/R2的大小。R2上经过的电流与电源电压无关,作为整个电路的电流基准。MP3、MP4、MP5构成的电流镜直接复制了R2的电流,MN5、MN6构成的电流镜则复制了MP4的电流。
当输入的边缘脉冲为低电平时,MN7会关闭,但是由于C2电容此时的电压为0,MN7刚开始关闭时EN信号和ENB信号并不会立即改变状态。此时C2的电压由于MP5提供纳安级充电电流,C2的电压会随着时间逐渐上升,当上升到MN8的导通电压时,MN8开始导通,从而开启了MP8,MP8开始给C3进行充电,当C3电平逐渐升高,关闭MP7,并使U2输出ENB信号和U3输出EN信号的电平翻转,恢复至边缘脉冲未输入前的工作状态。
当EN和ENB的状态恢复之后,关闭偏置电流和光耦恒流驱动输出,此时MP1关闭,MP2、MN3、MN4导通,MN1、MN5、MN6的栅极电压被拉低,实现关闭。而MP3、MP4、MP5的栅极电压则被上拉至VDD,实现关闭,同时开启了MP6,使C2的电平有MP6和R3上拉至VDD电平,不出现不确定状态。从而实现了整个电路重新进入了低功耗状态。
以上运行过程通过脉冲延展单元实现了将输入的纳秒级的边缘脉冲的宽度延展生成微秒级的过零脉冲,以及通过光耦驱动单元实现了恒流源脉冲电流输出。需要说明的是,该延展宽度由MP5的偏置电流以及C2、C3的容值决定,调节MP5的偏置电流以及C2、C3的容值即可调节过零脉冲的宽度。
在一优选实施例中,上述取电与交流整形单元中的R1为外接电阻,C1为外接电容。
在一优选实施例中,上述光耦合器U4为外接光耦合器。
如图5所示,一种芯片,采用上述交流电过零点检测电路。
在一优选实施例中,该芯片采用上述交流电过零点检测电路,但该电路不包含上述的电阻R1、电容C1、光耦合器U4及电阻R5,电阻R1、电容C1、光耦合器U4及电阻R5作为外围元件电连接于该芯片。具体地,该芯片包括输入端IN、电源端VDD、接地端VSS及输出端OUT。该输入端IN即为上述交流电过零点检测电路中的U1的同相输入端,该电源端VDD即为U1的电源端及过零脉冲产生单元中MP1—MP8的源极,该接地端VSS即为U1的接地端及过零脉冲产生单元中MN2—MN9的源极,该输出端OUT即为过零脉冲产生单元中MN6的漏极。电阻R1的一端电连接于此芯片的输入端IN,电容C1的一端电连接于电源端VDD,电容C1的另一端电连接于接地端VSS,光耦合器U4的发光二极管的阳极电连接于电源端VDD,发光二极管的阴极电连接于输出端OUT,光耦合器U4的三极管的发射极接地,三极管的源极电连接电阻R5的一端,电阻R5另一端接低压系统的电源,三极管的源极与电阻R5之间用于输出过零脉冲。
在可选实施例中,R1的阻值为500K-3MΩ之间,C1的容值为100nF至470nF之间,C1取值越大,相应需要减小R1的阻值。
在一实施例中,R1取2MΩ,C1取220nF。
在本实用新型的技术方案中,在芯片的基础上,外围电路仅需1个光耦,2个电阻和1个电容。外围电路极为简洁,使用时连接方便,且外围电路的功耗极低。以R1为2MΩ为例,本实用新型交流电过零点检测电路的功耗约为:220V*220V/2M=24.2mW,整体功耗较低。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种交流电过零点检测电路,其特征是,包括:
取电与交流整形单元,其用于基于交流电生成同频同相的方波;
边缘脉冲产生单元,其电连接于所述取电与交流整形单元,用于基于所述方波生成在所述交流电过零点的边缘脉冲;
过零脉冲产生单元,其电连接于所述边缘脉冲产生单元,用于基于所述边缘脉冲生成过零脉冲。
2.如权利要求1所述的交流电过零点检测电路,其特征是,所述过零脉冲产生单元包括:电连接于所述边缘脉冲产生单元的脉冲延展单元、电连接于所述脉冲延展单元的偏置电路单元、及电连接于所述偏置电路单元和所述脉冲延展单元的光耦驱动单元。
3.如权利要求2所述的交流电过零点检测电路,其特征是,所述过零脉冲产生单元包括:NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9,PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8,电阻R2、R3、R4,电容C2、C3,非门U2、U3;所述MN7、MN8、MN9、MP6、MP7、MP8、C2、C3、U2、U3、R3构成脉冲延展单元;所述MN1、MN2、MN3、MP1、MP2、MP3、MP4、MP5、R2、R4构成偏置电路单元;MN4、MN5、MN6构成光耦驱动单元。
4.如权利要求3所述的交流电过零点检测电路,其特征是,所述脉冲延展单元包括:所述边缘脉冲电路电连接于MN7的栅极及MN9的栅极,MN7的漏极电连接于MN8的栅极,MN7的漏极还电连接于C2的一端,MN9的漏极电连接于C3的一端,MN7的源极、MN8的源极、MN9的源极、C2的另一端及C3的另一端相电连接且接地;MP6的漏极通过电阻R3电连接于MN7的漏极,MP7的漏极电连接于MP8的栅极和MN8的漏极,MP8的漏极电连接于MP7的栅极和MN9的漏极,MP6的源极、MP7的源极、MP8的源极相电连接,MP7的漏极还电连接于U2的输入端,U2的输出端电连接U3的输入端,U3的输出端电连接MP6的栅极。
5.如权利要求4所述的交流电过零点检测电路,其特征是,所述偏置电路单元包括:MP1的源极、MP2的源极、MP3的源极、MP4的源极、MP5的源极与MP6的源极相电连接, MP2的漏极、MP3的漏极、MP3的栅极、MP4的栅极、MP5的栅极相电连接,MP1的栅极电连接于U2的输出端,MP2的栅极电连接于U3的输出端,MP5的漏极电连接于MN7的漏极,MP1的漏极通过电阻R4电连接于MN1的栅极、MN2的漏极及MN3的漏极,MN1的漏极电连接于MP3的漏极,MN1的源极电连接于MN2的栅极,MN1的源极还电连接于R2的一端,R2的另一端、MN2的源极、MN3的源极电连接于MN7的源极,MN3的栅极电连接于U2的输出端。
6.如权利要求5所述的交流电过零点检测电路,其特征是,所述光耦驱动单元包括:MN5的漏极电连接于MN5的栅极、MN6的栅极、MN4的漏极及MP4的漏极,MN5的源极、MN6的源极、MN4的源极及MN7的源极相电连接,MN4的栅极电连接U2的输出端,MN6的漏极输出所述过零脉冲。
7.如权利要求1所述的交流电过零点检测电路,其特征是,所述取电与交流整形单元包括:电阻R1、二极管D1、D2,电容C1及比较器U1;R1的一端用以电连接所述交流电,R1的另一端电连接U1的同相输入端,U1的同相输入端还电连接于D1的阳极及D2的阴极,D1的阴极电连接于U1的电源端,D2的阳极、U1的接地端及U1的反相输入端相互电连接且接地,C1电连接于U1的电源端和接地端之间,U1的输出端输出与所述交流电同频同相的方波。
8.如权利要求7所述的交流电过零点检测电路,其特征是,所述边缘脉冲产生单元包括:非门INV、延迟单元及异或门XOR; INV电连接于U1的输出端,INV的输出端分别电连接于XOR的第一输入端及延迟单元的输入端,延迟单元的输出端电连接于XOR的第二输入端,XOR的输出端输出所述边缘脉冲。
9.如权利要求1所述的交流电过零点检测电路,其特征是,还包括外接光耦合器,所述光耦合器中的发光二极管的阳极电连接于U1的电源端,发光二极管的阴极电连接于MN6的漏极。
10.一种芯片,其特征是,采用权利要求1-9任一所述的交流电过零点检测电路,其中所述取电与交流整形单元中的R1为外接电阻,C1为外接电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021379578.XU CN212364415U (zh) | 2020-07-14 | 2020-07-14 | 一种交流电过零点检测电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021379578.XU CN212364415U (zh) | 2020-07-14 | 2020-07-14 | 一种交流电过零点检测电路及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212364415U true CN212364415U (zh) | 2021-01-15 |
Family
ID=74130774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021379578.XU Expired - Fee Related CN212364415U (zh) | 2020-07-14 | 2020-07-14 | 一种交流电过零点检测电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212364415U (zh) |
-
2020
- 2020-07-14 CN CN202021379578.XU patent/CN212364415U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013166895A1 (zh) | 一种无源射频识别上电复位电路及无源射频识别标签 | |
TW201417496A (zh) | 電源開啟重置電路 | |
CN212364415U (zh) | 一种交流电过零点检测电路及芯片 | |
CN109959837B (zh) | 一种漏电检测电路 | |
CN115407171A (zh) | Pcb电路板、二极管特性测试系统及方法 | |
CN107436615B (zh) | 用于检测电源电压的系统 | |
CN111650425A (zh) | 一种交流电过零点检测电路及芯片 | |
CN208782784U (zh) | 张弛振荡器 | |
CN208140791U (zh) | 一种零点检测电路 | |
CN207490898U (zh) | 双电源运放的逻辑电平转换装置和放大电路 | |
CN107066018B (zh) | 一种精确的por电路 | |
CN113515159B (zh) | 一种自适应低功耗高压保持系统及应用 | |
CN201541247U (zh) | 一种集成电路芯片的上电复位装置 | |
CN210222114U (zh) | 零点检测装置及系统 | |
CN218482777U (zh) | 一种外部模拟软启动电路 | |
CN103135652A (zh) | 一种带隙基准电路、电源保护电路及电源 | |
CN208421192U (zh) | 一种电源上电检测电路以及atm机 | |
CN212381194U (zh) | 一种低电压的上电复位电路 | |
CN218524791U (zh) | 一种电表过零检测电路 | |
CN205666811U (zh) | 一种比较器型上电复位电路 | |
CN116260107B (zh) | buck电路和DC-DC芯片 | |
CN205883041U (zh) | 一种软启动电路 | |
CN214479564U (zh) | 一种过温保护控制电路 | |
CN117492509B (zh) | 一种低电压比较电路 | |
CN110572140B (zh) | 一种产生脉冲信号的电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210115 |