CN109244062A - 一种半导体封装器件及其制备方法、测试方法 - Google Patents

一种半导体封装器件及其制备方法、测试方法 Download PDF

Info

Publication number
CN109244062A
CN109244062A CN201810973709.8A CN201810973709A CN109244062A CN 109244062 A CN109244062 A CN 109244062A CN 201810973709 A CN201810973709 A CN 201810973709A CN 109244062 A CN109244062 A CN 109244062A
Authority
CN
China
Prior art keywords
conduct piece
packing device
substrate
semiconductor packing
encapsulated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810973709.8A
Other languages
English (en)
Inventor
钱芳斌
邓恩华
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongshan Jiangbolong Electronics Co Ltd
Original Assignee
Zhongshan Jiangbolong Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongshan Jiangbolong Electronics Co Ltd filed Critical Zhongshan Jiangbolong Electronics Co Ltd
Priority to CN201810973709.8A priority Critical patent/CN109244062A/zh
Publication of CN109244062A publication Critical patent/CN109244062A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体封装器件，该半导体封装器件包括：基板、导电件和封装层，基板包括相背设置的第一侧和第二侧；导电件安装在基板的第一侧，导电件用于引出测试信号以对半导体封装器件测试。封装层覆盖基板的第一侧且导电件位于封装层内。本申请还公开了一种半导体封装器件的制备方法及测试方法。通过以上方式，本申请公开的半导体封装器件需要测试、校验时，只需去除掉对应导电件上方的封装层使导电件暴露即可，而无需将半导体封装器件从电路板上拆下来，降低了损坏半导体封装器件的概率。此外，由于无需拆除半导体封装器件，提高了调试环境与使用环境的一致性，减小了调试的不稳定性，提升了问题调试的效率。

Description

一种半导体封装器件及其制备方法、测试方法
技术领域
本申请涉及半导体封装及制备、测试技术领域，特别是涉及一种半导体封装器件及其制备方法、测试方法。
背景技术
目前，在半导体封装器件封装过程中，一般在封装基板的底面放置一些焊盘作为测试点以便于将来需要测试半导体封装器件时，引出测试信号。
本申请的发明人在长期研究过程中发现，厂家可能并不开放这些测试点的定义和功能，使用者也可能并不了解这些测试点的具体作用，进而不会将这些测试点引出来。当半导体器件出现问题而又需要这些测试点的特殊信号作为调试信号的时候，只能把半导体器件拆下来送到原厂进行调试，而半导体器件拆装过程中可能会受到损坏。
发明内容
本申请主要解决的技术问题是提供一种半导体封装器件和半导体封装器件的测试方法，能够无需拆除半导体封装器件就可以对其进行测试校验。
为解决上述技术问题，本申请采用的技术方案是：提供一种半导体封装器件，该半导体封装器件包括：基板，包括相背设置的第一侧和第二侧；导电件，安装在基板的第一侧，导电件用于引出测试信号以对半导体封装器件测试。封装层，覆盖基板的第一侧且导电件位于封装层内。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种半导体封装器件的制备方法，该方法包括：提供基板，基板包括相背设置的第一侧和第二侧；在基板的第一侧安装导电件，导电件用于引出测试信号以对半导体封装器件测试；在基板的的第一侧形成封装层，封装层覆盖导电件。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种半导体封装器件的测试方法，该方法利用上述半导体封装器件，该方法包括：暴露半导体封装器件中的导电件；利用导电连接件电性连接导电件；对半导体封装器件进行测试。
本申请的有益效果是：区别于现有技术的情况，本申请提供的半导体封装器件，包括：基板，包括相背设置的第一侧和第二侧；导电件，安装在基板的第一侧，导电件用于引出测试信号以对半导体封装器件测试。封装层，覆盖基板的第一侧且导电件位于封装层内。由于用于引出测试信号的导电件封装于封装层，因此，当需要对半导体封装器件测试校验时，无需拆除半导体封装器件，而只需去除对应导电件上方的封装层，使导电件暴露即可，降低了损坏半导体封装器件的概率。此外，由于无需拆除半导体封装器件，提高了调试环境与使用环境的一致性，减小了调试的不稳定性，提升了问题调试的效率。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施例描述中所需要的附图作简单的介绍，显而易见地，下面描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请半导体封装器件一实施方式的结构示意图；
图2是本申请半导体封装器件另一实施方式的结构示意图；
图3是本申请半导体封装器件又一实施方式的结构示意图；
图4是本申请半导体封装器件又一实施方式的结构示意图；
图5是本申请半导体封装器件的制备方法一实施方式的流程示意图；
图6是本申请半导体封装器件的测试方法一实施方式的流程示意图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请半导体封装器件一实施方式的结构示意图。该半导体封装器件包括：基板10、导电件20和封装层30。
基板10包括相背设置的第一侧101和第二侧102。基板10可以是有机基板，如玻璃布基板、环氧树脂基板、耐热塑性基板等，也可以是无机基板，如陶瓷基板、玻璃类基板，还可以是复合基板。基板10可以设置为长方体，也可以设置为正方体等替他形状。
导电件20安装在基板10的第一侧101，导电件20用于引出测试信号以对半导体封装器件进行测试；封装层30覆盖基板10的第一侧101且导电件20位于封装层30内。导电件20可以由导电性能良好的金属材料、非金属材料制成，如铜、铝、石墨等。导电件20可设置为导电块，如柱状体，例如圆柱体、方柱体等，根据具体的需求，导电件20也可以设计为不规则的立体结构。导电件20的长度或直径一般大于0.2mm，如0.3mm、0.4mm、0.5mm等。基板10的第一侧101上的导电件20的数量至少为一个。导电件20的个数根据基板10在设计过程中设计的测试点个数进行相应设置，例如1个、2个、3个等。导电件20的排列方式与其对应的测试点一致。在设计阶段，可以将测试点统一设置在某处，例如，基板10的边缘位置等，以使得导电件20的位置也相对集中。
导电件20包括远离基板10的第一端201，第一端201与其对应的封装层30远离基板的一侧的表面301之间的距离D1为0.1-0.3毫米，如0.1mm、0.15mm、0.2mm、0.25mm、0.3mm。在一个实施场景中，第一端201与其对应的封装层30远离基板的一侧的表面301之间的距离D1也可以根据实际需求设置为小于0.1mm或大于0.3mm，例如0.06mm、0.07mm、0.08mm、0.31mm、0.32mm等等。
封装层30覆盖基板10的第一侧101且导电件20位于封装层30内。封装层30可以由绝缘材料构成，例如环氧树脂等。为了使封装层30具有更好的性能，在绝缘材料中还可以添加一些添加剂，例如，阻氧阻水的一些物质。封装层30远离基板的一侧的表面301可以是与基板10的第一侧101平行的。在另一个实施场景中，根据实际需要，封装层30远离基板的一侧的表面301也可以是与基板10的第一侧101呈一定角度的，例如1度、2度等。安装到电路板时，封装层30背向、远离电路板，进而使得当需要对半导体封装器件测试校验时，只需去除对应导电件20上方的封装层30，使导电件20暴露，而无需拆除半导体封装器件。
通过上述实施方式，本申请提供的半导体封装器件，包括：基板10、导电件20、封装层30，基板10包括相背设置的第一侧101和第二侧102；导电件20安装在基板10的第一侧101，导电件10用于引出测试信号以对半导体封装器件测试。封装层30覆盖基板10的第一侧101且导电件20位于封装层30内。由于用于引出测试信号的导电件20封装于封装层30内，并且在安装于电路板时，该封装层30背向于该电路板。因此，当需要对半导体封装器件测试校验时，只需去除导电件20上方的封装层30，使导电件20暴露，而无需拆除半导体封装器件，降低了损坏半导体封装器件的概率。此外，由于无需拆除半导体封装器件，提高了调试环境与使用环境的一致性，减小了调试的不稳定性，提升了问题调试的效率。
请参阅图2，图2是本申请半导体封装器件另一实施方式的结构示意图。封装层30对应导电件20的位置处设置有标记302。标记302由激光镭射或印刷形成。在一个实施方式中，标记302为向基板10方向延伸的凹槽302。凹槽302的最大深度以不暴露导电件20为准。标记302也可以是远离基板10方向延伸的凸起。在一个实施场景中，为了对外部保密，封装层30对应导电件20的位置处也可以不设置任何记号。
通过上述实施方式，当需要对半导体封装器件进行测试、校验，而需要找到封装层30的内导电件20的对应位置时，只需找到标记302，而标记302通过设置为丝印、凹槽302或凸起或其他即可很方便地通过触摸或肉眼观察的方式找到，通过本实施方式寻找导电块20既方便又快捷。
请参阅图3，图3是本申请半导体封装器件又一实施方式的结构示意图。本申请半导体封装器件还包括芯片40，安装在基板10的第一侧101，且位于封装层30内，导电件20与芯片40电连接，导电件20的高度h1大于距离其第一预设距离(图中未标示)内的芯片40的高度h2，进而使得去除对应导电件20上方的封装层30时，不会暴露或触碰到其周边的芯片40，进而损坏芯片40。第一预设距离可以根据经验设置，例如0.1mm、0.2mm、0.3mm等。芯片40的个数以及在基板10上的排列方式可以根据具体设计布置。在一个实施场景中，基板10的第一侧101还可以设有电容、电阻、电感等电子元件。芯片40是从晶圆(wafer)上提取的，其上蚀刻有与外部电路电连接以传输电信号的引接线端。
请参阅图4，图4为本申请半导体封装器件又一实施方式的结构示意图。本申请半导体封装器件还包括：基球50，固定设于基板10的第二侧102。基球50以植球的方式设置，基球50为球体，且由导电材料构成，例如锡、铅等。在一个实施场景中，基球50也可以不以植球的方式设置，基球50隐藏于基板10的第二侧102。基球50可以等间距设置。在另一个实施场景中，基球50也可以不等间距设置。基球50用于与电路板上的触点电连接，实现信号的传输。在其他实施方式中基球50也可以使用管脚替代，管脚使用金线与基板10的第一侧上的芯片40电连接，同样可以实现与电路板电连接。具体地，根据实际需求，可以采用以下设计方式：球形触点阵列(BGA)、带缓冲垫的四侧引脚扁平封装(BQFP)、双侧引脚扁平封装(DFP)、双列直插式封装(DIP)、双侧引脚小外形封装(DSO)、扁平封装(FP)、触点阵列封装(LGA)等等，当然也可以根据具体需求重新设计，以上所述仅为可能的设计方式，并不是对具体设计方式的限制。
请参阅图5，图5为本申请半导体封装器件的制备方法的一实施方式的流程示意图。该方法包括：
步骤S101：提供基板10，基板10包括相背设置的第一侧101和第二侧102；
基板10可以是有机基板，如玻璃布基板、环氧树脂基板、耐热塑性基板等，也可以是无机基板，如陶瓷基板、玻璃类基板，还可以是复合基板。基板10可以设置为长方体，也可以设置为正方体等替他形状。
步骤S102：在基板10的第一侧101安装导电件20，导电件20用于引出测试信号以对半导体封装器件测试；
导电件20安装在基板10的第一侧101，导电件20用于引出测试信号以对半导体封装器件进行测试；封装层30覆盖基板10的第一侧101且导电件20位于封装层30内。导电件20可以由导电性能良好的金属材料、非金属材料制成，如铜、铝、石墨等。导电件20可设置为导电块，如柱状体，例如圆柱体、方柱体等，根据具体的需求，导电件20也可以设计为不规则的立体结构。导电件20的长度或直径一般大于0.2mm，如0.3mm、0.4mm、0.5mm等。基板10的第一侧101上的导电件20的数量至少为一个。导电件20的个数根据基板10在设计过程中设计的测试点个数进行相应设置，例如1个、2个、3个等。导电件20的排列方式与其对应的测试点一致。在设计阶段，可以将测试点统一设置在某处，例如，基板10的边缘位置等，以使得导电件20的位置也相对集中。
步骤S103：在基板10的第一侧101形成封装层30，封装层30覆盖导电件20。
封装层30覆盖基板10的第一侧101且导电件20位于封装层30内。封装层30可以由绝缘材料构成，例如环氧树脂等。为了使封装层30具有更好的性能，在绝缘材料中还可以添加一些添加剂，例如，阻氧阻水的一些物质。封装层30远离基板的一侧的表面301可以是与基板10的第一侧101平行的。在一个实施场景中，根据实际需要，封装层30远离基板的一侧的表面301也可以是与基板10的第一侧101呈一定角度的，例如1度、2度等。安装到电路板时，封装层30背向、远离电路板，进而使得当需要对半导体封装器件测试校验时，只需去除对应导电件20上方的封装层30，使导电件20暴露，而无需拆除半导体封装器件。
通过本实施方式，当需要对半导体封装器件测试校验时，只需去除对应导电件20上方的封装层30，使导电件20暴露，而无需拆除半导体封装器件，降低了损坏半导体封装器件的概率。此外，由于无需拆除半导体封装器件，提高了调试环境与使用环境的一致性，减小了调试的不稳定性，提升了问题调试的效率。
请参阅图6，图6为本申请半导体封装器件的测试方法的一实施方式的流程示意图。该方法利用上述半导体封装器件，该方法包括：
步骤S201：暴露半导体封装器件中的导电件20；
具体地，可以使用砂纸、锉刀等工具将导电件20对应的封装层30远离基板10的一侧的表面301上方研磨，使得导电件20的第一端201暴露。在一个实施场景中，可以使用激光将导电件20对应的封装层30远离基板10的一侧的表面301进行消熔，使得导电件20的第一端201暴露。在另一个实施场景中，还可以使用特殊溶液对导电件20对应的封装层30远离基板10的一侧的表面301上方腐蚀，以使得导电件20的第一端201暴露。
步骤S202：利用导电连接件电性连接导电件20；
在另一个实施场景中，导电连接件可以是连接于测试仪器的探针、鳄鱼夹等。也可以是一段导线，利用焊锡将导线与导电件20点焊，从而实现电连接，当测试完成，也可以轻松地将导线与导电件20分离。
步骤S203：对半导体封装器件进行测试。
测试时，可以根据具体情况，将测试仪器与其中一个或多个导电件20同时电连接、同时测试，也可以逐个电连接多个导电件20，以对半导体封装器件进行测试。
在另一个实施场景中，当对半导体封装器件的测试完成后，还可以利用封装层30原本的材料，例如环氧树脂，将暴露的导电件20暴露的一侧封装，使得导电件20隐藏。为了减弱导电件20上方新涂覆的封装层30与旧的封装层30之间色差，可以在新涂覆的封装层30的材料中加入一定量的着色剂，或者可以在旧的封装层30上重新完整的涂覆一层封装层30，以全部遮盖旧的封装层30。
通过本实施方式，当需要对半导体封装器件测试校验时，只需使导电件20暴露，而无需拆除半导体封装器件，降低了损坏半导体封装器件的概率。此外，由于无需拆除半导体封装器件，提高了调试环境与使用环境的一致性，减小了调试的不稳定性，提升了问题调试的效率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种半导体封装器件，其特征在于，所述器件包括：
基板，包括相背设置的第一侧和第二侧；
导电件，安装在所述基板的所述第一侧，所述导电件用于引出测试信号以对所述半导体封装器件测试；
封装层，覆盖所述基板的所述第一侧且所述导电件位于所述封装层内。
2.根据权利要求1所述的半导体封装器件，其特征在于，
所述导电件包括远离所述基板的第一端，所述第一端与其对应的所述封装层远离所述基板的一侧的表面之间的距离为0.1-0.3毫米。
3.根据权利要求1所述的半导体封装器件，其特征在于，
所述封装层对应所述导电件的位置处设置有标记。
4.根据权利要求3所述的半导体封装器件，其特征在于，
所述标记由激光镭射或印刷形成。
5.根据权利要求1所述的半导体封装器件，其特征在于，所述器件还包括：
芯片，安装在所述基板的所述第一侧，且位于所述封装层内，所述导电件与所述芯片电连接。
6.根据权利要求5所述的半导体封装器件，其特征在于，
所述导电件的高度大于距离所述导电件第一预设距离内的所述芯片的高度。
7.根据权利要求1所述的半导体封装器件，其特征在于，
所述导电件为导电块。
8.一种半导体封装器件的制备方法，其特征在于，所述制备方法包括：
提供基板，所述基板包括相背设置的第一侧和第二侧；
在所述基板的所述第一侧安装导电件，所述导电件用于引出测试信号以对所述半导体封装器件测试；
在所述基板的所述的第一侧形成封装层，所述封装层覆盖所述导电件。
9.一种半导体封装器件的测试方法，其特征在于，所述测试方法利用上述权利要求1-7任一项所述的半导体封装器件，所述测试方法包括：
暴露所述半导体封装器件中的所述导电件；
利用导电连接件电性连接所述导电件；
对所述半导体封装器件进行测试。
10.根据权利要求9所述的测试方法，其特征在于，
所述对所述半导体封装器件进行测试之后，所述测试方法还包括：
将所述导电件暴露的一侧封装。
CN201810973709.8A 2018-08-24 2018-08-24 一种半导体封装器件及其制备方法、测试方法 Pending CN109244062A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810973709.8A CN109244062A (zh) 2018-08-24 2018-08-24 一种半导体封装器件及其制备方法、测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810973709.8A CN109244062A (zh) 2018-08-24 2018-08-24 一种半导体封装器件及其制备方法、测试方法

Publications (1)

Publication Number Publication Date
CN109244062A true CN109244062A (zh) 2019-01-18

Family

ID=65067857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810973709.8A Pending CN109244062A (zh) 2018-08-24 2018-08-24 一种半导体封装器件及其制备方法、测试方法

Country Status (1)

Country Link
CN (1) CN109244062A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
KR20080070180A (ko) * 2007-01-25 2008-07-30 주식회사 엘에스텍 레이저 디캡슐레이션 장비 및 방법
CN102456538A (zh) * 2010-11-02 2012-05-16 航天科工防御技术研究试验中心 含未钝化金属层结构的塑封器件的开封方法
CN104599981A (zh) * 2015-01-07 2015-05-06 航天科工防御技术研究试验中心 塑封器件的开封方法
CN105598589A (zh) * 2016-01-07 2016-05-25 航天科工防御技术研究试验中心 激光开封方法
CN208848902U (zh) * 2018-08-24 2019-05-10 中山市江波龙电子有限公司 一种半导体封装器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
KR20080070180A (ko) * 2007-01-25 2008-07-30 주식회사 엘에스텍 레이저 디캡슐레이션 장비 및 방법
CN102456538A (zh) * 2010-11-02 2012-05-16 航天科工防御技术研究试验中心 含未钝化金属层结构的塑封器件的开封方法
CN104599981A (zh) * 2015-01-07 2015-05-06 航天科工防御技术研究试验中心 塑封器件的开封方法
CN105598589A (zh) * 2016-01-07 2016-05-25 航天科工防御技术研究试验中心 激光开封方法
CN208848902U (zh) * 2018-08-24 2019-05-10 中山市江波龙电子有限公司 一种半导体封装器件

Similar Documents

Publication Publication Date Title
US9970961B2 (en) Probe card for testing wafers with fine pitch circuit
CN104285151A (zh) 允许简单对准的测试插座
CN104425459B (zh) 半导体装置及半导体装置的检查方法
CN100477141C (zh) 半导体封装器件及其制造和测试方法
CN102339817A (zh) 半导体封装以及使用其的移动设备
CN203205406U (zh) 具有集成插槽的系统级封装件
US8476538B2 (en) Wiring substrate with customization layers
CN102027380B (zh) 具有高频内插器的测试系统
CN105575931A (zh) 半导体封装
CN208848902U (zh) 一种半导体封装器件
CN109244062A (zh) 一种半导体封装器件及其制备方法、测试方法
CN109585317A (zh) 测试设备及测试方法
CN105789065A (zh) 一种芯片封装结构、终端设备及方法
CN107275306B (zh) 封装中的堆叠整流器
CN109786265B (zh) 一种封装器件、制备方法及信号测量的方法
CN207457425U (zh) 基于微机电探针的垂直式探针卡
CN205845930U (zh) 一种芯片封装结构及终端设备
CN208621658U (zh) 晶圆测试探针卡及探针结构
CN207528783U (zh) 一种基于微机电探针的悬臂梁式探针卡
CN203287491U (zh) 芯片测试装置及系统
KR101853002B1 (ko) 반도체 패키지 테스트 소켓
US20150022229A1 (en) Probe card and method of manufacturing the same
US20200203280A1 (en) Semiconductor package structure and manufacturing method thereof
US8476919B2 (en) Prober unit
CN203748100U (zh) 台阶状线路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination