CN109217879A - 一种多速率低密度校验码的构造方法和装置 - Google Patents

一种多速率低密度校验码的构造方法和装置 Download PDF

Info

Publication number
CN109217879A
CN109217879A CN201810883791.5A CN201810883791A CN109217879A CN 109217879 A CN109217879 A CN 109217879A CN 201810883791 A CN201810883791 A CN 201810883791A CN 109217879 A CN109217879 A CN 109217879A
Authority
CN
China
Prior art keywords
matrix
submatrix
check matrix
column
former
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810883791.5A
Other languages
English (en)
Other versions
CN109217879B (zh
Inventor
穆锡金
原进宏
白宝明
苏泳涛
周青
周一青
石晶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201810883791.5A priority Critical patent/CN109217879B/zh
Publication of CN109217879A publication Critical patent/CN109217879A/zh
Application granted granted Critical
Publication of CN109217879B publication Critical patent/CN109217879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种多速率低密度校验码的构造方法和装置。该方法包括：对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；确定所述新校验矩阵中子矩阵的位置矩阵；确定所述新校验矩阵中子矩阵的循环系数矩阵。通过本发明的方法和装置，能够简单高效地构造多速率LDPC码，所构造的LDPC码码率变化范围广，变化灵活度高。

Description

一种多速率低密度校验码的构造方法和装置
技术领域
本发明涉及通信技术领域，尤其涉及一种多速率低密度校验码的构造方法。
背景技术
目前的无线通信场景，例如卫星通信链、地面蜂窝通信等，收发端需要一组包含多个速率的低密度校验码(low-density parity-check，LDPC)来适应无线信道的时变特性，同时要求这组LDPC码有较好的性能并且能够共用同一套编译码器。
在现有技术中，构造这种速率可变LDPC码的方法包括速率兼容LDPC码和和基于行合并及行分解构造的多速率LDPC码。速率兼容LDPC码是在信息位长度不变的条件下，通过改变码长来实现多种速率，在变速率过程中，码字长度也会发生变化，因此，不适合于一些要求数据帧长度固定的通信系统；基于行合并及行分解构造的多速率LDPC码是在码长不变的条件下，通过改变信息位长度来实现多种速率，这种方式能够在码长固定的条件下实现多种速率，但其受到较强的行耦合约束，导致速率变化的灵活度较小，而且码的校验矩阵结构没有充分优化，需要较多的资源来实现编译码器。
因此，需要对现有技术进行改进，以提供一种码长固定并易于实现的多速率LDPC校验码的构造方法。
发明内容
本发明的目的在于克服上述现有技术的缺陷，提供一种多速率LDPC校验码的构造方法。
根据本发明的第一方面，提供了一种多速率低密度校验码的构造方法。该方法包括：
步骤1：对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；
步骤2：确定所述新校验矩阵中子矩阵的位置矩阵；
步骤3：确定所述新校验矩阵中子矩阵的循环系数矩阵。
在一个实施例中，步骤1包括以下子步骤：
步骤11：从所述与信息比特对应的原校验矩阵部分删除一列子矩阵并增加一行子矩阵；
步骤12：在与所述校验比特对应的原校验矩阵部分扩展一列子矩阵，其中，所扩展的一列子矩阵包括多个全零子矩阵和一个循环置换子矩阵，该循环置换子矩阵位于所扩展的一列子矩阵的最后位置；
步骤13：将所扩展的一列子矩阵放置在所删除的一列子矩阵的位置，获得所述新的校验矩阵。
在一个实施例中，在步骤2，对于M×N的原校验矩阵，通过以下子步骤确定新的校验矩阵中子矩阵的位置矩阵，其中N大于M：
步骤21：将所述原校验矩阵的位置矩阵Zj的第N-M-1列的元素设置为0；
步骤22：在所述原校验矩阵的位置矩阵Zj的最后一行之后新增加一行；
步骤23：将新增加行中的第N-M-1列设置为1，并确定新增加行中的其他元素的值，获得所述新校验矩阵的位置矩阵Zj+1。
在一个实施例中，在步骤23中，以最小化译码门限为目标优化新增加行中的其他元素的值。
在一个实施例中，步骤3包括以下子步骤：
步骤31：从有限域GF(q)中选取两个子集和其中，q大于N，α为GF(q)的一个本原元；
步骤32：根据S1和S2得到有限域矩阵：
其中，
步骤33：根据下式确定循环系数矩阵C中的元素cm,n：
其中，zm,n为位置矩阵中的元素值；
步骤34：将循环系数矩阵C中的-1替换为L×L的全零矩阵，将循环系数矩阵中的非负值替换为L×L的循环置换矩阵，其中，L＝q-1。
在一个实施例中，所述新校验矩阵对应的LDPC码的码率为{11/12，7/8，5/6，19/24，3/4，17/24，2/3，5/8，7/12，13/24，1/2}中的任一项。
根据本发明的第二方面，提供了一种多速率低密度校验码的构造装置。该装置包括：
删除和扩展模块：用于对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；
位置矩阵确定模块：用于确定所述新校验矩阵中子矩阵的位置矩阵；
循环系数确定模块：用于确定所述新校验矩阵中子矩阵的循环系数矩阵。
在一个实施例中，所述删除和扩展模块用于执行：从所述与信息比特对应的原校验矩阵部分删除一列子矩阵并增加一行子矩阵；在与所述校验比特对应的原校验矩阵部分扩展一列子矩阵，其中，所扩展的一列子矩阵包括多个全零子矩阵和一个循环置换子矩阵，该循环置换子矩阵位于所扩展的一列子矩阵的最后位置；将所扩展的一列子矩阵放置在所删除的一列子矩阵的位置，获得所述新的校验矩阵。
与现有技术相比，本发明的优点在于：能够简单高效地构造多速率LDPC码，所构造的LDPC码码长恒定、码率变化范围广、变化灵活度大。并且，本发明所构造的LDPC校验码具有准循环结构和嵌套结构，既能够实现并行编译码，又能够降低系统存储量，适宜于编译码器的具体实现。
附图说明
以下附图仅对本发明作示意性的说明和解释，并不用于限定本发明的范围，其中：
图1示出了根据本发明一个实施例的多速率LDPC码的构造方法的流程图；
图2示出了根据本发明一个实施例的多速率LDPC码的构造过程示意图；
图3示出了根据本发明一个实施例的一种码率码的位置矩阵散点图；
图4示出了根据本发明所构造的各个码率的LDPC码的仿真性能图；
图5示出了根据本发明所构造的LDPC码与IEEE 802.16e标准中码长为960比特的LDPC码的性能比较示意图。
具体实施方式
为了使本发明的目的、技术方案、设计方法及优点更加清楚明了，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
根据本发明的一个实施例，提供了一种多速率LDPC校验码的构造方法，参见图1所示，具体包括以下步骤：
第一步、对于给定的LDPC码通过缩短和扩展相结合的方法构造新的校验矩阵，以获得码长固定、码率降低的LDPC码。
图2示出了根据本发明的一个实施例，对于给定的LDPC码的校验矩阵构造新校验矩阵的过程，该给定的LDPC码的校验矩阵包含多个大小相等的子矩阵，由两部分构成，即与信息比特对应的校验矩阵部分(包含3×3个子矩阵)和与校验比特对应的校验矩阵部分(包含3×3个子矩阵)，其中，方框I表示单位子矩阵，方框0表示全零子矩阵，方框P表示循环置换子矩阵，循环置换子矩阵是单位子矩阵移动一次或多次得到的。
新校验矩阵的构造过程包括：首先，通过缩短操作从与信息比特对应的校验矩阵部分删除任意一列子矩阵，例如，删除第3列子矩阵；然后，通过扩展操作新增加一行子矩阵(在此，对该行所包含的子矩阵类型和位置没有限制)，并在与校验比特对应的校验矩阵部分新增加一列子矩阵，其中新增加的一列子矩阵由多个全零子矩阵和一个循环置换子矩阵构成，并且循环置换子矩阵位于最后的位置；将新增加的一列子矩阵放置到被删除子矩阵的位置(即第3列子矩阵的位置)，最终得到LDPC码的新校验矩阵。可以看出，在新的校验矩阵中，与信息比特对应的部分包含4×2个子矩阵，与校验比特对应的部分包含4×4个子矩阵，即新的校验矩阵包含4×4个子矩阵，与原校验矩阵相比，新校验矩阵的列数不变，即码长不变，而信息比特部分缩短并且校验比特部分增加，因此实现了码率降低。
通过将信息比特部分缩短并将校验比特部分扩展的方式，选择一个高码率的LDPC码作为初始给定的LDPC码，经过构造得到一个新LDPC码，再将新的LDPC码作为给定码，重复上述构造过程，最终可以获得一系列码长固定、码率逐次降低的LDPC码。
需要说明的是，从信息比特部分删除的可以是任意一列，并且要求扩展的最后一列由若干全零子矩阵和一个循环置换子矩阵构成，且循环置换子矩阵位于最后的位置，是因为这种形式的扩展列可以保障所得到的新的LDPC码可以用校验矩阵直接编码，进而减低编码复杂度。但本领域的技术人员在不违背本发明思想的前提下，也可以选择其他方式来进行列的扩展和行的扩展。
第二步、确定新的校验矩阵中子矩阵的位置矩阵。
获得LDPC码的新校验矩阵之后，由于扩展出的部分包含未知子矩阵，例如扩展出的最后一行子矩阵，为了获得最终的新LDPC码的校验矩阵，还需要确定其中子矩阵的位置和循环系数。
校验矩阵中各子矩阵的位置可以用位置矩阵来表示。假设校验矩阵是一个大小为M×N(N大于M)的阵列，其中，子矩阵的大小为L×L，则对应的位置矩阵为一个二元矩阵，大小为M×N，若校验矩阵中某个子矩阵为全零子矩阵，则位置矩阵中对应的元素为0，若校验矩阵中某个子矩阵为单位子矩阵或循环置换子矩阵，则位置矩阵中对应的元素为1。
在一个实施例中，以最小化译码门限为目标来优化新校验矩阵的位置矩阵。
例如，具体地，假设给定LDPC码的校验矩阵所对应的位置矩阵为Zj(大小为M×N)，根据Zj设计LDPC码的新校验矩阵对应的位置矩阵为Zj+1，则由Zj得到Zj+1的具体步骤包括(参见下式(1)所示)：
首先，将Zj的第N-M-1列设置为0，然后，新增加一行，将新增加行中的第N-M-1列设置为1，并使用基于原模图的外信息转移分析工具计算其他值，最终获得大小为(M+1)×N的新的位置矩阵Zj+1。
基于原模图的外信息转移分析是一种成熟的LDPC码分析工具，其原理是：对于一个给定的位置矩阵，用原模图的外信息转移分析工具能够计算出当前这个给定的位置矩阵的译码门限，译码门限一定程度上反映了基于该给定位置矩阵得到的LDPC码的性能。利用原模图的外信息转移分析工具优化位置矩阵的过程为：对于位置矩阵中的未知元素(例如最后一行中标记为问号的元素)，利用原模图的外信息转移分析工具计算出所有可能的位置矩阵的译码门限，然后选取具有最小译码门限的位置矩阵作为最终的位置矩阵。利用基于原模图的外信息转移分析工具能够获得具有最小译码门限的对应新校验矩阵的位置矩阵，从而提高译码性能。
第三步、确定新校验矩阵中子矩阵的循环系数矩阵。
校验矩阵中子矩阵的循环系数可以用循环系数矩阵来表示。假设校验矩阵是一个大小为M×N的阵列，其中子矩阵的大小为L×L，则对应的循环系数矩阵C为一个大小为M×N的矩阵，若校验矩阵中某个子矩阵为全零子矩阵，则循环系数矩阵中对应的元素为-1，若校验矩阵中某个子矩阵为循环系数等于s(s为大于等于0的整数)的循环置换矩阵，则循环系数矩阵中对应的元素为s。
在一个实施例中，通过以下的方法确定循环系数矩阵C中的元素值：选取一个有限域GF(q)(即仅含有限个元素的域，有q个可能的取值，简单地说，域是一组元素的集合，在这个集合中进行加减乘除运算后，其结果仍在这个集合中)，其中，要求q大于N，α为GF(q)的一个本原元，任意选取GF(q)的两个子集和根据S1和S2，可以得到以下有限域矩阵B(B的大小为M×N)：
其中，C中第m行第n列的元素cm,n可以设置为：
其中，zm,n为位置矩阵中的元素。
在获得循环系数矩阵之后，可进一步将循环系数矩阵中的-1替换为L×L的全零矩阵，将循环系数矩阵中的非负值替换为L×L的循环置换矩阵，其中L＝q-1，q为第三步中有限域GF(q)的大小。执行上述替换操作后，得到了最终的校验矩阵，进而完成了LDPC校验码的构造。
本发明所构造的LDPC校验码具有准循环结构和嵌套结构，能够实现并行编译码，并且降低系统存储量，例如，对于循环置换子矩阵只需要存储其在校验矩阵中的位置以及第一行中的“1”元素的位置即可。
为了进一步验证本发明的效果，发明人进行了仿真实验，基于本发明的方法设计了码率集合为{11/12，7/8，5/6，19/24，3/4，17/24，2/3，5/8，7/12，13/24，1/2}的多速率LDPC码，每个码率LDPC码的位置矩阵和循环系数矩阵列长度为26(列数)，校验矩阵中子矩阵的大小为40×40，为了提高性能，将每个码中的前80个比特进行打孔，最终得到的码长为960比特(26*40-80＝960比特)。
例如，获得的最高码率码的位置矩阵为：
最低码率码的位置矩阵散点图参见图3所示，横坐标为位置矩阵对应的列的索引编号，纵坐标为位置矩阵对应的行的索引编号，黑色圆点表示所在行和列对应的元素值为1。
图4示出了根据本发明所构造的各个码率的LDPC码的仿真性能，其中，横坐标为信噪比Eb/N0，纵坐标为误块率BLER。仿真条件为：高斯白噪声信道，BPSK调制，泛洪和积译码，最大迭代次数为50。由图4可以看出，所构造的码在各个码率下都有较好的性能，并且在BLER为10-4时都未观察到明显的错误平层。
图5示出了根据本发明构造的码与IEEE 802.16e标准的中码长为960比特的LDPC码的性能比较，可以看到，本发明所构造的码(proposed)在多个码率下具有明显的性能优势。
本发明的多速率LDPC码校验码的构造方法能够应用于光纤通信、卫星数字视频和声频广播、无线通信等，用于获得一系列码长固定、码率逐次降低的LDPC码。
需要说明的是，虽然上文按照特定顺序描述了各个步骤，但是并不意味着必须按照上述特定顺序来执行各个步骤，实际上，这些步骤中的一些可以并发执行，甚至改变顺序，只要能够实现所需要的功能即可。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以包括但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种多速率低密度校验码的构造方法，包括以下步骤：
步骤1：对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；
步骤2：确定所述新校验矩阵中子矩阵的位置矩阵；
步骤3：确定所述新校验矩阵中子矩阵的循环系数矩阵。
2.根据权利要求1所述的方法，其中，步骤1包括以下子步骤：
步骤11：从所述与信息比特对应的原校验矩阵部分删除一列子矩阵并增加一行子矩阵；
步骤12：在与所述校验比特对应的原校验矩阵部分扩展一列子矩阵，其中，所扩展的一列子矩阵包括多个全零子矩阵和一个循环置换子矩阵，该循环置换子矩阵位于所扩展的一列子矩阵的最后位置；
步骤13：将所扩展的一列子矩阵放置在所删除的一列子矩阵的位置，获得所述新的校验矩阵。
3.根据权利要求2所述的方法，其中，在步骤2，对于M×N的原校验矩阵，通过以下子步骤确定新的校验矩阵中子矩阵的位置矩阵，其中N大于M：
步骤21：将所述原校验矩阵的位置矩阵Zj的第N-M-1列的元素设置为0；
步骤22：在所述原校验矩阵的位置矩阵Zj的最后一行之后新增加一行；
步骤23：将新增加行中的第N-M-1列设置为1，并确定新增加行中的其他元素的值，获得所述新校验矩阵的位置矩阵Zj+1。
4.根据权利要求3所述的方法，其中，在步骤23中，以最小化译码门限为目标优化新增加行中的其他元素的值。
5.根据权利要求3所述的方法，其中，步骤3包括以下子步骤：
步骤31：从有限域GF(q)中选取两个子集和其中，q大于N，α为GF(q)的一个本原元；
步骤32：根据S1和S2得到有限域矩阵：
其中，
步骤33：根据下式确定循环系数矩阵C中的元素cm,n：
其中，zm,n为位置矩阵中的元素值；
步骤34：将循环系数矩阵C中的-1替换为L×L的全零矩阵，将循环系数矩阵中的非负值替换为L×L的循环置换矩阵，其中，L＝q-1。
6.根据权利要求1所述的方法，其中，所述新校验矩阵对应的LDPC码的码率为{11/12，7/8，5/6，19/24，3/4，17/24，2/3，5/8，7/12，13/24，1/2}中的任一项。
7.一种多速率低密度校验码的构造装置，其特征在于，所述装置包括：
删除和扩展模块：用于对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；
位置矩阵确定模块：用于确定所述新校验矩阵中子矩阵的位置矩阵；
循环系数确定模块：用于确定所述新校验矩阵中子矩阵的循环系数矩阵。
8.根据权利要求7所述的装置，其特征在于，所述删除和扩展模块用于执行：
从所述与信息比特对应的原校验矩阵部分删除一列子矩阵并增加一行子矩阵；
在与所述校验比特对应的原校验矩阵部分扩展一列子矩阵，其中，所扩展的一列子矩阵包括多个全零子矩阵和一个循环置换子矩阵，该循环置换子矩阵位于所扩展的一列子矩阵的最后位置；
将所扩展的一列子矩阵放置在所删除的一列子矩阵的位置，获得所述新的校验矩阵。
9.一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现根据权利要求1至6中任一项所述方法的步骤。
10.一种计算机设备，包括存储器和处理器，在所述存储器上存储有能够在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至6中任一项所述的方法的步骤。
CN201810883791.5A 2018-08-06 2018-08-06 一种多速率低密度校验码的构造方法和装置 Active CN109217879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810883791.5A CN109217879B (zh) 2018-08-06 2018-08-06 一种多速率低密度校验码的构造方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810883791.5A CN109217879B (zh) 2018-08-06 2018-08-06 一种多速率低密度校验码的构造方法和装置

Publications (2)

Publication Number Publication Date
CN109217879A true CN109217879A (zh) 2019-01-15
CN109217879B CN109217879B (zh) 2020-07-31

Family

ID=64988045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810883791.5A Active CN109217879B (zh) 2018-08-06 2018-08-06 一种多速率低密度校验码的构造方法和装置

Country Status (1)

Country Link
CN (1) CN109217879B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115955217A (zh) * 2023-03-15 2023-04-11 南京沁恒微电子股份有限公司 一种低复杂度数字滤波器系数自适应组合编码方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
EP2285004A1 (en) * 2009-07-13 2011-02-16 Nokia Siemens Networks Oy Method for pseudo-puncturing exponent matrixes of LDPC codes to comply with different code-rates
CN102025441A (zh) * 2009-09-11 2011-04-20 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
CN102075196A (zh) * 2010-12-10 2011-05-25 清华大学 多码率多码长qc-ldpc码构建方法及编码调制系统
CN104143992A (zh) * 2014-07-23 2014-11-12 西安空间无线电技术研究所 一种基于比特填充的ldpc编码方法
CN105915232A (zh) * 2016-04-08 2016-08-31 西安电子科技大学 一种结构化的多元速率兼容ldpc码构造方法
CN108023673A (zh) * 2016-11-04 2018-05-11 清华大学 一种多码率多码长ldpc码的构造及编码方法
CN108289006A (zh) * 2017-01-09 2018-07-17 上海诺基亚贝尔股份有限公司 用于通信系统中的数据处理的方法和设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
EP2285004A1 (en) * 2009-07-13 2011-02-16 Nokia Siemens Networks Oy Method for pseudo-puncturing exponent matrixes of LDPC codes to comply with different code-rates
CN102025441A (zh) * 2009-09-11 2011-04-20 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
CN102075196A (zh) * 2010-12-10 2011-05-25 清华大学 多码率多码长qc-ldpc码构建方法及编码调制系统
CN104143992A (zh) * 2014-07-23 2014-11-12 西安空间无线电技术研究所 一种基于比特填充的ldpc编码方法
CN105915232A (zh) * 2016-04-08 2016-08-31 西安电子科技大学 一种结构化的多元速率兼容ldpc码构造方法
CN108023673A (zh) * 2016-11-04 2018-05-11 清华大学 一种多码率多码长ldpc码的构造及编码方法
CN108289006A (zh) * 2017-01-09 2018-07-17 上海诺基亚贝尔股份有限公司 用于通信系统中的数据处理的方法和设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115955217A (zh) * 2023-03-15 2023-04-11 南京沁恒微电子股份有限公司 一种低复杂度数字滤波器系数自适应组合编码方法及系统

Also Published As

Publication number Publication date
CN109217879B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN104868925B (zh) 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN101741396B (zh) 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
CN106685586A (zh) 生成用于在信道中传输的低密度奇偶校验码的方法及设备
CN104917536B (zh) 一种支持低码率编码的方法及装置
WO2011109084A1 (en) Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size
CN112332856B (zh) 一种准循环ldpc码的层译码方法及装置
KR102019893B1 (ko) 저밀도 패리티 검사 부호를 지원하는 통신 시스템에서 신호 수신 장치 및 방법
US8438448B2 (en) Decoding method and device for low density generator matrix codes
CN101159435B (zh) 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
US8566665B2 (en) Systems and methods for error correction using low density parity check codes using multiple layer check equations
CN105577194B (zh) 码长固定的多码率低密度校验ldpc码构造方法
CN109067408A (zh) 一种原模图ldpc码的设计方法
KR101216075B1 (ko) 채널 코드를 이용한 복호화 및 복호화 장치
CN106899310A (zh) 一种利用完备差集构造原模图qc‑ldpc码的方法
CN109120275B (zh) 一种编码方法及装置、计算机存储介质
CN109217879A (zh) 一种多速率低密度校验码的构造方法和装置
CN108206722B (zh) 高码率数据发送方法和装置
CN102064837B (zh) 基于fifo分段存储的qc-ldpc码部分并行译码方法
CN106685432A (zh) 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法
CN105871385A (zh) 一种ldpc卷积码构造方法
US8443250B2 (en) Systems and methods for error correction using irregular low density parity check codes
KR20090065411A (ko) 그룹 단위 복호화를 위한 전처리 장치 및 그 방법
CN106130565B (zh) 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法
CN110990188B (zh) 一种基于Hadamard矩阵的部分重复码的构造方法
CN114257250A (zh) Ldpc码编码方法、装置、网络设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant