CN106130565B - 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法 - Google Patents

一种由rc-ldpc分组码获得rc-ldpc卷积码的方法 Download PDF

Info

Publication number
CN106130565B
CN106130565B CN201610445804.1A CN201610445804A CN106130565B CN 106130565 B CN106130565 B CN 106130565B CN 201610445804 A CN201610445804 A CN 201610445804A CN 106130565 B CN106130565 B CN 106130565B
Authority
CN
China
Prior art keywords
matrix
code
ldpc
obtaining
ldpc convolutional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610445804.1A
Other languages
English (en)
Other versions
CN106130565A (zh
Inventor
穆丽伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN201610445804.1A priority Critical patent/CN106130565B/zh
Publication of CN106130565A publication Critical patent/CN106130565A/zh
Application granted granted Critical
Publication of CN106130565B publication Critical patent/CN106130565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Abstract

本发明涉及一种由RC‑LDPC分组码获得RC‑LDPC卷积码的方法，包括以下步骤：S1：由RC‑LDPC分组码基码获得RC‑LDPC卷积码家族的基码；S2：生成RC‑LDPC分组码的扩展矩阵，并将扩展矩阵中的部分变量节点和校验节点经行列置换后添加至每一个LDPC卷积码的基子矩阵上；S3：得到周期时不变RC‑LDPC卷积码家族。相比于现有技术，本发明减小了编码复杂度，确保了编码增益，在性能上具有依码率渐优性。

Description

一种由RC-LDPC分组码获得RC-LDPC卷积码的方法
技术领域
本发明涉及一种RC-LDPC卷积码的获取方法，特别是一种有较大记忆长度的RC-LDPC卷积码的构造方法。
背景技术
码率兼容(Rate-compatible，RC)码，是高码率的码经嵌套后获得低码率码的一种码家族，其编码和译码过程由一对编译码器即可实现。在进行数据报传输的通信系统中，常采用RC码获得期望的误码率。因而，构造好的RC码是很有必要的。打孔是一种构造RC码的方式。但是，该方法在高码率时受限。
图扩展是另一种构造RC码的方法，且没有打孔法具有的缺陷。RC-LDPC卷积码的图扩展构造方法是对LDPC卷积码的每个子矩阵采用图扩展的方法。已提出具有较小记忆长度，即ms＝ω-1＝2的RC-LDPC卷积码构造方法。但目前为止，具有较大记忆长度(记忆长度长达几百到几千)的RC-LDPC卷积码的构造方法还未出现。
发明内容
本发明在于克服现有技术的缺点与不足，提供一种能够获得较大记忆长度的RC-LDPC卷积码的构造方法。
本发明是通过以下的技术方案实现的：一种由RC-LDPC分组码获得RC-LDPC卷积码的方法，包括以下步骤：
S1：由RC-LDPC分组码基码获得RC-LDPC卷积码家族的基码；
S2：生成RC-LDPC分组码的扩展矩阵，并将扩展矩阵中的部分变量节点和校验节点经行列置换后添加至每一个LDPC卷积码的基子矩阵上；
S3：得到周期时不变RC-LDPC卷积码家族；
所述步骤S1中，具体包括以下步骤：
S11：生成大小为(ms+1)(c-b)×(ms+1)c的RC-LDPC分组码基矩阵Hs；
S12：令其中对应矩阵Hs的[b(i-1)+1:bi]列，对应矩阵Hs的[(ms+1)b+(c-b)(i-1)+1:(ms+1)b+(c-b)i]列，i＝1,2,...,ms+1；
S13：令
S14：获得Hb，
所述步骤S2中，具体包括以下步骤：
S21：生成大小为(ms+1)(c-b+k)×(ms+1)(c+k)的RC-LDPC分组码家族的扩展矩阵
S22：通过列置换，获得矩阵Hbv：添加矩阵中的第[i,i+(ms+1),...,(ms+1)(k-1)+i]列到矩阵的第[c(i-1)+1:ci]列后；
S23：生成矩阵添加矩阵Hbv中的第
[(ms+1)(c-b)+i,(ms+1)(c-b)+(ms+1)+i,...,(ms+1)(c-b)+(ms+1)(k-1)+i]行到矩阵Hbv的第[(c-b)(i-1)+1:(c-b)i]行后；
所述步骤S3具体包括以下步骤：
S31：把矩阵分成(ms+1)×(ms+1)个子矩阵，每个子矩阵的大小为(c-b+k-1)×(c+k-1)；
S32：转换矩阵为矩阵其中，
故矩阵集合定义了一个RC-LDPC卷积码家族，对应码率分别为R1＝b/c,R2＝b/(c+1),...,RM＝b/(c+M-1)，其中 对应码率为Rk＝b/(c+k)的LDPC卷积码。
作为本发明进一步改进，所述步骤S21中，具体包括以下步骤：
S211：生成矩阵
其中，I1是由(ms+1)×(ms+1)单位阵循环右移1位而形成的矩阵，0是(ms+1)×(ms+1)零矩阵；
S212：令k(ms+1)×c矩阵其中，是在矩阵的第[i,(ms+1)+i,...,k(ms+1)+i]列后附上大小为k(ms+1)×(k+1)的零矩阵；
S213：生成矩阵
其中，每个子矩阵大小为(ms+1)×(ms+1)，子矩阵I是单位阵，子矩阵0是零矩阵。
相比于现有技术，本发明构造一种具有较大记忆长度的周期时变RC-LDPC卷积码家族，其具有如下有益效果：
(1)该家族中每一个子码都可由系统编码方法获得，减小了编码复杂度；
(2)该家族中每一个子码都具有最大编码记忆长度，确保了编码增益；
(3)给定一个系统的LDPC分组码和一个扩展矩阵Hext，通过矩阵变换就可获得RC-LDPC卷积码的扩展矩阵，构造算法简单。在二元加性白色高斯信道的仿真结果表明，该RC-LDPC卷积码家族成员码在性能上具有依码率渐优性。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1是本发明的由RC-LDPC分组码获得RC-LDPC卷积码的方法步骤流程图。
图2是本发明的由系统LDPC分组码矩阵Hs获得矩阵Hb示意图。
图3是本发明的采用图扩展法的示意图。
图4是本发明的仿真结果示意图。
具体实施方式
本发明为了解决现有技术中无法获得较大记忆长度的RC-LDPC的技术缺陷，提供了一种由RC-LDPC分组码获得RC-LDPC卷积码的方法。具体的，通过以下的实施例进行说明。
请参阅图1，其为本发明的由RC-LDPC分组码获得RC-LDPC卷积码的方法步骤流程图。本发明提供了一种由RC-LDPC分组码获得RC-LDPC卷积码，其包括以下步骤：
S1：由RC-LDPC分组码基码获得RC-LDPC卷积码家族的基码。
具体的，在所述步骤S1中，具体包括以下步骤：
S11：生成大小为(ms+1)(c-b)×(ms+1)c的系统矩阵Hs。
S12：令其中Hssi对应矩阵Hs的[b(i-1)+1:bi]列，对应矩阵Hs的[(ms+1)b+(c-b)(i-1)+1:(ms+1)b+(c-b)i]列，i＝1,2,...,ms+1。
S13：令
S14：获得Hb，
所获得的矩阵Hb中，所有(c-b)×c子矩阵H0(t)的最后(c-b)列都是满秩的，该特性可确保由Hb获得的LDPC卷积码是系统的。
在本步骤中，要获得矩阵Hb，首先生成码率R＝b/c的系统LDPC分组码矩阵Hs。请同时参阅图2，其为本发明的由系统LDPC分组码矩阵Hs获得矩阵Hb示意图。
所述矩阵Hs为(ms+1)(c-b)×(ms+1)c矩阵，其前(ms+1)b列对应系统比特位，其余(ms+1)(c-b)列是下三角矩阵，对应奇偶校验位。然后，通过列置换，令每b列矩阵后附加(c-b)列矩阵其中对应b个系统比特位，对应(c-b)个奇偶校验位。对Hs进行列置换后的矩阵，即矩阵Hb。此时，矩阵Hb具有的结构为：
其中，其中每一个子矩阵Hi(t)的大小为(c-b)×c。
S2：生成RC-LDPC分组码的扩展矩阵，并将扩展矩阵中的部分变量节点和校验节点经行列置换后添加至每一个LDPC卷积码的基子矩阵上。
所述步骤S2中，具体包括以下步骤：
S21：生成大小为(ms+1)(c-b+k)×(ms+1)(c+k)的扩展矩阵
所述步骤S21中，具体包括以下步骤：
S211：生成矩阵
其中，I1是由(ms+1)×(ms+1)单位阵循环右移1位而形成的矩阵，0是(ms+1)×(ms+1)零矩阵；
S212：令k(ms+1)×c矩阵其中，是在矩阵的第[i,(ms+1)+i,...,k(ms+1)+i]列后附上大小为k(ms+1)×(k+1)的零矩阵；矩阵可确保由获得的扩展矩阵中每一个子矩阵是非零矩阵，此特性可确保每一个扩展LDPC卷积码的码字具有最大编码记忆。
S213：生成矩阵
其中，每个子矩阵大小为(ms+1)×(ms+1)，子矩阵I是单位阵，子矩阵0是零矩阵。这里，矩阵可使得扩展矩阵中的所有扩展子矩阵是满秩的，此特性可确保获得的扩展LDPC卷积码是系统码。
S22：通过列置换，获得矩阵Hbv：添加矩阵中的第[i,i+(ms+1),...,(ms+1)(k-1)+i]列到矩阵的第[c(i-1)+1:ci]列后；
S23：生成矩阵添加矩阵Hbv的中第[(ms+1)(c-b)+i,(ms+1)(c-b)+(ms+1)+i,...,(ms+1)(c-b)+(ms+1)(k-1)+i]行到矩阵Hbv的第[(c-b)(i-1)+1:(c-b)i]行后。
S3：得到周期时不变RC-LDPC卷积码家族。
所述步骤S3具体包括以下步骤：
S31：把矩阵分成(ms+1)×(ms+1)个子矩阵，每个子矩阵的大小为(c-b+k-1)×(c+k-1)；
S32：转换矩阵为矩阵其中，
故矩阵集合定义了一个RC-LDPC卷积码家族，对应码率分别为R1＝b/c,R2＝b/(c+1),...,RM＝b/(c+M-1)，其中 对应码率为Rk＝b/(c+k)的LDPC卷积码。
由目标码率R＝{R1,...,Rk...,RM}对应的M个成员码C＝{C1,...,Ck,...CM}构成的RC-LDPC卷积码家族，可经过连续扩展基码C1(具有码率R1)获得。
令Hp是RC-LDPC卷积码家族中基码C1对应的基矩阵，而Hp的每个子矩阵Hi(t)(i,t＝0,1,...,ms)称为基子矩阵。若令是家族中扩展码Ck对应的矩阵，是中扩展子矩阵。那么，扩展码C2里的每一个扩展子矩阵可表示为：
以作为基矩阵，仍采用图扩展方法，可获得扩展子矩阵由此可见，采用递归方法，由已生成子矩阵可获得扩展子矩阵：
把图扩展方法应用到LDPC卷积码的每一个基子矩阵后，可获得扩展码成员Ck+1。
以下通过一个具体实例进行仿真运算，以对本发明的获得RC-LDPC卷积码的方法进行说明，具体如下：
构造一个记忆长度ms＝127，码率变化范围从8/14到8/19的RC-LDPC卷积码家族及其对应的RC-LDPC分组码家族。其中，码率为8/14，大小为768×1792的矩阵Hs先进行初始化，以确保获得的LDPC卷积码的每个子矩阵非零，然后进行度数优化。仿真是在二元加性白色高斯信道上进行，RC-LDPC分组码家族采用置信传播译码算法，RC-LDPC卷积码家族采用流线型置信传播译码算法，最大译码迭代次数500。RC-LDPC卷积码家族及其对应的RC-LDPC分组码家族的性能曲线见图4。图4中，Es表示传输每个符号所需的平均能量，N0是二元加性白色高斯信道的单边功率谱密度函数。由图4可看出，RC-LDPC卷积码家族的性能比RC-LDPC分组码家族好，且具有依码率的性能渐优性。
本发明并不局限于上述实施方式，如果对本发明的各种改动或变形不脱离本发明的精神和范围，倘若这些改动和变形属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变形。

Claims (2)

1.一种由RC-LDPC分组码获得RC-LDPC卷积码的方法，包括以下步骤：
S1：由RC-LDPC分组码基码获得RC-LDPC卷积码家族的基码；
S2：生成RC-LDPC分组码的扩展矩阵，并将扩展矩阵中的部分变量节点和校验节点经行列置换后添加至每一个LDPC卷积码的基子矩阵上；
S3：得到周期时不变RC-LDPC卷积码家族；
所述步骤S1中，具体包括以下步骤：
S11：生成大小为(ms+1)(c-b)×(ms+1)c的RC-LDPC分组码基矩阵Hs；
S12：令其中对应矩阵Hs的[b(i-1)+1:bi]列，对应矩阵Hs的[(ms+1)b+(c-b)(i-1)+1:(ms+1)b+(c-b)i]列，i＝1,2,...,ms+1；
S13：令
S14：获得Hb，
所述步骤S2中，具体包括以下步骤：
S21：生成大小为(ms+1)(c-b+k)×(ms+1)(c+k)的RC-LDPC分组码家族的扩展矩阵
S22：通过列置换，获得矩阵Hbv：添加矩阵中的第[i,i+(ms+1),...,(ms+1)(k-1)+i]列到矩阵中的第[c(i-1)+1:ci]列后；
S23：生成矩阵添加矩阵Hbv的中第
[(ms+1)(c-b)+i,(ms+1)(c-b)+(ms+1)+i,...,(ms+1)(c-b)+(ms+1)(k-1)+i]行到矩阵Hbv的第[(c-b)(i-1)+1:(c-b)i]行后；
所述步骤S3具体包括以下步骤：
S31：把矩阵分成(ms+1)×(ms+1)个子矩阵，每个子矩阵的大小为(c-b+k-1)×(c+k-1)；
S32：转换矩阵为矩阵其中，
故矩阵集合定义了一个RC-LDPC卷积码家族，对应码率分别为R1＝b/c,R2＝b/(c+1),...,RM＝b/(c+M-1)，其中 对应码率为Rk＝b/(c+k)的LDPC卷积码。
2.根据权利要求1所述由RC-LDPC分组码获得RC-LDPC卷积码的方法，其特征在于：所述步骤S21中，具体包括以下步骤：
S211：生成矩阵
其中，I1是由(ms+1)×(ms+1)单位阵循环右移1位而形成的矩阵，0是(ms+1)×(ms+1)零矩阵；
S212：令k(ms+1)×c矩阵其中，是在矩阵的第[i,(ms+1)+i,...,k(ms+1)+i]列后附上大小为k(ms+1)×(k+1)的零矩阵；
S213：生成矩阵
其中，每个子矩阵大小为(ms+1)×(ms+1)，子矩阵I是单位阵，子矩阵0是零矩阵。
CN201610445804.1A 2016-06-16 2016-06-16 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法 Active CN106130565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610445804.1A CN106130565B (zh) 2016-06-16 2016-06-16 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610445804.1A CN106130565B (zh) 2016-06-16 2016-06-16 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法

Publications (2)

Publication Number Publication Date
CN106130565A CN106130565A (zh) 2016-11-16
CN106130565B true CN106130565B (zh) 2019-12-31

Family

ID=57470196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610445804.1A Active CN106130565B (zh) 2016-06-16 2016-06-16 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法

Country Status (1)

Country Link
CN (1) CN106130565B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107294543B (zh) * 2017-06-19 2020-01-03 电子科技大学 一种用于生成rc-ldpc码校验矩阵的方法
CN111464191A (zh) * 2020-05-25 2020-07-28 重庆邮电大学 一种基于矩阵扩展和斐波那契数列的rc-ldpc码构造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244520A (zh) * 2010-05-11 2011-11-16 中国电子科技集团公司第三十六研究所 一种卷积码编码参数的盲识别方法
CN102437858A (zh) * 2011-08-31 2012-05-02 北京理工大学 一种卷积码编码器结构的改进方法
CN102687445A (zh) * 2011-12-30 2012-09-19 华为技术有限公司 前向纠错编、解码方法、装置及系统
CN103199877A (zh) * 2013-04-19 2013-07-10 中山大学 一种结构化ldpc卷积码构造编码方法
CN103532570A (zh) * 2013-10-25 2014-01-22 重庆工程职业技术学院 一种准随机ldpc卷积码的构造方法及编码器设计

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244520A (zh) * 2010-05-11 2011-11-16 中国电子科技集团公司第三十六研究所 一种卷积码编码参数的盲识别方法
CN102437858A (zh) * 2011-08-31 2012-05-02 北京理工大学 一种卷积码编码器结构的改进方法
CN102687445A (zh) * 2011-12-30 2012-09-19 华为技术有限公司 前向纠错编、解码方法、装置及系统
CN103199877A (zh) * 2013-04-19 2013-07-10 中山大学 一种结构化ldpc卷积码构造编码方法
CN103532570A (zh) * 2013-10-25 2014-01-22 重庆工程职业技术学院 一种准随机ldpc卷积码的构造方法及编码器设计

Also Published As

Publication number Publication date
CN106130565A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
KR101662747B1 (ko) 높은 병렬성, 낮은 에러 플로어, 및 간단한 인코딩 원리를 갖는 리프팅된 ldpc 코드들에 대한 설계
CN106685586B (zh) 生成用于在信道中传输的低密度奇偶校验码的方法及设备
RU2308803C2 (ru) Способ кодирования кода разреженного контроля четности
JP4558037B2 (ja) 良好な機能を持つ不規則な短縮ｌｄｐｃコードのコード構成
CN109586732B (zh) 中短码ldpc编解码系统和方法
CN106998208B (zh) 一种可变长Polar码的码字构造方法
CN110784230B (zh) 一种基于bp-led的多元sc-ldpc码滑窗译码方法
EP1443656A2 (en) Method of generating parity data based on a low-density parity check (LDPC) matrix and apparatus therefor
CN109547032B (zh) 一种基于深度学习的置信度传播ldpc译码方法
CN109995380B (zh) 译码方法及设备
KR102303379B1 (ko) 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치
WO2015135298A1 (zh) 一种支持低码率编码的方法及装置、计算机存储介质
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
CN113612486A (zh) 一种构建pbrl ldpc码的基矩阵方法、系统、装置及存储介质
CN106130565B (zh) 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法
KR101657912B1 (ko) 비이진 저밀도 패리티 검사 코드의 복호화 방법
JP5789014B2 (ja) 符号化方法、符号化器、復号器
CN105871385B (zh) 一种ldpc卷积码构造方法
US20210288667A1 (en) Encoding method and device, decoding method and device, and storage medium
JP5523064B2 (ja) 復号装置及び方法
KR101125100B1 (ko) 천공 기술을 활용하는 리드 솔로몬 기반 준순환 저밀도 패리티 검사 부호 생성 방법과 이를 이용하는 부호화 및 복호화 방법 및 저장 장치.
JP2008167357A (ja) 低密度パリティ検査符号データを復号する復号方法、装置及びプログラム
TWI712269B (zh) 以低密度奇偶校驗碼作為錯誤更正碼的資料解碼及其傳輸方法
WO2018126914A1 (zh) 准循环低密度奇偶校验码的编码方法及装置、存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant